外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法专利检索-外延生长微电子学专利检索查询-专利查询网

外延生长形成N型重掺杂漂移层 台面的UMOSFET器件制备方法

阅读：263发布：2024-01-28

专利汇可以提供外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法专利检索，专利查询，专利分析的服务。并且本发明涉及一种外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，外延生长N型漂移区；外延生长形成台面的N+漂移层；N+漂移层刻蚀为台面；外延生长P-外延层；外延生长N+源区层；刻蚀成槽；刻蚀形成源区；氧化形成槽栅；淀积多晶硅；开接触孔：制备钝化层，开电极接触孔；制备电极：蒸发金属，制备电极。本发明通过外延生长和刻蚀工艺提高了带有N-漂移层台面的碳化硅UMOSFET器件中的N型漂移区台面的掺杂浓度，降低了该器件的导通电阻。，下面是外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法专利的具体信息内容。

权利要求

1.一种外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，该具体过程为：
步骤a，外延生长N型漂移区：在碳化硅N+衬底样片上外延生长厚度约为10μm～
15 -3 15 -3
20μm，氮离子掺杂浓度为1×10 cm ～5×10 cm 的N型漂移区；
步骤b，外延生长形成台面的N+漂移层：在N型漂移区上面外延生长一层重掺杂的N+
17 -3 17 -3
漂移层，厚度为1μm～2μm，氮离子掺杂浓度为1×10 cm ～5×10 cm ；
步骤c，N+漂移层刻蚀为台面：把N+漂移层刻蚀成一个台面，台面高度和N+漂移层的深度相等，台面宽度为3μm～4μm；
步骤d，外延生长P-外延层：在N型漂移区和N+漂移层台面上生长一层P-外延层，厚
17 -3 18 -3
度为3μm，铝离子掺杂浓度为5×10 cm ～1×10 cm ；
步骤e，外延生长N+源区层：在P-外延层上生长一层N+源区层，厚度为0.5μm，掺杂
18 -3
浓度为5×10 cm ；
步骤f，刻蚀成槽：在N型重掺杂漂移层台面正上方采用ICP刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被P-外延层包裹；
步骤g，刻蚀形成源区：采用ICP刻蚀形成源区接触；
步骤h，氧化形成槽栅：通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；
步骤i，淀积多晶硅：在槽栅内的槽栅介质SiO2上淀积polySi层；
步骤j，开接触孔：制备钝化层，开电极接触孔；
步骤k，制备电极：蒸发金属，制备电极。
2.根据权利要求1所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，在上述步骤a中，先对N型的碳化硅衬底片进行RCA标准清洗，然后在整个
15 -3 15 -3
衬底片上外延生长厚度为10μm～20μm，氮离子掺杂浓度为1×10 cm ～5×10 cm 的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
3.根据权利要求1或2所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，上述步骤b中，
17 -3
外延生长形成台面的N+漂移层，厚度为1～2μm，氮离子掺杂浓度为1×10 cm ～
17 -3
5×10 cm ，其工艺条件为：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷。
4.根据权利要求3所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，上述步骤c中，工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
5.根据权利要求3所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，上述步骤d中，在N型漂移区和N+漂移层台面上生长一层P-外延层，厚度
17 -3 18 -3
为3μm，铝离子掺杂浓度为5×10 cm ～1×10 cm ；其工艺条件为温度为1600℃，压力为
100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。
6.根据权利要求3所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，在上述步骤e中，在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度
18 -3
为5×10 cm 的N型碳化硅外延层，作为N+源区层，其工艺条件是：温度为1600℃，压力为
100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
7.根据权利要求6所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，在上述步骤f中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为6μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片；工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为
48sccm和12sccm。
8.根据权利要求6所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，在上述步骤g中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，形成源区接触孔，最后去胶，去刻蚀掩膜，清洗成光片；工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
9.根据权利要求8所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，在上述步骤h中，采用干氧工艺在1150℃下制备SiO2栅，厚度为100nm，然后在1050℃，N2氛围下进行退火，降低SiO2 薄膜表面的粗糙度。
10.根据权利要求8所述的外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，其特征在于，在上述步骤i中，采用低压热壁化学汽相淀积法生长ploySi填满沟槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气，然后涂胶光刻，刻蚀ploySi层，形成多晶硅栅，最后去胶，清洗。

说明书全文

外延生长形成N型重掺杂漂移层 台面的UMOSFET器件制备

方法

技术领域

[0001] 本发明涉及微电子技术领域，尤其涉及一种外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法。

背景技术

[0002] 第三代宽禁带半导体材料碳化硅具有宽带隙，高临界击穿电场，高电子饱和漂移速度和较高的热导率等优良的物理和化学性质，在高温，高压，大功率半导体器件的应用中具有很大优势。

[0003] 功率MOSFET作为开关，其正向导通电阻和反向击穿电压是一对矛盾关系，而纵向结构的UMOSFET消除了寄生积累层电阻和JFET电阻，所以UMOSFET在这方面和横向结构的MOSFET相比具有一定的优势。

[0004] UMOSFET自身也存在缺点，其槽栅拐角处的电场集中效应导致器件提前发生击穿，降低了器件的可靠性。一种能够降低槽栅拐角电场的带有N型漂移层台面的碳化硅UMOSFET器件，经被发明出来，该器件的P-外延层包裹了槽栅拐角，以SiC PN结界面代替了拐角的SiO2/SiC界面来承受反向电压，提高了器件的可靠性。

[0005] 但是由于该方案中P-外延层包裹了槽栅拐角，使导电通路在台面处变窄，而且台面处的杂质浓度和漂移层浓度相等，掺杂浓度较低，这都是对导通电阻不利的因素。

[0006] 鉴于上述缺陷，本发明创作者经过长时间的研究和实践终于获得了本创作。

发明内容

[0007] 本发明的目的在于提供一种外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，用以克服上述技术缺陷。

[0008] 为实现上述目的，本发明提供一种外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法，该具体过程为：

[0009] 步骤a，外延生长N型漂移区：在碳化硅N+衬底样片上外延生长厚度约为10μm～15 -3 15 -3
20μm，氮离子掺杂浓度为1×10 cm ～5×10 cm 的N型漂移区；

[0010] 步骤b，外延生长形成台面的N+漂移层：在N型漂移区上面外延生长一层重掺杂17 -3 17 -3
的N+漂移层，厚度为1μm～2μm，氮离子掺杂浓度为1×10 cm ～5×10 cm ；

[0011] 步骤c，N+漂移层刻蚀为台面：把N+漂移层刻蚀成一个台面，台面高度和N+漂移层的深度相等，台面宽度为3μm～4μm；

[0012] 步骤d，外延生长P-外延层：在N型漂移区和N+漂移层台面上生长一层P-外延17 -3 18 -3
层，厚度为3μm，铝离子掺杂浓度为5×10 cm ～1×10 cm ；

[0013] 步骤e，外延生长N+源区层：在P-外延层上生长一层N+源区层，厚度为0.5μm，18 -3
掺杂浓度为5×10 cm ；

[0014] 步骤f，刻蚀成槽：在N型重掺杂漂移层台面正上方采用ICP刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被P-外延层包裹；

[0015] 步骤g，刻蚀形成源区：采用ICP刻蚀形成源区接触；

[0016] 步骤h，氧化形成槽栅：通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；

[0017] 步骤i，淀积多晶硅：在槽栅内的槽栅介质SiO2上淀积polySi层；

[0018] 步骤j，开接触孔：制备钝化层，开电极接触孔；

[0019] 步骤k，制备电极：蒸发金属，制备电极。

[0020] 进一步，在上述步骤a中，先对N型的碳化硅衬底片进行RCA标准清洗，然后在整15 -3 15 -3
个衬底片上外延生长厚度为10μm～20μm，氮离子掺杂浓度为1×10 cm ～5×10 cm的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0021] 进一步，上述步骤b中，

[0022] 外延生长形成台面的N+漂移层，厚度为1～2μm，氮离子掺杂浓度为17 -3 17 -3
1×10 cm ～5×10 cm ，其工艺条件为：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷。

[0023] 进一步，上述步骤c中，工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0024] 进一步，上述步骤d中，在N型漂移区和N+漂移层台面上生长一层P-外延层，厚17 -3 18 -3
度为3μm，铝离子掺杂浓度为5×10 cm ～1×10 cm ；其工艺条件为温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。。

[0025] 进一步，在上述步骤e中，在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度18 -3
为5×10 cm 的N型碳化硅外延层，作为N+源区层，其工艺条件是：温度为1600℃，压力为
100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0026] 进一步，在上述步骤f中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为6μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片；工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0027] 进一步，在上述步骤g中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，形成源区接触孔，最后去胶，去刻蚀掩膜，清洗成光片；工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0028] 进一步，在上述步骤h中，采用干氧工艺在1150℃下制备SiO2栅，厚度为100nm，然后在1050℃，N2氛围下进行退火，降低SiO2 薄膜表面的粗糙度。

[0029] 进一步，在上述步骤i中，采用低压热壁化学汽相淀积法生长ploySi填满沟槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气，然后涂胶光刻，刻蚀ploySi层，形成多晶硅栅，最后去胶，清洗。

[0030] 与现有技术相比较本发明的有益效果在于：本发明通过外延生长和刻蚀工艺提高了带有N-漂移层台面的碳化硅UMOSFET器件中的N型漂移区台面的掺杂浓度，降低了该器件的导通电阻。采用外延生长(CVD)技术形成台面的N+漂移层，能够形成高均匀性的薄膜；另外外延生长可以避免离子注入以及离子注入后的高温退火激活过程，从而减少由离子注入带来的晶格损伤。
附图说明

[0031] 图1为本发明带有N型漂移层台面的碳化硅UMOSFET器件的结构示意图；

[0032] 图2为本发明带有N型漂移层台面的碳化硅UMOSFET器件的制作工艺流程图。

具体实施方式

[0033] 以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。

[0034] 请参阅图2所示，其为本发明带有N型漂移层台面的碳化硅UMOSFET器件的结构示意图，该具体过程为：

[0035] 步骤a，外延生长N型漂移区：在碳化硅N+衬底样片上外延生长厚度约为10μm～15 -3 15 -3
20μm，氮离子掺杂浓度为1×10 cm ～5×10 cm 的N型漂移区；

[0036] 步骤b，外延生长形成台面的N+漂移层：在N型漂移区上面外延生长一层重掺杂17 -3 17 -3
的N+漂移层，厚度为1μm～2μm，氮离子掺杂浓度为1×10 cm ～5×10 cm ；外延生长
17 -3 17 -3
形成台面的N+漂移层，厚度为1～2μm，氮离子掺杂浓度为1×10 cm ～5×10 cm ，其工艺条件为：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷；

[0037] 步骤c，N+漂移层刻蚀为台面：把N+漂移层刻蚀成一个台面，台面高度和N+漂移层的深度相等，台面宽度为3μm～4μm；其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0038] 步骤d，外延生长P-外延层：在N型漂移区和N+漂移层台面上生长一层P-外延17 -3 18 -3
层，厚度为3μm，铝离子掺杂浓度为5×10 cm ～1×10 cm ；

[0039] 步骤e，外延生长N+源区层：在P-外延层上生长一层N+源区层，厚度为0.5μm，18 -3
掺杂浓度为5×10 cm ；

[0040] 步骤f，刻蚀成槽：在N型重掺杂漂移层台面正上方采用ICP刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被P-外延层包裹；

[0041] 步骤g，刻蚀形成源区：采用ICP刻蚀形成源区接触；

[0042] 步骤h，氧化形成槽栅：通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；

[0043] 步骤i，淀积多晶硅：在槽栅内的槽栅介质SiO2上淀积polySi层；

[0044] 步骤j，开接触孔：制备钝化层，开电极接触孔；

[0045] 步骤k，制备电极：蒸发金属，制备电极。

[0046] 基于上述步骤的各实施例，如下所述：

[0047] 实施例一：

[0048] 步骤a1，外延生长N型漂移区，如图2中的a所示；

[0049] 先对N型的碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度15 -3
为10μm，氮离子掺杂浓度为1×10 cm 的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0050] 步骤b1，外延生长形成台面的N+漂移层，如图2中的b所示；

[0051] 在N-漂移层上生长1μm厚的N+漂移层，氮离子掺杂浓度为1×1017cm-3，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0052] 步骤c1，N+漂移层刻蚀形成台面，如图2中的c所示；

[0053] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，将N+阱刻蚀成台面结构，台面高度等于N+阱深度台面宽度为3μm。最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0054] 步骤d1，外延生长P-外延层，如图2中的d所示；

[0055] 在N型漂移区和重掺杂的漂移区台面上生长一层厚度为3μm，铝离子掺杂浓度为17 -3
5×10 cm 的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0056] 步骤e1，外延生长N+源区层，如图2中的e所示；18 -3

[0057] 在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×10 cm 的N型碳化硅外延层，作为N+源区层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0058] 步骤f1，刻蚀成槽，如图2中的f所示；

[0059] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为6μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0060] 步骤g1，刻蚀形成源区，如图2中的g所示；

[0061] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，形成源区接触孔，最后去胶，去刻蚀掩膜，清洗成光片。工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0062] 步骤h1，氧化形成槽栅，如图2中的h所示；

[0063] 采用干氧工艺在1150℃下制备SiO2栅，厚度为100nm，然后在1050℃，N2氛围下进行退火，降低SiO2薄膜表面的粗糙度。

[0064] 步骤i1，淀积多晶硅，如图2中的i所示；

[0065] 采用低压热壁化学汽相淀积法生长ploySi填满沟槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气，然后涂胶光刻，刻蚀ploySi层，形成多晶硅栅，最后去胶，清洗。

[0066] 步骤j1，开接触孔，如图2中的j所示；

[0067] 在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。

[0068] 步骤k1，制备电极，如图2中的k所示；

[0069] 电子束蒸发Ti/Ni/Au制作正面栅，源电极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，去胶，清洗。

[0070] 在背面电子束蒸发Ti/Ni/Au制作背面漏电极，然后制作正面栅，源电极，最后在Ar气氛中围快速退火3min，温度为1050℃。

[0071] 实施例二：

[0072] 步骤a2，外延生长N型漂移区；

[0073] 先对N型的碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度15 -3
为20μm，氮离子掺杂浓度为5×10 cm 的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0074] 步骤b2，外延生长形成台面的N+漂移层；

[0075] 在N-漂移层上生长2μm厚的N+漂移层，氮离子掺杂浓度为5×1017cm-3，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0076] 步骤c2，N+漂移层刻蚀形成台面；

[0077] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，将N+漂移层刻蚀成台面结构，台面高度等于N+漂移层厚度，台面宽度为4μm。最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0078] 步骤d2，外延生长P-外延层；

[0079] 在N型漂移区和重掺杂的漂移区台面上生长一层厚度为3μm，铝离子掺杂浓度为1×1018cm-3的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0080] 步骤e2，与实施例一的步骤e1相同。

[0081] 步骤f2，与实施例一的步骤f1相同。

[0082] 步骤g2，与实施例一的步骤g1相同。

[0083] 步骤h2，与实施例一的步骤h1相同。

[0084] 步骤i2，与实施例一的步骤i1相同。

[0085] 步骤j2，与实施例一的步骤j1相同。

[0086] 步骤k2，与实施例一的步骤k1相同。

[0087] 实施例三：

[0088] 步骤a3，外延生长N型漂移区；

[0089] 先对N型的碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为15μm，氮离子掺杂浓度为3×1015cm-3的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0090] 步骤b3，外延生长形成台面的N+漂移层；

[0091] 在N-漂移层上生长1.5μm厚的N+漂移层，氮离子掺杂浓度为3×1017cm-3，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0092] 步骤c3，N+漂移层刻蚀形成台面；

[0093] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，将N+漂移层刻蚀成台面结构，台面高度等于N+漂移层厚度，台面宽度为3.5μm。最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0094] 步骤d3，外延生长P-外延层；

[0095] 在N型漂移区和重掺杂的漂移区台面上生长一层厚度为3μm，铝离子掺杂浓度为17 -3
8×10 cm 的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0096] 步骤e3，与实施例一的步骤e1相同。

[0097] 步骤f3，与实施例一的步骤f1相同。

[0098] 步骤g3，与实施例一的步骤g1相同。

[0099] 步骤h3，与实施例一的步骤h1相同。

[0100] 步骤i3，与实施例一的步骤i1相同。

[0101] 步骤j3，与实施例一的步骤j1相同。

[0102] 步骤k3，与实施例一的步骤k1相同。

[0103] 以上所述仅为本发明的较佳实施例，对发明而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。

标题	发布/更新时间	阅读量
双外延层的制造方法	2020-05-08	43
一种新型的HEMT器件的外延结构	2020-05-08	595
一种可稳定硅源浓度的自动控制系统及其控制方法	2020-05-08	667
深紫外多量子阱半导体激光器的外延结构及其制备方法	2020-05-08	834
双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法	2020-05-08	57
一种InAs/GaSb超晶格红外探测器及其制作方法	2020-05-11	872
一种制备AlN外延层的方法	2020-05-08	734
Micro-LED芯片及其制造方法	2020-05-08	753
方便CSP焊接的侧壁电极增大制作工艺	2020-05-08	263
一种高速DFB激光器	2020-05-08	317

外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备方法

外延生长形成N型重掺杂漂移层台面的UMOSFET器件制备

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：