[0002] 本申请涉及题为2008年9月4日递交的题为“PHOSPHOROUS AND BORON IMPLANTED SCHOTTKY DIODE”美国临时
专利申请No.61/094,258，并要求其优先权。该申请的全部内容通过引用结合于此。
技术领域
[0003] 本
发明涉及
半导体器件和工艺，例如，涉及
肖特基二极管及其制造。
背景技术
[0004] 肖特基二极管由于其相对较低的导通电压(低正向电压降)和相对较快的
开关时间的特点，得到了广泛的应用。典型的肖特基二极管通常采用低势垒高度金属(例如
钛(Ti)、氮化钛(TiN)、
硅化钛(TiSi2)、钴(Co)、硅化钴(CoSi2)等)，或者采用高势垒高度金属(例如铂(Pt)、硅化铂(PtSi)等)，在N型硅上形成
接触。
[0005] 在很多应用中，低势垒高度金属肖特基二极管比高势垒高度金属肖特基二极管具有更低的正向电压降，且通过给定尺寸的二极管能够承载更大的电流。但是，低势垒高度金属肖特基二极管一般比高势垒高度金属肖特基二极管允许更大的
反向偏置电流
泄漏(反向
漏电流)。
[0006] 已经有很多技术用来改善低势垒高度金属肖特基二极管中的漏电流特性，例如采用相对较低掺杂的N阱。但是，更低掺杂的N阱肖特基二极管通常具有更高的
电阻，因此在给定偏置的情况下，正向电流会比具有更重掺杂的N阱肖特基二极管要小。
[0007] 在某些应用中，需要肖特基二极管具有相对较小的导通电压或正向电压降，且具有相对较小的反向漏电流。
附图说明
[0008] 参考附图描述了本发明的非限制性并且非排他性的
实施例，在图中，若非另外指出，相同的附图标记代表各个示图中相同的部件。这些示图无须按比例画出。同样地，图中示出的元件的相对尺寸可能与描述的相对尺寸不同。
[0009] 为了对本发明更好的理解，结合附图参考下面的详细描述，其中：
[0010] 图1A、2A、3A和4A是肖特基二极管的实施例的横截面图。
[0011] 图1B、2B、3B和4B是图1A、2A、3A和4A中相应肖特基二极管的平面图。
[0012] 图5A-5L示出了根据本发明的实施例制造图1A-1B中的肖特基二极管的一种方法；和
[0013] 图6A-6M示出了根据本发明另一个实施例制造肖特基二极管的另一个实施例的方法。
具体实施方式
[0014] 下述描述提供对该技术的不同实施例的透彻理解和描述的特定细节。本领域的技术人员能够理解的是，该技术实施并不需要许多这些细节。在某些情况下，不对公知的结构和功能进行图示或详细描述，以避免不必要地模糊对该技术的实施例的描述。这意味着，在下面的说明中使用的术语应以它最宽泛的合理的方式解释，即使它在该技术的某个实施例的详细描述中使用。虽然下面可能强调某些术语，但故意以任何限制的方式解释的任何术语在本文具体实施方式部分中将是公开且被明确地定义。同样的，相对于图示实施例的方位使用用来描述方位或
位置的术语，例如“在…之下”、“在下面”、“在…之上”、“在上面”、“右边”、“左边”等，且当旋转到图示的
阳极/
阴极向上位置时指包含相似的结构。术语“基于”或“根据”不是排他性的，且与术语“在至少部分
基础上”等同，且包括基于额外的因素和一些本文并未描述的因素。单数特征仅仅只是出于阅读明确的目的且包含复数特征，除非复数特征被特别排除。术语“或”包含“或”操作且等同于术语“和/或”，除非特别指示了相反含义。在下面的描述中，术语“一些实施例”的范围并不限于指多于一个实施例，相反，其范围可以包括一个实施例，多于一个实施例，或可能是所有实施例。
[0015] 本发明公开了一种肖特基二极管及其制造方法。该肖特基二极管具有N阱或N型外沿层，该N阱或N型外沿层具有第一区域；实质上与
电子掺杂埋层相邻的第二区域，所述第二区域比第一区域具有更高的施主电子(donor electron)浓度；和实质上与阳极相邻的第三区域，所述第三区域比第一区域具有更低的施主电子浓度。第二区域可以掺杂注入的磷，第三区域可以掺杂注入的
硼。
[0016] 图1A和1B分别示出了肖特基二极管100的横截面图和平面图。肖特基二极管100包括阳极102、阴极104、电子施主掺杂埋层106、衬底108和N阱110。肖特基二极管
100可以配置成具有相对低的电压降和相对低的漏电流的肖特基二极管。
[0017] 对于一些实施例，阳极102和/或阴极104可以通过
金属化或类似工艺包含低势垒高度金属，例如钛(Ti)、氮化钛(TiN)、硅化钛(TiSi2)、钴(Co)或者硅化钴(CoSi2)，和/或类似材料，或者由上述低势垒高度金属形成。作为一个示例，阳极102包括Ti/TiN硅化物，其与底层硅(例如区域122和/或体112)一起形成整流接触，阴极104包括Ti/TiN硅化物，其与底层硅(例如N+区域114)一起形成
欧姆接触。阳极102和阴极104可以具有任何合适的几何形状因子。例如，阴极104可以形成围绕阳极102的环形(未示出)。
[0018] 如图1A所示，电子施主掺杂埋层106实质上与衬底108和N阱110的区域120相邻。在典型的实施例中，电子施主掺杂埋层106具有的施主电子浓度比N阱110的体112更高，且具有在阳极102和阴极104之间提供相对于N阱110的相对更低电阻的电流路径的功能。电子施主掺杂埋层106也可以称为N掺杂埋层(NBL)，且也可以是通常采用双极型互补金属
氧化物半导体(BiCMOS)工艺形成的NBL。
[0019] 对于图示的实施例，衬底108是任意P型衬底。可以采用任意合适的衬底。
[0020] 如图所示，N阱110包括体112、N+区域114、
电介质116、区域118、区域120和区域122。N阱110的体112可以具有适用于典型的
互补金属氧化物半导体(CMOS)技术的电子浓度。如下面的更详细描述，区域120可以掺杂比体112更高的电子浓度，且区域122可以掺杂空穴施主，从而区域122是N型半导体，区域122具有的电子浓度比体112更低。
[0021] 换言之，N阱110可以看做具有多个N型区域，包括：体112；具有比体112更高的电子浓度的N+区域114，；实质上与电子施主掺杂埋层106相邻(例如相邻的程度在半导体工艺的容限之内)且具有比体112更高的电子浓度的区域120；和具有比体112更低的电子浓度的区域122。
[0022] 作为一个示例，N阱110的形成可以包括在约70KeV
能量下，以5*1012/cm2的注入剂量向本征硅中注入磷。然而，也可以采用其他其它浓度和能量等级。此外，可以采取其它工艺步骤来形成N+区域114，电介质116，区域118，区域120和区域122。尽管描述为N阱，但是N型
外延层，例如恒定浓度的N型外延层也可以用来代替N阱。
[0023] N+区域114被安置为实质上与阴极相邻(例如在阴极104的下面)，并且具有比体112更高的施主电子浓度。例如，N+区域114可以采用和传统肖特基的N+等级一样的相对重掺杂，来形成与阴极104的欧姆连接。如另一个示例，N+区域114可以以用于N型金属氧化物半导体(NMOS)的源极区域或漏极区域的典型的N+浓度，或以用于NPN晶体管发射极、集
电极或者拾取(pickup)区域的典型的N+浓度掺杂。然而，N+区域114可以以任何合适的等级掺杂。
[0024] 如图所示，以围绕阳极102的环形结构形成电介质116，且电介质116的功能可以为在阳极102和阴极104(也可以是其它元件(未示出))之间提供电气隔离。在至少一个实施例中，电介质116是由阳极104和N+区域114之间的区域所定义的
场氧化层。然而，可以采用任何其它适合的电介质材料或者形状，甚至可以省略电介质116。
[0025] 对于一些实施例，区域118是以环绕阳极102的环形结构形成的P型区域。例如，区域118可以包括形成为环绕阳极102的保护体的相对轻掺杂的P+、P基区或者P阱。
[0026] 肖特基二极管100的
击穿电压可以取决于区域118的掺杂浓度。例如，如果以相对高的空穴浓度掺杂，肖特基二极管100可以具有相比于以较低空穴浓度对区域118掺杂时更低的击穿电压。对于典型的肖特基二极管，区域118可以被掺杂到能够提供15V到40V之间的击穿电压的等级。然而，区域118可以掺杂到任何合适的等级以提供任何合适的击穿电压。
[0027] 如图1A所示，区域120是一
块实质上与电子施主掺杂埋层106相邻的较深的区域，并且从至少局部上与阳极对准的区域延伸到至少局部上与阴极对准的另一区域。然而，如图3A、3B、4A和4B所示及描述，区域120可以省略或在其它实施例中有不同的配置。
[0028] 在典型的半导体器件中，N阱和电子施主掺杂埋层之间的结可以具有相对低的施主电子浓度(例如由于N阱推进或其它工艺特征和结的深度的原因)。在这些器件中，在N阱到电子施主掺杂埋层的结附近缺少施主电子，导致与电子施主掺杂埋层或者N阱的更高区域的电阻相比，这个区域电阻增加。
[0029] 如上所述，区域120具有比体112更高的电子浓度，并且相比于没有类似区域的肖特基二极管，区域120可以配置为减小肖特基二极管100的正向电压降。区域120还能够通过增加电流，减小体112和电子施主掺杂埋层106之间的电阻，来帮助形成从阳极102到电子施主掺杂埋层106的相对低电阻的路径，和从电子施主掺杂埋层106到阴极104的相对低电阻的路径。
[0030] 可以在600KeV到2MeV的能量范围内，以5*1011/cm2到5*1012/cm2范围内的注入剂量向其注入磷来形成区域120。在一个实施例中，区域120的注入深度为2到3微米。然而，可以采用其它任何合适的
掺杂剂(例如砷)，采用任何合适的工艺，在任何合适的深度对区域120进行掺杂。
[0031] 如图1A所示，区域122是实质上与阳极102相邻的相对较浅的区域。如上简要叙述的，区域122比体112具有更低的电子浓度。然而，如图2A、2B、3A和3B所示及描述的，在其它实施例中，区域122可以省略。同样地，在其它实施例中，区域122可以具有不同的配置。
[0032] 在一个实施例中，区域122可以掺杂空穴施主，从而尽管区域122整体上仍然是N型半导体，但其电子浓度比体112的更小。通过这种方式，区域122可以减小N阱110表面的电子浓度，从而提供阳极102和N阱110之间的电阻。相比于没有类似区域的肖特基二极管，这个电阻可以减小肖特基二极管100的反向漏电流。
[0033] 区域122可以在20KeV到50KeV的能量范围内，以5*1011/cm2到5*1012/cm2范围内的注入剂量向其注入硼来形成。然而，可以采用其它任何合适的掺杂剂(例如氟化硼等)，或者通过其它任何合适的工艺(例如扩散、氧化还原等)对区域120进行掺杂。
[0034] 图2A、2B、3A、3B、4A和4B分别描述了肖特基二极管200、300和400的横截面图和平面图。参考相对于图1A和1B中的肖特基二极管100的差异，描述了肖特基二极管200、300和400。
[0035] 图2A和2B中的肖特基二极管200省略了区域122，并且与肖特基二极管100相比，具有更低的正向电压降，和更高的反向漏电流。
[0036] 图3A和3B中的肖特基二极管300省略了区域120，并且与肖特基二极管100相比，具有更高的正向电压降，和更低的反向漏电流。
[0037] 图4A和4B中的肖特基二极管400包括区域120，该区域在至少部分与阳极对准的区域中是实质上与电子施主掺杂埋层106相邻的相对较深的区域。与肖特基二极管100和肖特基二极管200的区域120相比，肖特基二极管400的区域120可以较少的正向电压降减小。
[0038] 图5A到5L描述了一种制造图1A-1B中的肖特基二极管100的方法。
[0039] 如图5A所示，在准备好合适的衬底108后，在衬底108的内部或者在衬底108上形成电子施主掺杂埋层106。例如，形成电子施主掺杂埋层106的过程可以包括通过上述参考图1A和1B所描述的注入工艺注入施主电子，例如磷施主电子。形成电子施主掺杂埋层106的过程还包括将施主电子推进到衬底108中。
[0040] 参考图5B，在
晶圆被氧化形成垫氧化层504之前，在电子施主掺杂埋层106和衬底108之上形成N型外延层502。
[0041] 如图5C所示，加入
光刻胶512，并且例如，通过上面描述并且如箭头506所示的注入工艺，磷被注入以形成N阱110。然而，在其它实施例中，可以采用其它工艺代替图5B和5C所示的工艺。例如，可以用合适的施主电子浓度来形成N型外延层502，且在随后的步骤中也可以用N型外延层502来代替N阱110。
[0042] 参考图5D，其示出了有源/场氧化步骤，去除图5C中的垫氧化层504和光刻胶。然后，在N阱110上生长有源垫氧化层508。然后，采用有源掩膜沉积和
刻蚀氮化物510。在氮化物被刻蚀之后，执行场氧化，以在N阱110上形成场氧化物116。
[0043] 如图5E所示，去除氮化物510，例如通过光刻将光刻胶512有选择地布置在晶圆上，，且如箭头514所示注入区域120。如上所述，可以采用高能磷
离子注入以形成区域120，所述区域120具有比体112更高的施主电子浓度(图5E中未示出)。如上所述，这个过程11 2 12 2
可以包括在600KeV到2MeV的能量范围内，以5*10 /cm 到5*10 /cm 范围内的注入剂量注入磷。以约2到3微米的深度注入区域120。
[0044] 如图5F所示，去除光刻胶512和有源垫氧化层508，并且执行栅氧化以形成栅氧化层516。
[0045] 如图5G所示，涂敷光刻胶512，并且如箭头518所示注入区域118。如上所述，区域118可以包含包围在阳极102周围起保护作用的相对较轻掺杂的P+、P基区或者P阱。
[0046] 参考图5H，去除图5G中所示的光刻胶，形成新的光刻胶512，且如箭头520所示注入区域122。如图5H所示，可以在随后实质上与阳极102相邻(例如在其下面)的位置处注入区域122，使其以具有比体112更小的施主电子浓度。如上所述，注入区域122的过程11 2 12 2
可以包括在20KeV到50KeV的能量范围内，以5*10 /cm 到5*10 /cm 范围内的注入剂量向区域122中注入硼。
[0047] 参考图5I所示，去除图5H中的光刻胶512，形成新的光刻胶512，如箭头522所示，N+区域以比体112更高的施主电子浓度被注入到N阱110中。如图5I所示，在随后实质上与阴极104相邻(例如在其下面)的位置处注入N+区域114。
[0048] 如图5J-5L所示，然后形成阳极102和阴极104。在图5J中，通过自对准硅化工艺在开放的有源区域上形成
自对准硅化物524。作为一个示例，自对准硅化工艺可以是Ti自对准硅化工艺、Ti/TiN自对准硅化工艺、钴自对准硅化工艺，和/或类似的工艺。如图5K所示，在形成接触和进行金属化工艺之前，沉积内部等级电介质材料526(例如原
硅酸四乙酯(TEOS)、硼磷硅玻璃(BPSG)等)。如图5L所示，形成接触并执行金属化工艺以形成阳极102和阴极104。
[0049] 图6A-6M图示了根据本发明另一个实施例制造肖特基二极管的另一个实施例的方法。参考与图5A-5L中的方法之间的差异，在下面描述图6A-6M中的方法。
[0050] 由图6A-6I示出的工艺和/或步骤实质上与图5A-5I所示的相应工艺和/或步骤相似。然而，参考图6D-6I，采用了不同的掩膜版和/或光刻胶样式。
[0051] 参考图6J，硅化物阻挡氧化物602被沉积在晶圆上，光刻胶512如图中所示的方式形成，且执行氧化物刻蚀以形成所示的剩余的硅化物阻挡氧化物602。
[0052] 遵循图6J所示的工艺和/或步骤，可以去除光刻胶512，并且可以采用实质上和图5J-5L相应的工艺和/或步骤相似的工艺和/或步骤(虽然掩膜和/或光刻胶样式不同)，来代表图6K-6M所描述的的工艺和/或步骤。
[0053] 虽然上述具体实施方式描述了本发明的某些实施例，且描述了最佳的预期模式，无论上述以文本方式描述的多么详细，本发明仍可以以很多种方式实现。当系统仍按照这里披露的本发明完成时，系统的细节在实现中可以变化。如上所述，当描述本发明的的某些特征或特点时，使用的特别的术语不应理解为暗示该术语在这里被重新定义以被限制为与该术语相关联的本发明的的任何特殊的特性、特征或特点。一般而言，在下面
权利要求中使用的术语不应解释为限制本发明为本
说明书中披露的特定的实施例，除非上述具体实施方式明确定义了这样的术语。因此，本发明的实际范围不仅包含披露的实施例，还包含在权利要求范围内实行或实现本发明的所有等同方式。
