技术领域
[0001] 本
发明属于
半导体功率器件设计技术领域，具体涉及一种绝缘栅双极型晶体管，本发明还涉及该绝缘栅双极型晶体管的制备方法。
背景技术
[0002]
绝缘栅双极晶体管(Insulate-Gate Bipolar Transistor—IGBT)是由BJT(双极型
三极管)和MOS(绝缘栅型场效应管)组成的复合全控型
电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。通过提供晶体管基极
电流使IGBT导通；反之，若提供反向
门极电压则可消除
沟道、使IGBT因流过反向门极电流而关断。IGBT作为
电能变换装置如逆变器等，影响其使用的一个重要参数就是死区时间。由于IGBT等功率器件都存在一定的结电容，所以会造成器件导通关断的延迟现象，为了避免IGBT桥臂直通，通常建议在控制策略中加入所谓的“互
锁延时时间”，或者通常叫做“死区时间”。死区时间设置过小会造成桥路直通，导致器件发生
短路而失效；死区时间设置过大会造成
信号波形失真，输出效率严重降低，对感应
电机的
稳定性也会带来不利影响。
[0003] 因此，尽可能缩短逆变器的死区时间，而不发生桥路击穿，保证系统安全稳定和较高转换效率是非常有必要的。
发明内容
[0004] 本发明所要解决的技术问题是在保证系统安全稳定和转换效率的前提下，如何尽可能缩短逆变器的死区时间，而不发生桥路击穿，提供一种沟槽栅IGBT半导体器件及其制备方法。
[0005] 为实现上述技术目的，本发明采用如下方法：
[0006] 一种绝缘栅双极型晶体管，其特征在于，包括：该绝缘栅双极型晶体管的元胞结构包括金属发射极、n+发射极区、P+基区、P阱、
氧化层、绝缘层、多晶
硅栅极、N漂移区，N型
电场阻止层，P集
电极区和金属集电极；
[0007] 从底层往上层依次是金属集电极、P集电极区、N型电场阻止层、N漂移区；N漂移区位于N型电场阻止层的上方，
多晶硅栅极与氧化层相
接触，元胞表面分别与P+基区、绝缘层和部分n+发射极区相接触的是金属发射极，与氧化层和部分n+发射极区相接处的是绝缘层，多晶硅栅极与氧化层组成槽栅结构；
[0008] 所述绝缘栅双极型晶体管还包括哑元胞结构；
[0009] 所述哑元胞结构包括金属发射极、掺杂区、P阱、氧化层、绝缘层、多晶硅栅极、N漂移区，N型电场阻止层，P集电极区和金属集电极，所述掺杂区位P阱表面并且直接连接到发射极电极；
[0010] 从底层往上层依次是金属集电极、P集电极区、N型电场阻止层、N漂移区；N漂移区位于N型电场阻止层的上方，多晶硅栅极与氧化层相接触，元胞表面分别与部分掺杂区、绝缘层相接触的是金属发射极，与氧化层和部分掺杂区相接触的是绝缘层，多晶硅栅极与氧化层组成虚设槽栅结构。
[0011] 进一步地，在所述P阱下表面形成n型空穴阻挡层。
[0012] 进一步地，哑元胞与正常元胞的个数比例为3:1或5:1。
[0013] 进一步地，根据
权利要求1所述的一种绝缘栅双极型晶体管，其特征在于，所述哑元胞的多晶硅栅极与发射极电极连接。
[0014] 进一步地，所述哑元胞的多晶硅栅极之间短接。
[0015] 进一步地，所述元胞结构的沟槽内有多个多晶硅岛，所述多个多晶硅岛连接到发射极电极。
[0016] 进一步地，其中一个多晶硅岛与n+发射极区相连。
[0017] 本发明还提供了一种沟槽栅IGBT半导体器件的制作方法，用于制作以上技术方案提供的沟槽栅IGBT半导体器件，其特征在于，包括以下步骤：
[0018] p-基扩散、沟槽蚀刻、氧化形成和掺杂多晶硅沉积过程；进行多晶硅蚀刻，然后进行n+发射极形成过程；随后是氧化形成；第二个多晶硅沉积和多晶硅被蚀刻在n+发射极扩散区的底部之外，并且使用HDP沉积法沉积SiO2。
[0019] 有益技术效果：
[0020] 本发明通过设置元胞结构和哑元胞结构，使发射极的接触面积增大，显著降低了IGBT的导通压降，使寄生电容会明显降低；
[0021] n型空穴阻挡层位于P阱下方，以避免空穴流向发射极；这种结构将空穴存储在虚拟沟槽栅单元下，在不牺牲任何IGBT性能的情况下，寄生电容会显著降低，进而缩短逆变器的死区时间；
[0022] 将哑元胞结构的多晶硅栅极与发射极电极短路，寄生氧化物电容将显著减小；但在这种情况下，P集电极空穴可以很容易地流到发射极电极；
[0023] 将元胞结构的多晶硅栅极设置为多个多晶硅岛组成，寄生电容可以大大减小，并且将其中一个多晶硅栅极与发射极电极连接，这种特殊的结构使得CGC电容非常低。
附图说明
[0024] 图1电压源逆变器的典型配置；
[0025] 图2用逻辑信号、IGBT
驱动器输出和IGBT集电极电压定义死区时间；
[0026] 图3IGBT感性负载
开关电路及开关波形；
[0027] 图4IGBT寄生电容元件和栅极电荷特性；
[0028] 图5是传统沟槽栅IGBT寄生电容分量；
[0029] 图6是传统IGBT半导体器件元胞结构示意图；
[0030] 图7是本发明具体
实施例提供的IGBT半导体器件的元胞结构示意图；
[0031] 图8是本发明具体实施例提供的IGBT半导体器件的哑元胞结构示意图；
[0032] 图9是本发明具体实施例提供的多晶硅栅极结构示意图；
[0033] 图10是本发明具体实施例提供的多晶硅栅极结构示意图；
[0034] 图11是本发明具体实施例制作方法示意图；
[0035] 图中标记：1：集电极；2：P集电极区；3：N
缓冲层；4：N-衬底；5：P掺杂区；6：n+掺杂区；7：多晶硅栅；8：氧化层；9：发射极；101:金属集电极；102：P集电极区；103：N型电场阻止层；104：N漂移区；105：多晶硅栅极；106：氧化层；107：P阱；108：P+基区；109：n+发射极区；110：绝缘层；111：金属发射极；112：n型空穴阻挡层；113：掺杂区。
具体实施方式
[0036] 下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0037] 在图1所示的pwm逆变器中，例如工业电机控制和ev/hev应用，带死区的pwm信号通常用于保护逆变器中IGBT的桥臂短路。死区时间导致
输出电压波形失真，中断逆变器的高载频驱动。功率逆变系统在当今的许多应用中都得到了应用。特别是在
电池供电
汽车的背景下，提高电磁兼容和降低功率损耗变得越来越重要。
[0038] 图2显示了死区时间的定义，包括逻辑信号、每个ARM驱动器输出和IGBT的VCE电压。
[0039] 简而言之，可以说定义如下，
[0040] 死区时间逻辑集：td
[0041] VCE的实际死区时间：TDA
[0042] T1：接通信号和接通驱动电压之间的输出延迟时间
[0043] T2：接通驱动信号和接通之间的输出延迟时间
[0044] t3：关闭信号和关闭驱动电压之间的输出延迟时间
[0045] t4：输出在关闭驱动和关闭之间的延迟时间
[0046] igbt的逻辑信号和vce之间的实际死区时间由下式给出，
[0047] TDA＝TD–(T3+T4)+(T1+T2)
[0048] 该公式认为死区时间由驱动信号的延迟时间和igbt的延迟时间决定。图3显示了igbt电感负载开关电路的测试和通断波形，ton和toff。
[0049] 随着时间的延长，一个igbt总是先关断，另一个igbt在死区时间结束后再关断，从而避免了igbt器件开断时间不对称而引起的桥臂击穿。
[0050] 为了避免上述问题，必须减少igbt的开关时间，开关时间主要以td(off)和td(on)为主，延迟时间由寄生电容、cge、cgc和cce引起，如图4和图5所示。从图4和图5的栅极电荷特性来看，应主要减小寄生电容cgc和cge。
[0051] IGBT芯片是由几万个元胞(cell)组成，工艺上采用大规模集成电路技术和功率半导体器件技术制造而成，每个元胞结构如图6，由三部分构成分别是：
正面MOS结构、体结构和背面集电极(此为公知常识，稍作介绍)。
[0052] (1)目前的IGBT的体结构多为软穿通结构，该结构综合了穿通和非穿通结构体的优点，在提升芯片应用功率等级的同时，却没有使通态压降和芯片衬底厚度同比例增加，而且通过控制空穴注入效率，使IGBT获得正
温度系数。
[0053] (2)IGBT的集电极区结构与PNP晶体管的增益相关联，对正向压降与关断损耗有很大的影响，目前采用了透明集电极结构，控制了空穴注入，提高了整体寿命。
[0054] (3)IGBT的正面MOS结构包含栅极和发射极区，栅极结构有平面栅和沟槽栅，本发明采用的是沟槽栅结构，沟槽栅结构为纵向结构，消除了导通
电阻中RJFET的影响，还有助于提高元胞
密度，以及功耗降低。
[0055] 本发明主要考虑降低寄生电容，具体实施例如图7所示。
[0056] 下面将结合附图对本发明作进一步说明。
[0057] 实施方式1
[0058] 图7是本发明具体实施例提供的IGBT半导体器件结构示意图；如图7所示，本实施例提供了一种绝缘栅双极型晶体管，包括：
[0059] 该绝缘栅双极型晶体管的元胞结构(所述元胞结构如图7所示)包括金属发射极111、n+发射极区109、P+基区108、P阱107、氧化层106、绝缘层110、多晶硅栅极105、N漂移区
104，N型电场阻止层103，P集电极区102和金属集电极101；
[0060] 从底层往上层依次是金属集电极101、P集电极区102、N型电场阻止层103、N漂移区104；N漂移区104位于N型电场阻止层103的上方，多晶硅栅极105与氧化层106相接触，元胞表面分别与P+基区108、绝缘层110和部分n+发射极区109相接触的是金属发射极111，与氧化层106、部分n+发射极区109相接处的是绝缘层110，多晶硅栅极105与氧化层106组成槽栅结构；
[0061] 所述绝缘栅双极型晶体管还包括哑元胞结构(所述哑元胞结构如图8所示)；
[0062] 所述哑元胞结构包括金属发射极101、掺杂区113、P阱107、氧化层106、绝缘层110、多晶硅栅极105、N漂移区104，N型电场阻止层103，P集电极区102和金属集电极101，所述掺杂区113位于P阱107表面并且直接连接到发射极电极；
[0063] 从底层往上层依次是金属集电极101、P集电极区102、N型电场阻止层103、N漂移区104；N漂移区104位于N型电场阻止层103的上方，多晶硅栅极105与氧化层106相接触，元胞表面分别与部分掺杂区113、绝缘层110相接触的是金属发射极111，与氧化层106、部分掺杂区113和相接处的是绝缘层110，多晶硅栅极105与氧化层106组成虚设槽栅结构。
[0064] 在所述P阱107下表面形成n型空穴阻挡层112，以避免空穴流向发射极；这种结构将空穴存储在虚拟沟槽栅单元下，在不牺牲任何IGBT性能的情况下，寄生电容会显著降低。
[0065] 哑元胞与正常元胞的个数比例为3:1或5:1。
[0066] 所述哑元胞的多晶硅栅极105与发射极电极连接。
[0067] 所述哑元胞的多晶硅栅极105之间短接。
[0068] 所述元胞结构的沟槽内有多个多晶硅岛(如图9所示)，所述多个多晶硅岛连接到发射极电极。其中一个多晶硅岛与n+发射极区109相连。元胞结构的多晶硅栅极105设置为多个多晶硅岛组成，寄生电容可以大大减小，并且将其中一个多晶硅栅极105与发射极电极连接(如图10所示)，这种特殊的结构使得CGC电容非常低。多晶硅岛中存储有负电荷，当反向阻断时，N型漂移区104与多晶硅岛之间有纵向电场，辅助耗尽N型漂移区104，在相同的耐压下，N型漂移区104可采用更高的掺杂浓度，降低器件的导通电阻。
[0069] 图11示出了一种沟槽栅IGBT半导体器件的制作方法，用于制作以上技术方案提供的所述的沟槽栅IGBT半导体器件，包括以下步骤：
[0070] p-基扩散、沟槽蚀刻、氧化形成和掺杂多晶硅沉积过程后的横截面。然后，进行多晶硅蚀刻，然后进行n+发射极形成过程，如图11中b)所)。图11中c)表示氧化蚀刻后的横截面，随后是氧化形成，如图11中d)所示。第二个多晶硅沉积和多晶硅被蚀刻在n+发射极扩散区的底部之外，并且使用HDP沉积法沉积SiO2，如图11中e)所示。
[0071] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和
变形，这些改进和变形也应视为本发明的保护范围。
