1.一种垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，所述BiCMOS集成器件采用SOI SiGe HBT器件，应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。
2.根据权利要求1所述的垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，NMOS器件导电沟道为应变Si材料，沿沟道方向为张应变。
3.根据权利要求1所述的垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，CMOS器件中PMOS器件应变Si沟道为垂直沟道，沿沟道方向为压应变，并且为回型结构。
4.根据权利要求1所述的垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，NMOS器件制备在晶面为（100）的SOI衬底上，PMOS器件制备在晶面为（110）的衬底上。
5.根据权利要求1所述的垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，所述SiGe HBT器件的发射极和基极采用多晶硅接触。
6.根据权利要求1所述的垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，所述BiCMOS集成器件采用自对准工艺，并为平面结构。
7.根据权利要求1所述的垂直沟道混合晶面应变BiCMOS集成器件，其特征在于，PMOS器件采用量子阱结构。
8.一种垂直沟道混合晶面应变BiCMOS集成器件的制备方法，其特征在于，包括如下步骤：
15 -3
第一步、选取两片Si片，一块是P型掺杂浓度为1～5×10 cm 的Si（100）衬底片，
15 -3
作为上层的基体材料，另一块是N型掺杂浓度为1～5×10 cm 的Si（110）衬底片，作为下层的基体材料；对两片Si片表面进行氧化，氧化层厚度为0.5~1μm，采用化学机械抛光（CMP）工艺对两个氧化层表面进行抛光；
第二步、对上层基体材料中注入氢，并将两片Si片氧化层相对置于超高真空环境中在
350～480℃的温度下实现键合；将键合后的Si片温度升高100～200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100~200nm的Si材料，并在其断裂表面进行化学机械抛光（CMP），形成SOI衬底；
第三步、利用化学汽相淀积CVD）的方法，在600～800℃，在衬底表面淀积一厚度为
300～500nm的SiO2层，光刻埋层区域，对埋层区域进行N型杂质的注入，并在800～950℃，
20 -3
退火30～90min激活杂质，形成N型重掺杂埋层区域（杂质浓度≥10 cm ）；
第四步、利用化学汽相淀积（CVD）的方法，在600～750℃，在衬底上生长一层厚度为
16 17 -3
1.9～2.8μm的N型Si外延层，作为集电区，该层掺杂浓度为1×10 ～1×10 cm ；
第五步、利用化学汽相淀积（CVD）的方法，在600～750℃，在衬底上生长一层厚度为
300～500nm的SiO2层，光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为
3~5μm的深槽；利用化学汽相淀积（CVD）的方法，在600～800℃，在深槽内填充SiO2，用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
第六步、利用化学汽相淀积（CVD）的方法，在600～800℃，在外延Si层表面淀积一层厚度为500~700nm的SiO2层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区
19 20 -3
掺杂浓度为1×10 ～1×10 cm ，形成集电极接触区域，再将衬底在950～1100℃温度下，退火15～120s，进行杂质激活；
第七步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积二层材料：第一层为SiO2层，厚度为20~40nm；第二层为P型Poly-Si层，厚
20 21 -3
度为200~400nm，掺杂浓度为1×10 ～1×10 cm ；
第八步、光刻Poly-Si，形成外基区，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO2层，厚度为200~400nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO2；
第九步、利用化学汽相淀积（CVD）方法，在600～800℃，淀积一SiN层，厚度为
50~100nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；再利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一SiN层，厚度为10~20nm，干法刻蚀掉发射窗SiN，形成侧墙；
第十步、利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域，利用化学汽相淀积（CVD）方法，在600～750℃，在基区区域选择性生长SiGe基区，Ge组分为15~25％，掺杂
18 19 -3
浓度为5×10 ~5×10 cm ，厚度为20~60nm；
第十一步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积Poly-Si，厚度为200~400nm，再对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极接触孔区域以外表面的Poly-Si，形成发射极；
第十二步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO2层，在
950～1100℃温度下，退火15～120s，进行杂质激活；
第十三步、光刻PMOS器件有源区，用干法刻蚀工艺，在PMOS器件有源区，刻蚀出深度为
3～4μm的深槽；利用化学汽相淀积（CVD）方法，在600～750℃，在PMOS器件有源区（即深槽），沿（110）晶面选择性外延生长七层材料：第一层是厚度为200～400nm的P型Si缓
15 -3
冲层，掺杂浓度为1～5×10 cm ；第二层是厚度为2.4～2.7μm的P型SiGe渐变层，底
18 -3
部Ge组分是0%，顶部Ge组分是15～25％，掺杂浓度为1～5×10 cm ；第三层是Ge组分
19 20 -3
为15～25％，厚度为200～400nm的P型SiGe层，掺杂浓度为5×10 ～1×10 cm ，作为
18 -3
PMOS器件的漏区；第四层是厚度为3～5nm的P型应变Si层，掺杂浓度为1～5×10 cm ，作为P型轻掺杂源漏结构（P-LDD）；第五层是厚度为22～45nm的N型应变Si层，掺杂浓
16 17 -3
度为5×10 ～5×10 cm ，作为PMOS器件的沟道；第六层是厚度为3～5nm的P型应变
18 -3
Si层，掺杂浓度为1～5×10 cm ，作为P型轻掺杂源漏结构（P-LDD）；第七层是Ge组分为
20 -3
15～25%，厚度为200～400nm的P型SiGe，掺杂浓度为5×1019～1×10 cm ，作为PMOS器件的有源区；
第十四步、利用化学汽相淀积（CVD）的方法，在600～800℃，在衬底表面淀积一层SiO2；光刻NMOS器件有源区，在NMOS器件有源区，刻蚀出深度为1.9～2.8μm的深槽；利用化学汽相淀积（CVD）方法，在600～750℃，在NMOS器件有源区，沿（100）晶面选择性外延生
15 -3
长四层材料：第一层是厚度为200～400nm的P型Si缓冲层，掺杂浓度为1～5×10 cm ；
第二层是厚度为1.5～2μm的P型SiGe渐变层，底部Ge组分是0%，顶部Ge组分是15～
15 -3
25%，掺杂浓度为1～5×10 cm ；第三层是Ge组分为15～25%，厚度为200～400nm的P
16 17 -3
型SiGe层，掺杂浓度为5×10 ～5×10 cm ；第四层是厚度为10～15nm的P型应变Si
16 17 -3
层，掺杂浓度为5×10 ～5×10 cm 作为NMOS器件的沟道；
第十五步、在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO2层；光刻PMOS器件源漏隔离区，利用干法刻蚀工艺，在该区域刻蚀出深度为0.3～0.5μm的浅槽；再利用化学汽相淀积（CVD）方法，在600～800℃，在浅槽内填充SiO2，形成浅槽隔离；
第十六步、光刻漏沟槽窗口，利用干法刻蚀工艺，在PMOS器件漏区域刻蚀出深度为
0.4～0.7μm漏沟槽；利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积掺
20 -3
杂浓度为1～5×10 cm 的P型Poly-Si，将PMOS器件漏沟槽填满，再去除掉PMOS器件漏沟槽表面以外的Poly-Si，形成漏连接区；
第十七步、在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO2层；光刻栅沟槽窗口，利用干法刻蚀工艺，在PMOS器件栅区域刻蚀出深度为0.4～0.7μm栅沟槽；利用原子层化学汽相淀积（ALCVD）方法，在300～400℃，在衬底表面淀积厚度为
6～10nm的高介电常数的HfO2层，作为PMOS器件的栅介质层；利用化学汽相淀积（CVD）方
20 -3
法，在600～800℃，在栅沟槽中淀积掺杂浓度为1～5×10 cm 的P型Poly-SiGe，Ge组分为10～30%，将PMOS器件栅沟槽填满；光刻栅介质和栅Poly-SiGe，形成栅极和源极，最终形成PMOS器件结构；
第十八步、在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO2层；光刻NMOS器件有源区，利用原子层化学汽相淀积（ALCVD）方法，在300～400℃，在NMOS器件有源区淀积厚度为6～10nm的高介电常数的HfO2层，作为NMOS器件的栅介质层；利用化学汽相淀积（CVD）方法，在600～800℃，在NMOS器件有源区淀积厚度为200～
20 -3
300nm的P型Poly-SiGe，掺杂浓度为1～5×10 cm ，Ge组分为10～30%，光刻栅介质和栅Poly-SiGe，形成栅极；利用离子注入工艺，对NMOS器件有源区进行N型离子注入，形成N
18 -3
型轻掺杂源漏结构（N-LDD），掺杂浓度均为1～5×10 cm ；
第十九步、利用化学汽相淀积（CVD）方法，在600～800℃，在整个衬底淀积一厚度为
3～5nm的SiO2层，利用干法刻蚀工艺，刻蚀掉表面的SiO2，形成NMOS器件栅极侧墙，利用离子注入工艺，对NMOS器件有源区进行N型离子注入，自对准生成NMOS器件的源区和漏区，
20 -3
并快速热退火，使NMOS器件源区和漏区的掺杂浓度达到1～5×10 cm ；
第二十步、在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO2层；光刻引线窗口，在整个衬底上溅射一层金属镍（Ni），合金，自对准形成金属硅化物，清洗表面多余的金属，形成金属接触；光刻引线，形成金属引线，构成MOS导电沟道为22～
45nm的垂直沟道、混合晶面应变BiCMOS集成器件。
9.根据权利要求8所述的制备方法，其特征在于，PMOS器件沟道长度根据第十三步淀积的N型应变Si层厚度确定，取22～45nm，NMOS器件的沟道长度由工艺决定，取22～
45nm。
10.根据权利要求8所述的制备方法，其特征在于，该制备方法中应变SiCMOS器件制造过程中所涉及的最高温度根据第十至二十步中的化学汽相淀积（CVD）工艺温度决定，最高温度小于等于800℃。
11.一种垂直沟道混合晶面应变BiCMOS集成电路的制备方法，其特征在于，包括如下步骤：
步骤1，SOI衬底材料制备的实现方法为：
15 -3
（1a）选取P型掺杂浓度为1×10 cm 的Si片，晶面为（100），对其表面进行氧化，氧化层厚度为0.5μm，作为上层的基体材料，并在该基体材料中注入氢；
15 -3
（1b）选取N型掺杂浓度为1×10 cm 的Si片，晶面为（110），对其表面进行氧化，氧化层厚度为0.5μm，作为下层的基体材料；
（1c）采用化学机械抛光（CMP）工艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理；
（1d）将抛光处理后的下层和上层基体材料表面SiO2相对紧贴，置于超高真空环境中在
350℃温度下实现键合；
（1e）将键合后的基片温度升高200℃，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留100nm的Si材料，并在该断裂表面进行化学机械抛光（CMP），形成SOI结构；
步骤2，集电区制备的实现方法为：
（2a）利用化学汽相淀积（CVD）的方法，在600℃，在衬底表面淀积一厚度为300nm的SiO2层；
（2b）光刻埋层区域，对埋层区域进行N型杂质的注入，将衬底在800℃温度下，退火
90min，进行杂质激活，形成N型重掺杂埋层区域；
（2c）利用化学汽相淀积（CVD）的方法，在600℃，在上层Si材料上生长一层厚度为
16 -3
1.9μm的N型外延Si层，作为集电区，该层掺杂浓度为1×10 cm ；
（2d）利用化学汽相淀积（CVD）的方法，在600℃，在外延Si层表面淀积一层厚度为
500nm的氧化层；
（2e）光刻集电极接触区窗口；
19 -3
（2f）对衬底进行磷注入，使集电极接触区掺杂浓度为1×10 cm ，形成集电极接触区域；
（2g）将衬底在950℃温度下，退火120s，进行杂质激活；
步骤3，隔离区制备的实现方法为：
（3a）利用化学汽相淀积（CVD）的方法，在600℃，在衬底表面生长一层厚度为300nm的SiO2层；
16 -3
（3b）去除表面多余的氧化层，外延生长一层掺杂浓度为1×10 cm 的Si层，厚度为
2μm，作为集电区；
（3c）在衬底表面热氧化一层厚度为300nm的SiO2层；
（3d）光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3μm的深槽；
（3e）利用化学汽相淀积（CVD）方法，在600℃，在深槽内填充SiO2；
（3f）利用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
步骤4，基区接触制备的实现方法为：
（4a）刻蚀掉衬底表面氧化层，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一SiO2层，厚度为20nm；
（4b）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一P型Poly-Si层，作
20 -3
为基区接触区，该层厚度为200nm，掺杂浓度为1×10 cm ；
（4c）光刻Poly-Si，形成外基区，在600℃，在衬底表面淀积SiO2层，厚度为200nm，利用化学机械抛光（CMP）的方法，去除Poly-Si表面的SiO2；
（4d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一SiN层，厚度为50nm；
（4e）光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；
（4f）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiN层，厚度为
10nm；
步骤5，基区材料制备的实现方法为：
（5a）利用干法，刻蚀掉发射窗SiN，形成侧墙；
（5b）利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域；
（5c）利用化学汽相淀积（CVD）方法，在600℃，在基区区域选择性生长SiGe基区，Ge组
18 -3
分为15％，掺杂浓度为5×10 cm ，厚度为20nm；
步骤6，发射区制备的实现方法为：
（6a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积Poly-Si，厚度为
200nm；
（6b）对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极接触孔区域以外表面的Poly-Si，在950℃温度下退火120s，激活杂质，形成发射极；
步骤7，PMOS器件有源区外延材料制备的实现方法为：
（7a）光刻PMOS器件有源区，用干法刻蚀方法，在PMOS器件有源区，刻蚀出深度为3μm的深槽；
（7b）利用化学汽相淀积（CVD）的方法，在600℃，在深槽中沿（110）晶面，选择性生长一
15 -3
层厚度为200nm的P型Si缓冲层，掺杂浓度1×10 cm ；
（7c）利用化学汽相淀积（CVD）的方法，在600℃，在Si缓冲层上选择性生长一层厚度为
18 -3
2.4μm的P型SiGe层，Ge组分底部为0%，上层为25%的梯度分布，掺杂浓度为1×10 cm ；
（7d）用化学汽相淀积（CVD）的方法，在600℃，在SiGe层上选择性生长一层Ge组分为
19 -3
25％，厚度为200nm的P型SiGe层，掺杂浓度为5×10 cm ，作为PMOS器件的漏区；
（7e）用化学汽相淀积（CVD）的方法，在600℃，在P型SiGe层上选择性生长一层厚度
18 -3
为3nm的P型应变Si层，掺杂浓度为1×10 cm ，作为P型轻掺杂源漏结构（P-LDD）；
（7f）利用化学汽相淀积（CVD）的方法，在600℃，在P型应变Si层上选择性生长一层
16 -3
厚度为22nm的N型应变Si层，作为PMOS器件沟道区，掺杂浓度为5×10 cm ；
（7g）用化学汽相淀积（CVD）的方法，在600℃，在N型应变Si层上选择性生长一层厚
18 -3
度为3nm的P型应变Si层，掺杂浓度为1×10 cm ，作为P型轻掺杂源漏结构（P-LDD）；
（7h）利用化学汽相淀积（CVD）的方法，在600℃，在应变Si层上选择性生长一层厚度为200nm的Ge组分固定为25%的P型应变SiGe层，作为PMOS器件源区，掺杂浓度为
19 -3
5×10 cm ，形成PMOS器件有源区；
步骤8，NMOS器件有源区材料制备的实现方法为：
（8a）利用化学汽相淀积（CVD）的方法，在600℃，在衬底表面淀积一层SiO2；
（8b）光刻NMOS器件有源区，用干法刻蚀方法，在NMOS器件有源区，刻蚀出深度为
1.9μm的深槽；
（8c）利用化学汽相淀积（CVD）的方法，在600℃，在NMOS器件有源区，沿（110）晶面选
15 -3
择性生长一层厚度为200nm的P型Si缓冲层，掺杂浓度1×10 cm ；
（8d）利用化学汽相淀积（CVD）的方法，在600℃，在Si缓冲层上选择性生长一层厚度为
15 -3
1.5μm的P型SiGe层，Ge组分梯度分布，底部为0%，顶部为25％，掺杂浓度为1×10 cm ；
（8e）利用化学汽相淀积（CVD）的方法，在600℃，在SiGe层上选择性生长一层Ge组分
16 -3
为25%，厚度为200nm的P型SiGe层，掺杂浓度为5×10 cm ；
（8f）利用化学汽相淀积（CVD）的方法，在600℃，在SiGe层上生长一层厚度为10nm的
16 -3
P型应变Si层，NMOS器件沟道区，掺杂浓度为5×10 cm ，形成NMOS器件有源区；
步骤9，PMOS器件隔离和漏沟槽制备的实现方法为：
（9a）在衬底表面利用化学汽相淀积（CVD）的方法，在600℃，淀积一SiO2层；
（9b）光刻PMOS器件源漏隔离区，利用干法刻蚀工艺，在PMOS器件源漏隔离区刻蚀出深度为0.3μm的浅槽；
（9c）利用化学汽相淀积（CVD）方法，在600℃，在浅槽内填充SiO2，形成源漏浅槽隔离；
（9d）光刻漏沟槽窗口，利用干法刻蚀工艺，在PMOS器件漏区域刻蚀出深度为0.4μm漏沟槽；
20 -3
（9e）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×10 cm的P型Poly-Si，将PMOS器件漏沟槽填满，再去除掉PMOS器件漏沟槽表面以外的Poly-Si，形成漏连接区；
步骤10，PMOS器件形成的实现方法为：
（10a）在衬底表面利用化学汽相淀积（CVD）的方法，在600℃，淀积一SiO2层；
（10b）光刻栅沟槽窗口，利用干法刻蚀工艺，在PMOS器件栅区域刻蚀出深度为0.4μm栅沟槽；
（10c）利用原子层化学汽相淀积（ALCVD）方法，在300℃，在衬底表面淀积高介电常数的HfO2层，作为PMOS器件的栅介质层，厚度为6nm；
20 -3
（10d）利用化学汽相淀积（CVD）方法，在600℃，在栅沟槽中淀积掺杂浓度为1×10 cm的P型Poly-SiGe，Ge组分为30%，将PMOS器件栅沟槽填满；
（10e）刻栅介质和栅Poly-SiGe，在栅沟槽中形成PMOS器件栅极和源极，最终形成PMOS器件；
步骤11，NMOS器件形成的实现方法为：
（11a）在衬底表面利用化学汽相淀积（CVD）的方法，在600℃，淀积一SiO2层；
（11b）光刻NMOS器件有源区，利用原子层化学汽相淀积（ALCVD）方法，在300℃，在NMOS器件有源区表面淀积一层厚度为6nm的HfO2层，作为NMOS器件的栅介质；
（11c）利用化学汽相淀积（CVD）方法，在600℃，在栅介质层上淀积一层Ploy-SiGe层，
20 -3
Ge组分为30%，厚度为200nm，掺杂浓度为1×10 cm ；
（11d）光刻栅介质和栅Poly-SiGe，形成栅极；
（11e）利用离子注入工艺，对NMOS器件有源区进行N型离子注入，形成N型轻掺杂源漏
18 -3
结构（N-LDD），掺杂浓度均为1×10 cm ；
（11f）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层3nm的SiO2层，利用干法刻蚀工艺，刻蚀掉表面的SiO2层，在Ploy-SiGe侧壁保留下SiO2形成栅侧墙；
（11g）利用离子注入工艺，对NMOS器件有源区进行N型离子注入，自对准生成NMOS器
20 -3
件的源区和漏区，并快速热退火，使NMOS器件有源区的掺杂浓度达到1×10 cm ，最终形成NMOS器件；
步骤12，构成BiCMOS集成电路的实现方法为：
（12a）在衬底表面利用化学汽相淀积（CVD）的方法，在600℃，淀积一SiO2层；
（12b）光刻引线孔；
（12c）在衬底表面溅射一层金属镍（Ni），合金；
（12d）光刻引线，MOS器件漏极、源极、栅极和SiGe HBT器件发射极、基极、集电极金属引线，构成MOS导电沟道为22nm的垂直沟道、混合晶面应变BiCMOS集成器件及电路。