技术领域
[0001] 本
申请涉及一种
半导体制造工艺，特别是涉及一种自对准接触孔
刻蚀（self aligned contact etch）与硅化物（silicide）的集成制造工艺。
背景技术
[0002] 半导体制造工艺中，前道工序（Front-End-Of-Line，FEOL）通常指元器件（devi ce）的制造工艺，后道工序（Back-End-Of-Line，BEOL）通常指金属互连工艺。
[0003] 后道工序是在已形成元器件的半导体材料上进行多层金属的布线。在已形成器件结构的
硅片上先淀积金属前介质（PMD，也称ILD-1、第一层层间介质），再在其中刻蚀出通孔（也称接触孔），接着在通孔中形成金属
电极连接下方的半导体材料和上方的金属布线。
[0004] 请参阅图1a和图1b，衬底10中具有隔离结构11，两个隔离结构11之间的衬底10定义为有源区。有源区之上具有栅极12a，其顶部具有介质13a，其两侧具有介质14a。在衬底10、隔离结构11、栅极顶部介质13a和栅极侧墙介质14a之上具有金属前介质17，其中具有底部在有源区的硅表面的接触孔18。为简化描述，栅
氧化层、LDD（轻掺杂漏注入）区、源漏注入区等常规结构均省略不表。
[0005] 其中，接触孔18的刻蚀有两种工艺。第一种是常规刻蚀工艺，如图1a所示。先以
光刻胶20形成光刻图形，再以光刻胶图形作为掩蔽层对金属前介质17进行刻蚀，从而形成接触孔18。第二种是自对准刻蚀工艺，如图1b所示。栅极顶部介质13a和栅极侧墙介质14a均为氮化硅，金属前介质17为氧化硅，采用对氧化硅和氮化硅具有高选择比的刻蚀工艺对金属前介质17进行刻蚀，从而形成接触孔18。
[0006] 常规刻蚀工艺可以使接触孔18的
位置精准，并且对栅极顶部介质13a、栅极侧墙介质14a、金属前介质17在材料选择上没有限定。此外栅极顶部介质13a这一结构也可省略掉。
[0007] 自对准刻蚀工艺所形成的接触孔18称为自对准接触孔，其位置没有常规刻蚀工艺那么精准，但即使位置偏差，接触孔18的底部也只会落在栅极顶部介质13a、栅极侧墙介质14a或隔离结构11之上，对半导体器件的性能没有影响。其对栅极顶部介质13a、栅极侧墙介质14a、金属前介质17在材料选择上具有限定。由于自对准刻蚀工艺比常规刻蚀工艺更能减小接触孔18与栅极12a之间的距离，从而有助于减小器件面积，因而得到了广泛应用。
[0008] 硅化物是难熔金属与硅在高温下反应形成的
金属化合物，可用于降低接触
电阻、提高器件和芯片的速度。硅化物通常形成在有源区暴露的硅表面、
多晶硅栅极暴露的顶部。硅化物与自对准接触孔刻蚀工艺无法共存，这是由于自对准接触孔的底部可能会落在栅极侧墙介质上，而该栅极侧墙介质的宽度可能会在刻蚀过程中变薄。如果两者共存，则可能会导致栅极顶部的硅化物与有源区之上的通孔电极之间产生漏电。
[0009] 目前的半导体制造中，如果硅片完全不采用自对准接触孔刻蚀工艺，那么通常在整个硅片表面暴露的硅材料上均形成硅化物。如果硅片有任何区域采用自对准接触孔刻蚀工艺，则为避免漏电，整个硅片表面都不形成硅化物。这使得接触孔电极与其下方的半导体的接触电阻无法降低，芯片的速度的提升受到限制。
发明内容
[0010] 本申请所要解决的技术问题是提供一种具有自对准接触孔与硅化物的器件，既发挥自对准接触孔刻蚀可以减小器件面积的优势，又发挥硅化物可以降低接触电阻的优势。为此，本申请还要提供自对准接触孔刻蚀工艺与硅化物制造工艺的集成制造方法。
[0011] 为解决上述技术问题，本申请具有自对准接触孔与硅化物的器件为：以自对准刻蚀工艺所形成的自对准接触孔的底部直接与硅接触，以常规刻蚀工艺所形成的接触孔底部直接与硅化物接触，并通过所述硅化物与硅接触。
[0012] 本申请自对准接触孔刻蚀与硅化物的集成制造方法为：
[0013] 首先在硅片上划分出采用自对准接触孔刻蚀工艺的第一区域和不采用自对准接触孔刻蚀工艺的第二区域；
[0014] 其次在硅片上淀积用于形成硅化物的金属之前，先在第一区域之上完整
覆盖介质保护层；
[0015] 然后在整个硅片上或仅在第二区域上淀积用于形成硅化物的金属；
[0016] 接着进行高温
退火工艺，使得第二区域中暴露的硅与金属反应形成硅化物；
[0017] 接着去除整个硅片上残留的用于形成硅化物的金属、以及第一区域的介质保护层；
[0018] 最后淀积金属前介质，并在第一区域以自对准刻蚀工艺、在第二区域以常规刻蚀工艺分别形成接触孔。
[0019] 本申请具有自对准接触孔与硅化物的器件及其制造方法，兼顾了自对准接触孔与硅化物两者的优势，又避免了两者所各自存在的
缺陷。为使器件面积尽可能小，采用自对准接触孔刻蚀工艺；又为避免漏电，自对准接触孔的底部没有硅化物，直接与硅接触。为使器件速度尽可能快，采用硅化物工艺；又为避免漏电，硅化物上方的接触孔采用常规刻蚀工艺。
附图说明
[0020] 图1a是非自对准接触孔刻蚀工艺的示意图；
[0021] 图1b是自对准接触孔刻蚀工艺的示意图；
[0022] 图2是本申请自对准接触孔刻蚀和硅化物的集成制造方法的
流程图；
[0023] 图3a～图3f是eFlash器件采用本申请自对准接触孔刻蚀和硅化物的集成制造方法的各步骤示意图；
[0024] 图4是eFlash器件的自对准接触孔与硅化物共存的示意图。
[0025] 图中附图标记说明：
[0026] 10为衬底；11为隔离结构；12为多晶硅；12a为多晶硅栅极；13第一介质（栅极顶部介质材料）；13a为栅极顶部介质；14为第二介质（栅极侧墙介质材料）；14a为栅极侧墙介质；15为第三介质（金属阻挡材料）；16为硅化物；17为金属前介质（第一层层间介质）；18为接触孔；18a为接触孔电极；20为光刻胶。
具体实施方式
[0027] 请参阅图2，本申请自对准接触孔刻蚀和硅化物的集成制造方法为：
[0028] 首先，在硅片上划分出采用自对准接触孔刻蚀工艺的第一区域和不采用自对准接触孔刻蚀工艺的第二区域。一
块硅片（wafer）上具有多块芯片（cell），实际上是对每块芯片都划分出第一区域和第二区域。优选地，第一区域和第二区域的边界均为隔离结构。
[0029] 其次，在硅片上淀积用于形成硅化物的金属之前，先在第一区域之上完整覆盖介质保护层。
[0030] 然后，在整个硅片上或仅在第二区域上淀积用于形成硅化物的金属，例如钴（Co）、钼（Mo）、镍（Ni）、铂（Pt）、铊（Ta）、
钛（Ti）、钨（W）等。
[0031] 接着，进行高温退火工艺，使得第二区域中暴露的硅与金属反应形成硅化物。第二区域中除暴露的硅之外的部分（通常为介质材料）不与金属发生反应。第一区域由于被完整覆盖介质保护层，也不与金属发生反应。
[0032] 接着，去除整个硅片上残留的用于形成硅化物的金属、以及第一区域的介质保护层。
[0033] 接着，淀积金属前介质，并在第一区域以自对准刻蚀工艺形成自对准接触孔，在第二区域以常规刻蚀工艺（光刻和刻蚀）形成接触孔。第一区域中的接触孔底部为硅。第二区域中的接触孔底部为硅化物。
[0034] 最后，在这些接触孔中填充金属形成接触孔电极，例如采用钨塞工艺。
[0035] 传统的半导体制造工艺中，即使硅片上有很小的一块区域采用自对准接触孔刻蚀工艺，也使得整个硅片的全部区域都不能采用硅化物工艺，这使得接触孔电极与下方的硅的接触电阻较大，从而限制了器件的速度。
[0036] 本申请创新地将整个硅片根据是否采用自对准接触孔刻蚀工艺进行分区。对于第一区域，为确保不产生漏电，而不采用硅化物工艺。对第二区域，则全部采用硅化物工艺。这使得整个硅片既避免了漏电
风险，又能最大限度地减小接触孔电极与下方的硅的接触电阻，从而最大限度地提升器件速度。
[0037] 自对准接触孔刻蚀工艺的优势是其可以帮助节省器件面积。但是在一块芯片里，并不是所有区域都需要运用最小的设计规则。请参阅图4，以eFlash（Embedded Flash，嵌入式闪存）器件为例，只有Flash区域需要运用最小设计规则，优选采用自对准接触孔刻蚀工艺。而外围区域只需要运用通常的设计规则即可，可采用自对准接触孔刻蚀工艺，也可采用常规接触孔刻蚀工艺。此外，外围
电路的电阻－电容延迟（RC delay）效应是影响半导体器件速度的主要因素之一。因此在外围区域采用硅化物工艺可以减小接触孔电极的接触电阻，并降低外围电路的RC delay效应。
[0038] 下面就以eFlash器件为例，介绍其采用本申请所述的自对准接触孔刻蚀工艺与硅化物的集成制造方法。为简化描述，栅氧化层、LDD区、源漏注入区等常规结构均省略不表。
[0039] 第1步，请参阅图3a，先在半导体衬底10靠近表面处以局部氧化（LOCOS）工艺或浅槽隔离（STI）工艺形成介质材料的隔离结构11，再在衬底10上淀积栅极材料12和第一介质13。所述衬底10例如为硅；隔离结构11可以是氧化硅、氮化硅、氮氧化硅或其结合；栅极材料12优选为多晶硅；第一介质13优选为氮化硅。
[0040] 第2步，请参阅图3b，在硅片上（更具体地是在每块eFlash器件芯片的制造区域内）划分出第一区域和第二区域，划分标准为是否采用自对准接触孔刻蚀工艺。由于采用自对准接触孔刻蚀工艺主要为了减小器件尺寸，因此划分标准实际上为是否需要取得最小的特征尺寸。如需采用自对准接触孔刻蚀工艺，即需要取得最小的特征尺寸，则属于第一区域；否则就属于第二区域。对eFlash器件而言，Flash区域为第一区域，外围区域为第二区域，各区域的边界均为隔离结构11。
[0041] 采用光刻和刻蚀工艺，对第一区域仅保留栅极位置的第一介质13作为栅极顶部阻挡层13a。对第二区域，可以完全去除第一介质13。这是由于第一介质13就是用于自对准接触孔刻蚀工艺而设计的，第二区域既然不采用该工艺，当然可全部取出第一介质13。可选地，也可对第二区域仅保留栅极位置的第一介质13作为栅极顶部阻挡层13a。
[0042] 第3步，请参阅图3c，采用光刻和刻蚀工艺，对硅片上的栅极材料12进行刻蚀以形成栅极12a。其中第一区域的刻蚀也可采用自对准刻蚀工艺，由栅极顶部阻挡层13a作为自对准刻蚀的掩蔽层。
[0043] 第4步，请参阅图3d，在硅片上淀积第二介质14并对其进行反刻，从而在各凸起结构的两侧形成侧墙14a。第二介质14优选为氮化硅。栅极12顶部的第一介质13a和两侧的第二介质14a由于为同种材料而成为一体。
[0044] 第5步，请参阅图3e，在硅片上淀积第三介质15，并采用光刻和刻蚀工艺完全去除第二区域中的第三介质15。第一区域中的第三介质15被保留下来，作为金属阻挡层。第三介质15优选为氧化硅，也可以是氮化硅、氮氧化硅等。
[0045] 第6步，请参阅图3f，在硅片上淀积用于形成硅化物的金属。接着进行高温退火工艺，例如快速热退火（RTA）工艺。在硅片上暴露出硅的区域——第二区域中暴露在外的硅衬底10和多晶硅栅极12a暴露在外的顶部，金属与硅进行反应形成硅化物16。第二区域中未暴露硅的区域，以及整个第一区域由于没有暴露的硅，因而所淀积的金属不参与反应。随后采用湿法
腐蚀工艺去除掉未参与反应的金属和第一区域中的第三介质15，湿法腐蚀工艺通过对药液的选择可实现较高的选择比。
[0046] 通过以上步骤，成功地实现了在eFlash器件中自对准接触孔刻蚀工艺和硅化物的集成与兼容。
[0047] 第7步，请参阅图4，在硅片上淀积金属前介质17，并在第一区域采用自对准接触孔刻蚀工艺形成接触孔18a，其底部为硅10，也可能部分落在栅极侧墙介质14a、隔离结构11上。在第二区域采用常规刻蚀工艺形成接触孔18a，其底部为硅化物16。接着在接触孔
18a中填充金属形成接触孔电极18，例如采用钨塞工艺。第一区域中的接触孔电极18，为防止漏电，其底部没有硅化物。第二区域中的接触孔电极18，为减小接触电阻，其底部具有硅化物。
[0048] 以上仅为本申请的优选
实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何
修改、等同替换、改进等，均应包含在本申请的保护范围之内。
