薄膜晶体管及薄膜晶体管的制备方法
阅读：28发布：2020-05-11
专利汇可以提供薄膜晶体管及薄膜晶体管的制备方法专利检索，专利查询，专利分析的服务。并且本揭示提供一种 薄膜 晶体管及 薄膜晶体管 的制备方法，薄膜晶体管包括衬底、栅极层、绝缘层、 半导体 层、以及源极与漏极，其中，半导体层包括第一半导体层和第二半导体层，第一半导体层为非晶 氧 化物半导体，第二半导体层为多晶氧化物半导体，第二半导体层内的载流子浓度大于第一半导体层内的载流子浓度，并且第二半导体层内含有大量的 晶界 和 缺陷 ，第二半导体层有效的捕获工作时产生的自由 电子 ，减小漏 电流 并提高器件的 稳定性 。，下面是薄膜晶体管及薄膜晶体管的制备方法专利的具体信息内容。
1.一种薄膜晶体管，其特征在于，包括：
衬底；
栅极层，所述栅极层设置在所述衬底上；
绝缘层，所述绝缘层设置在所述衬底上并覆盖所述栅极层；
半导体层，所述半导体层设置在所述绝缘层上；以及
源极与漏极，设置于半导体层的相对两侧并与所述半导体层电连接；
其中，所述半导体层包括第一半导体层和第二半导体层，所述第二半导体层设置在所述第一半导体层上，所述第二半导体层内的载流子浓度大于所述第一半导体层内的载流子浓度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一半导体层的材料为非晶氧化物，所述第二半导体层的材料为多晶氧化物。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层的厚度小于所述第一半导体层的厚度。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二半导体层的厚度为
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体层的材料包括IGZO、ZIO、AZO、ATO、ZTO、ITO、TiOx及ZnO的至少其一。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体层的厚度为
7.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S100：在衬底基板上沉积栅极层；
S101：在所述栅极层表面制备绝缘层；
S102：在所述绝缘层上沉积半导体层；
S103：在所述半导体层上制备源极和漏极，并进行图形化刻蚀；
S104：对所述半导体层进行处理，使所述半导体层形成第二半导体层；
S105：沉积钝化层，形成薄膜晶体管。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述步骤S104中，用射频等离子体工艺对所述半导体层进行处理。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述等离子体包括氧气和氦气的混合气体或一氧化二氮气体。
10.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述射频等离子体工艺中射频的频率为1MHz—200MHz，功率为500W—2000W。
薄膜晶体管及薄膜晶体管的制备方法
技术领域
[0001] 本揭示涉及显示技术领域，尤其涉及一种薄膜晶体管及薄膜晶体管的制备方法。
背景技术
[0003] 要实现大尺寸、高分辨显示面板，需要制备出较小尺寸的薄膜晶体管来与之相匹配。其中，背沟道刻蚀型结构是一种可以实现器件小型化的方法，然而，现有的在小型化的薄膜晶体管器件中，制备材料通常采用传统的a-Si或有机半导体材料，其形成的薄膜晶体管内部的迁移率较低。器件在正常工作时，其内部半导体层中的电导较低。同时，器件在关闭状态下仍可能具有较高的漏电流，或是易于产生对光敏感的载流子，最终造成器件损坏，减小显示面板的使用寿命。
[0005] 本揭示提供一种薄膜晶体管及薄膜晶体管的制备方法，以解决现有显示面板中的薄膜晶体管的电子迁移率较低、稳定性差，同时面板使用寿命短的问题。
[0006] 为解决上述技术问题，本揭示实施例提供的技术方案如下：
[0007] 根据本揭示实施例的第一方面，提供了一种薄膜晶体管，包括：
[0008] 衬底；
[0009] 栅极层，所述栅极层设置在所述衬底上；
[0010] 绝缘层，所述绝缘层设置在所述衬底上并覆盖所述栅极层；
[0011] 半导体层，所述半导体层设置在所述绝缘层上；以及
[0012] 源极与漏极，设置于半导体层的相对两侧并与所述半导体层电连接；
[0013] 其中，所述半导体层包括第一半导体层和第二半导体层，所述第二半导体层设置在所述第一半导体层上，所述第二半导体层内的载流子浓度大于所述第一半导体层内的载流子浓度。
[0015] 根据本揭示一实施例，所述第二半导体层的厚度小于所述第一半导体层的厚度。
[0016] 根据本揭示一实施例，所述第二半导体层的厚度为
[0017] 根据本揭示一实施例，所述半导体层的材料包括IGZO、IZO、AZO、ATO、GZO、ITO、TiOx及ZnO的至少其一。
[0018] 根据本揭示一实施例，所述半导体层的厚度为
[0019] 根据本揭示实施例的第二方面，还提供一种薄膜晶体管的制备方法，包括如下步骤：
[0020] S100：在衬底基板上沉积栅极层；
[0021] S101：在所述栅极层表面制备绝缘层；
[0022] S102：在所述绝缘层上沉积半导体层；
[0023] S103：在所述半导体层上制备源极和漏极，并进行图形化刻蚀；
[0024] S104：对所述半导体层进行处理，使所述半导体层形成第二半导体层；
[0026] 根据本揭示一实施例，所述步骤S104中，用射频等离子体工艺对所述半导体层进行处理。
[0027] 根据本揭示一实施例，所述等离子体包括氧气和氦气的混合气体或一氧化二氮气体。
[0028] 根据本揭示一实施例，所述射频等离子体工艺中射频的频率为1MHz—200MHz,功率为500W—2000W。
[0029] 综上所述，本揭示实施例的有益效果为：
[0030] 本揭示提供一种薄膜晶体管及薄膜晶体管的制备方法，通过对薄膜晶体管沟道区内的半导体层进行处理，本揭示实施例中，主要通过射频等离子体工艺处理半导体层的表面，射频处理中产生的能量使得半导体层中的原子进行重新排列、形核并长大，处理完成后，半导体层形成第二半导体层，其中，形成的第二半导体层内的材料的晶界、缺陷变多，晶粒尺寸变大，同时第二半导体层内的载流子的浓度提高。形成的晶界和晶体的缺陷可以有效的捕获载流子，降低器件背沟道区的漏电流,从而在实现高迁移率的同时保证器件较低的漏电流，并提高器件的稳定性和使用寿命。附图说明
[0031] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032] 图1为本揭示实施例中的薄膜晶体管的结构示意图；
[0033] 图2为本揭示实施例中半导体层晶粒二维模型结构示意图；
[0034] 图3为本揭示实施例提供的又一薄膜晶体管的结构示意图；
[0035] 图4为本揭示实施例中薄膜晶体管制备工艺流程示意图。
具体实施方式
[0036] 下面将结合本揭示实施例中的附图，对本揭示实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本揭示一部分实施例，而不是全部的实施例。基于本揭示中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本揭示保护的范围。
[0037] 如图1所示，图1为本揭示实施例中的薄膜晶体管的结构示意图。在本揭示的实施例中，所述薄膜晶体管包括衬底基板100、绝缘层101以及栅极104。栅极104设置在衬底基板100上，绝缘层101设置在衬底基板100上，并且，绝缘层101覆盖所述栅极104。绝缘层101可为栅极绝缘层。本揭示实施例中，以底栅薄膜晶体管为例进行说明。
[0038] 衬底基板100可为玻璃基板或者柔性基板，并且可由包括金属材料、塑性材料的多种材料形成，塑性材料诸如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰亚胺等。同时，衬底基板100还可包括材料氧化硅或者氮化硅的单层或多叠层结构材料，这样以有效的起到缓冲的作用。
[0039] 所述薄膜晶体管还包括半导体层108。半导体层108设置在绝缘层101上，在本揭示实施例中，半导体层108包括第一半导体层106和第二半导体层107，第一半导体层106设置在绝缘层101上，第二半导体层107设置在第一半导体层101上。本揭示实施例中，半导体层108上还包括沟道区105。薄膜晶体管的源极103和漏极102设置在半导体层108的相对两侧，并在半导体层108对于位置上形成沟道区105。在薄膜晶体管的后续制备工艺中，对沟道区
105相对应的半导体层108进行处理，进而获得本揭示实施例中的薄膜晶体管。
105相对应的半导体层108进行处理，进而获得本揭示实施例中的薄膜晶体管。
[0040] 半导体层108对薄膜晶体管器件的性能和稳定性有较大的影响。对薄膜晶体管而言，薄膜晶体管在正常工作时，栅极104施以正电压，栅压会在绝缘层101中产生电场，电力线会由栅极104而指向半导体层101的表面，并在半导体层101的表面将由耗尽层转变为电子积累层，并在此表面形成反型层。当电子积累达到强反型时，即达到开启的电压时，在源极103、漏极102间加上电压就会有载流子通过沟道区105。当沟道区105的电压很小时，导电沟道区105近似为一恒定电阻，漏电流随源漏电压增大而线性增大；当源漏电压很大时，他会对栅电压产生影响，并使得半导体层101表面反型层中电子由源端到漏端逐渐减小。因此，沟道区105中的半导体层101内的载流子大小将直接影响到器件的电流电压。
[0041] 在本揭示实施例中，通过射频等离子体工艺对半导体层101进行处理，处理完成后形成第一半导体层106和第二半导体层107。在射频等离子体处理过程中，半导体层101的上半部分由于受高能量的作用，其半导体层101中的原子会排列、团聚以及长大，最终使其结晶，进而形成本揭示实施例中的第二半导体层107。最终形成的第一半导体层106可为非晶氧化物半导体层，第二半导体层107可为多晶氧化物半导体层。由于第二半导体层107内获取的能量较第一半导体层106获取的能量大，因此，在处理过程中，原子的重新形核主要发生在第二半导体层107内，第一半导体层106忽略不计。在高温作用下形成的第二半导体层107，其晶界的数量要大于第一半导体层106内晶界的数量，同时，由于重新形核，其形成的晶粒的尺寸也要大于第一半导体层106内晶粒的尺寸。
[0042] 具体的，在射频等离子体工艺处理完成后，第一半导体层106主要为非晶氧化物半导体层，第二半导体层107主要为多晶氧化物半导体层。如图2所示，图2为本揭示实施例中半导体层晶粒二维模型结构示意图。再结晶完成后，第一半导体层106内的第一晶粒200几乎不发生变化，第一晶粒200的排列杂乱无章或者在短程上有序的排列，而第二半导体层107内的第二晶粒201由于重新形核，其第二晶粒201以一定的晶格结构有序的排列，并且在长程上有序排列。同时，再结晶完成后，第二半导体层107内的晶粒的尺寸明显增大。当沟道区施加电压作用时，在半导体层108中产生的自由载流子会被众多的晶界阻挡，并捕捉。从而降低进入到源漏极上的载流子密度，从而有效的减小漏电流。达到提高薄膜晶体管器件的稳定性的目的。
[0043] 由于在射频等离子体处理时，能量有限，因此，本揭示实施例中，形成的第二半导体层107的厚度可小于第一半导体层106的厚度。半导体层108的厚度可为优选的，第二半导体层107的厚度可选取为 之内。同时，在处理时，受作用的区域主要在沟道区，因此，第二半导体层107的表面积可小于第一半导体层106的表面积。
[0044] 在形成第二半导体层107时，第二半导体层107的上表面可为平面、曲面或其他形状。在保证第二半导体107的工作性能不受到影响的情况下，其上表面各区域与底面相对的各区域之间的高度可相同或不同均可，具体的，第二半导体层107的厚度可设置为[0045] 进一步的，半导体层108的材料可以包括氧化物半导体。诸如金属氧化物半导体，金属氧化物半导体可以由诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)的金属形成的氧化物或诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)的金属及其氧化物组合形成。例如，氧化物半导体材料可以包括锌氧化物(ZnO)、锌锡氧化物(ZTO)、铟锌氧化物(ZIO)、铟氧化物(InO)、钛氧化物(TiOx)、铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)和氧化铟锡(ITO)以及ATO、AZO中的至少一种或其组合。所述氧化物内均具有较高的载流子浓度，其中，第二半导体层107为多晶氧化物，第二半导体层107的材料可包括上述氧化物半导体材料中的一种或者多种。
[0046] 具体的，如图3所示，图3为本揭示实施例提供的又一薄膜晶体管的结构示意图。薄膜晶体管还包括钝化层300和像素电极301。钝化层300设置在薄膜晶体管的源漏极上，并且覆盖半导体层，像素电极301设置在钝化层300上。同时，在薄膜晶体管漏极102对应的位置上开设有过孔302，像素电极301通过过孔302与薄膜晶体管漏极102相连。
[0047] 本揭示实施例的第二方面，还提供一种薄膜晶体管的制备方法，如图4所示，图4为本揭示实施例中薄膜晶体管制备工艺流程示意图。制备工艺包括如下步骤：
[0048] S100：在衬底基板上沉积栅极层；
[0049] S101：在所述栅极层表面制备绝缘层；
[0050] S102：在所述绝缘层上沉积半导体层；
[0051] S103：在所述半导体层上制备所述薄膜晶体管的源极和漏极，并进行图形化刻蚀；
[0052] S104：对所述半导体层进行处理，使所述半导体层形成第二半导体层；
[0053] S105：沉积钝化层，形成薄膜晶体管。
[0054] 所述步骤S100—S103中，可按照薄膜晶体管正常的制备工艺流程进行制备。在制备薄膜晶体管的各膜层时，可通过曝光、显影、刻蚀等光刻工艺进行制备，具体制备过程这里不再介绍。
[0055] 半导体层制备完成后，对半导体层进行处理。本揭示实施例中，通过射频等离子体工艺对半导体层处理。优选的，处理时射频的频率为1MHz—200MHz，功率为500W—2000W。可根据半导体层的厚度进行实施调节射频的频率，以保证第二半导体层的形成。
[0056] 同时，在射频处理过程中，通入氧气和氦气的混合气体，气体在射频作用下发电，并作用到半导体层上，使半导体层内的材料重新结晶并形核。最终，形成的第二半导体层中材料的晶粒细小并且晶界和晶粒间的缺陷增多，并且第二半导体层内的载流子浓度增多。当对薄膜晶体管的源漏极施加电压时，第二半导体层内的晶界和晶粒间的缺陷捕获背沟道内的载流子，防止其进入到其他膜层内，从而减少背沟道漏电流和光生载流子，进而在实现高迁移率的同时保证薄膜晶体管器件较低的漏电流影响，提高器件的稳定性能。
[0057] 在射频等离子体处理前，可先对半导体层进行清洗，除去其表面对电离有影响的杂质。在形成第二半导体层时，可根据实际产品进行调控射频处理的时间并调控第二半导体层的厚度。射频过程中通入的气体不限上述气体，还可为一氧化二氮等其他可在射频作用下电离的气体，并作用到半导体层上使半导体层对应的区域重新结晶并形核。
[0058] 半导体层处理完成后，继续沉积一层钝化层，可通过等离子体增强化学的气相沉积法在沟道上方制备该钝化层，其中，该钝化层可为SiO2，薄膜的厚度为300nm，在沉积时温度优选300℃。并在钝化层上制备像素电极层，并最终形成薄膜晶体管的结构。
[0059] 以上对本揭示实施例所提供的一种薄膜晶体管及薄膜晶体的制备方法进行了详细介绍，以上实施例的说明只是用于帮助理解本揭示的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，而这些修改或者替换，并不使相应技术方案的本质脱离本揭示各实施例的技术方案的范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种防止连续退火炉碳套辊结瘤的方法 | 2020-05-08 | 173 |
| 一种不锈钢钝化液 | 2020-05-08 | 878 |
| 一种D-A体系电子传输层及其制备方法与应用 | 2020-05-08 | 847 |
| 薄膜晶体管及薄膜晶体管的制备方法 | 2020-05-11 | 28 |
| 一种单晶硅SE-PERC太阳能电池制造方法 | 2020-05-08 | 367 |
| 单晶炉炉室防窜水塞焊工艺 | 2020-05-08 | 948 |
| 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | 2020-05-11 | 569 |
| 绿色合成纳米铁络合凹凸棒石制备土壤重金属钝化材料的方法 | 2020-05-08 | 686 |
| 提升隧穿氧/多晶硅钝化接触结构的钝化性能的方法 | 2020-05-11 | 730 |
| 一种钝化机的砂轮调节系统 | 2020-05-08 | 686 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
钝化热门专利
QQ群二维码
意见反馈
意见反馈