技术领域
[0001] 本
发明属于芯片接口技术领域，具体涉及一种高低电平转换的接口电路。
背景技术
[0002] 芯片输入接口电路中，例如同步并行接口(SPI)输入串行数字接口(SDI)，通常需要实现低电平转高电平和高电平转低电平。
[0003] 参图1所示为
现有技术中带反馈功能的接口电路，其包括两个级联设置的第一级CMOS
反相器11’和第二级CMOS反相器12’。当输入IN
信号由低电平逐渐升高超过第一
阈值电压VIH后，输出OUT信号则翻转成高电平；反之，当输入IN信号由高电平逐渐降低低于第二阈值电压VIL后，输出OUT信号则翻转成低电平。
[0004] 另外，现有技术中在第一级CMOS反相器11’和第二级CMOS反相器12’之间还设有反馈反相器20’，第一阈值电压VIH和第二阈值电压VIL与反馈反相器20’有关。例如，当输入IN信号由低电平开始逐渐抬升，反馈反相器的输入端为低电平，所以除了输入第一级CMOS反相器11’的PMOS管处于开启状态，反馈反相器20’的PMOS管也开启，这样，相对无反馈反相器时，输入IN信号需要抬升更高的电平才能使第一级CMOS反相器11’翻转，进而输出OUT信号翻转，也就是说，第一阈值电压VIH相对于无反馈反相器会更高，同样地，第二阈值电压VIL相对于无反馈反相器会更低。
[0005] 现有技术中的第一阈值电压VIH和第二阈值电压VIL会随着工艺不同而变化，且无法进行调节，大大影响了接口电路可靠性。
[0006] 因此，针对上述技术问题，有必要提供一种高低电平转换的接口电路。
发明内容
[0007] 本发明的目的在于提供一种高低电平转换的接口电路，以实现阈值电压的调节，提高电路的应用可靠性。
[0008] 为了实现上述目的，本发明一
实施例提供的技术方案如下：
[0009] 一种高低电平转换的接口电路，所述接口电路包括：
[0010] 电平转换单元，包括若干级联设置的第一反相器，所述电平转换单元用于根据阈值电
压实现高低电平的转换；
[0011] 反馈单元，包括第二反相器及阻抗调节单元，所述反馈单元用于调节阈值电压。
[0012] 一实施例中，所述第一反相器包括与
电源电压VDD相连的第一上拉元件及与参考电位相连的第一下拉元件，第二反相器包括与电源电压VDD相连的第二上拉元件及与参考电位相连的第二下拉元件。
[0013] 一实施例中，所述第一上拉元件和第二上拉元件为PMOS管，第一下拉元件和第二下拉元件为NMOS管。
[0014] 一实施例中，所述阈值电压包括由低电平转换至高电平的第一阈值电压VIH和由高电平转换至低电平的第二阈值电压VIL。
[0015] 一实施例中，所述阻抗调节单元包括与第二上拉元件
串联设置的第一阻抗调节单元、及与第二下拉元件串联设置的第二阻抗调节单元，第二上拉元件和第一阻抗调节单元用于调节第一阈值电压VIH，第二下拉元件和第二阻抗调节单元用于调节第二阈值电压VIL。
[0016] 一实施例中，所述第一阻抗调节单元和/或第二阻抗调节单元为可调
电阻阵列。
[0017] 一实施例中，所述可调电阻阵列包括若干并联设置的第一电阻及与第一电阻串联设置第一
开关、和/或若干并联设置的第二电阻及与第二电阻串联设置的第二开关，通过第一开关和/或第二开关的开闭实现可调电阻阵列阻值的调整。
[0018] 一实施例中，所述可调电阻阵列中第一电阻的阻值相等或不等，第二电阻的阻值相等或不等。
[0019] 一实施例中，所述阻抗调节单元还包括用于控制第一开关和/或第二开关开闭状态的控制单元。
[0020] 一实施例中，所述电平转换单元至少包括两级级联设置的第一反相器。
[0021] 与现有技术相比，本发明具有以下优点：
[0022] 本发明的电路结构简单，反馈单元通过调节阻抗调节单元的阻值大小，从而实现接口电路中阈值电压的调节，大大提高了接口电路可靠性。
附图说明
[0023] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024] 图1为现有技术中接口电路的电路原理图；
[0025] 图2为本发明一具体实施例中接口电路的电路示意图；
[0026] 图3为本发明一具体实施例中第一阻抗调节单元的电路示意图；
[0027] 图4为本发明一具体实施例中第二阻抗调节单元的电路示意图。
具体实施方式
[0028] 以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0029] 本发明公开了一种高低电平转换的接口电路，该接口电路包括：
[0030] 电平转换单元，包括若干级联设置的第一反相器，电平转换单元用于根据阈值电压实现高低电平的转换；
[0031] 反馈单元，包括第二反相器及阻抗调节单元，反馈单元用于调节阈值电压。
[0032] 以下结合具体实施例对本发明作进一步说明。
[0033] 参图2所示为本发明一具体实施例中高低电平转换的接口电路的电路示意图，其包括：
[0034] 电平转换单元，包括级联设置的第一级第一反相器11和第二级第一反相器12，电平转换单元用于根据阈值电压实现高低电平的转换
[0035] 反馈单元20，包括第二反相器及阻抗调节单元，反馈单元用于调节阈值电压。
[0036] 本实施例中的反相器均以CMOS反相器为例进行说明，其包括一个PMOS管和一个NMOS管。
[0037] 具体地，第一级第一反相器11包括与电源电压VDD相连的第一上拉元件(MPOS管PM1)及与参考电位(GND)相连的第一下拉元件(NMOS管NM1)，第二级第一反相器12包括与电源电压VDD相连的第一上拉元件(MPOS管PM2)及与参考电位(GND)相连的第一下拉元件(NMOS管NM2)。反馈单元20中的第二反相器包括与电源电压VDD相连的第二上拉元件(MPOS管PM3)及与参考电位(GND)相连的第二下拉元件(NMOS管NM3)。
[0038] 进一步地，PMOS管PM1的漏极和NMOS管NM1的漏极相连，PMOS管PM1的栅极和NMOS管NM1的栅极相连；PMOS管PM2的漏极和NMOS管NM2的漏极相连，PMOS管PM2的栅极和NMOS管NM2的栅极相连后接PMOS管PM1的漏极和NMOS管NM1的漏极；PMOS管PM3的漏极和NMOS管NM3的漏极相连后接PMOS管PM1的漏极和NMOS管NM1的漏极，PMOS管PM3的栅极和NMOS管NM3的栅极相连后接PMOS管PM2的漏极和NMOS管NM2的漏极。
[0039] PMOS管PM1的栅极和NMOS管NM1的栅极接收输入IN信号，PMOS管PM2的漏极和NMOS管NM2的漏极输出OUT信号，当输入IN信号由低电平逐渐升高超过第一阈值电压VIH后，输出OUT信号则翻转成高电平；反之，当输入IN信号由高电平逐渐降低低于第二阈值电压VIL后，输出OUT信号则翻转成低电平。
[0040] 正如背景技术中所述，PMOS管PM3和NMOS管NM3会拉高第一阈值电压VIH、拉低第二阈值电压VIL，但一阈值电压VIH和第二阈值电压VIL会随着工艺等而变化，无法通过反馈反相器(第二反相器)实现阈值电压的调节。
[0041] 因此，本实施例中反馈单元20中加入了阻抗调节单元，阻抗调节单元包括与第二上拉元件(PMOS管PM3)串联设置的第一阻抗调节单元R1、及与第二下拉元件(NMOS管NM3)串联设置的第二阻抗调节单元R2，第二上拉元件(PMOS管PM3)和第一阻抗调节单元R1用于调节第一阈值电压VIH，第二下拉元件(NMOS管NM3)和第二阻抗调节单元R2用于调节第二阈值电压VIL。
[0042] 具体地，本实施例第一阻抗调节单元R1为可调电阻阵列，参图3所示，第一阻抗调节单元R1包括N个并联设置的第一电阻及与第一电阻串联设置第一开关SW1，控制第一开关SW1的开闭来控制并联的第一电阻的数量，从而实现第一阻抗调节单元R1阻值的调节，相应的PMOS管PM3的源端看到的阻抗会变化，所以PMOS管PM3的驱动
力发生变化，进而对第一阈值电压VIH进行调节。
[0043] 本实施例第二阻抗调节单元R2也为可调电阻阵列，参图4所示，第二阻抗调节单元R2包括N个并联设置的第二电阻及与第二电阻串联设置第二开关SW2，控制第二开关SW2的开闭来控制并联的第二电阻的数量，从而实现第二阻抗调节单元R2阻值的调节，相应的NMOS管NM3的源端看到的阻抗会变化，所以NMOS管NM3的驱动力发生变化，进而对第二阈值电压VIL进行调节。
[0044] 本实施例中，当不包括反馈单元时对应的第一阈值电压为VIH1，第二阈值电压为VIL1，当仅包括第二反相器时对应的第一阈值电压为VIH2，第二阈值电压为VIL2，满足VIH2＞VIH1，VIL2＜VIL1。理论上通过第一阻抗调节单元R1能够对第一阈值电压在VIH1～VIH2之间进行调节，通过第二阻抗调节单元R2能够对第二阈值电压在VIL2～VIL1之间进行调节。
[0045] 本实施例中的第一电阻的阻值可以相等也可以不等，同样地，第二电阻的阻值可以相等也可以不等。
[0046] 应当理解的是，本实施例中以若干电阻并联为例对阻抗调节单元进行说明，在其他实施例中还可以通过电阻串联的方式进行阻值的调节，对应的开关并联在不同的电阻上，或可以通过电阻混联的方式进行连接，凡是通过电阻和开关进行阻值调节的方案均属于本发明的保护范围，此处不再一一赘述。
[0047] 阻抗调节单元还包括用于控制第一开关和/或第二开关开闭状态的控制单元，通过控制单元可以对开关进行自动控制，控制单元的调节方式可以采用数字寄存器配置、或Trim方式调节。
[0048] 另外，本实施例中以两级级联CMOS反相器为例进行说明，但本发明同样适用于多级(如三级、四级等)级联反相器构成的接口电路，凡是通过调节电阻来调节阈值电压的技术方案均属于本发明所保护的范围。
[0049] 上技术方案可以看出，本发明具有以下有益效果：
[0050] 本发明的电路结构简单，反馈单元通过调节阻抗调节单元的阻值大小，从而实现接口电路中阈值电压的调节，大大提高了接口电路可靠性。
[0051] 对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附
权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0052] 此外，应当理解，虽然本
说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
