技术领域
[0001] 本
发明涉及加法器设计领域，特别是一种进位旁路输出为进位选择的可逆逻辑加法器电路。
背景技术
[0002] 旁路加法器和带进位选择加法器是加快二进制加法器的常用选择方式，将旁路加法器的输出作为进位选择加法器的位选择，被看作条件进位加法器的改进，有效的提高运算性能。同时随着运算速度的提高，加法器计算过程中低功耗设计不能忽略，根据兰道尔原理，采用可逆逻辑是有效解决功耗的途径。可逆逻辑要求输入和输出存在一对一的映射关系，同时不允许有闭环或反馈，目前常用可逆
门包括： CNOT门、FG门、Fediken门、TOF门、DPG和HNG门、Peres门和TR 门等。可逆逻辑设计的基本原则包括：最少垃圾输出，尽量少用常量输入，最少可逆门和模
块化设计等。可逆逻辑已成为下一代技术的热点受到了广泛关注，并已经应用在
量子计算、低功耗CMOS电路、数字信息处理、通信技术和计算机图像等领域。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现。
[0003] 对进位旁路输出为进位选择的8位二进制加法器如图1所示，低 4位采用进位旁路加法器，低4位进位传播Pi＝Ai⊕Bi，最坏情况延时发生在当最低位进位输入Cin为1，传播通过整个加法器链并使输出进位Co3为1，而进位旁路加法器即当BP＝P0P1P2P3＝1时，Co3直接选择Cin作为输出。如果BP为0，就按照行波加法器的计算
算法逐步算出。
[0004] 高4位采用先假设两个4位串行加法器最低位进位为0和为1这两种情况，分别计算出它们的和以及进位。然后低4位旁路输出的进位作为选择器选择的输入端选出最终的和以及进位。
发明内容
[0005] 有鉴于此，本发明的目的是提出一种进位旁路输出为进位选择的可逆逻辑加法器电路，能够实现减少垃圾输出，减少常量输入，以及减少可逆门数。
[0006] 本发明采用以下方案实现：一种进位旁路输出为进位选择的可逆逻辑加法器电路，包括FG门电路、TOF门电路、第一DPG门电路、第二DPG门电路、第三DPG门电路、第四DPG门电路、第一HNG门电路、第二HNG门电路、第三HNG门电路、第四HNG门电路、第五HNG 门电路、第六HNG门电路、第七HNG门电路、第八HNG门电路、第一 Fediken门电路、第二Fediken门电路、第三Fediken门电路、第四 Fediken门电路、第五Fediken门电路、以及第六Fediken门电路；所述加法器的输入包括Cin端、A0端、B0端、A1端、B1端、A2端、 B2端、A3端、B3端、A4端、B4端、A5端、B5端、A6端、B6端、 A7端、以及B7端；所述加法器的输出包括Co7端、S0端、S1端、 S2端、S3端、S4端、S5端、S6端、以及S7端；
[0007] 每个HNG门电路与每个DPG门电路均包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、以及输出端S；所述TOF门电路包括输入端A、输入端B、输入端C、输入端D、输入端E、输出端P、输出端Q、输出端R、输出端S、以及输出端T；所述FG门电路包括输入端A、输入端B、输出端P、输出端Q；所述Fediken 门电路包括输入端A、输入端B、输入端C、输出端P、输出端Q、以及输出端R；
[0008] 所述FG门电路的输入端A作为所述加法器的Cin端，所述FG门电路的输出端P、输出端Q分别连接至第一DPG门电路的输入端D、第一Fediken门电路的输入端B，所述第一DPG门电路的输入端A、输入端B分别作为加法器的A0端、B0端，所述第一DPG门电路的输出端R作为加法器的S0端，所述第一DPG门电路的输出端Q、输出端S分别连接至TOF门电路的输入端D，所述第二DPG门电路的输入端D，所述第二DPG门电路的输入端A、输入端B分别作为加法器的 A1端、B1端，所述第二DPG门电路的输出端R作为加法器的S1端，所述第二DPG门电路的输出端S、输出端Q分别连接至第三DPG门电路的输入端D、TOF门电路的输入端C，所述第三DPG门电路的输入端A、输入端B分别作为加法器的A2端、B2端，第三DPG门电路的输出端S、输出端Q分别连接至第四DPG门电路的输入端D、TOF门电路的输入端B，第四DPG门电路的输入端A、输入端B分别作为加法器的A3端、B3端，第四DPG门电路的输出端S、输出端Q分别连接至第一Fediken门电路的输入端C、TOF门电路的输入端A，TOF门电路的输出端T连接至第一Fediken门电路的输入端A，第一Fediken 门电路的输出端R连接至第二Fediken门电路的输入端A；
[0009] 所述第一HNG门电路的输入端A、输入端B分别作为加法器的A4 端、B4端，所述第一HNG门电路的输出端P、输出端Q、输出端R、输出端S分别连接至第五HNG门电路的输入端A、第五HNG门电路的输入端B、第二Fediken门电路的输入端B、第二HNG门电路的输入端C，第二HNG门电路的输入端A、输入端B分别作为加法器的A5端、 B5端，第二HNG门电路的输出端P、输出端Q、输出端R、输出端S 分别连接至第六HNG门电路的输入端A、第六HNG门电路的输入端B、第三Fediken门电路的输入端B、第三HNG门电路的输入端C，第三 HNG门电路的输入端A、输入端B分别作为加法器的A6端、B6端，第三HNG门电路的输出端P、输出端Q、输出端R、输出端S分别连接至第七HNG门电路的输入端A、第七HNG门电路的输入端B、第四 Fediken门电路的输入端B、第四HNG门电路的输入端C，第四HNG 门电路的输入端A、输入端B分别作为加法器的A7端、B7端，第四 HNG门电路的输出端P、输出端Q、输出端R、输出端S分别连接至第八HNG门电路的输入端A、第八HNG门电路的输入端B、第五Fediken 门电路的输入端B、第六Fediken门电路的输入端B，第五HNG门电路的输出端R、输出端S分别连接至第二Fediken门电路的输出端C、第六HNG门电路的输入端C，第六HNG门电路的输出端R、输出端S 分别连接至第三Fediken门电路的输入端C、第七HNG门电路的输入端C，第七HNG门电路的输出端R、输出端S分别连接至第四Fediken 门电路的输入端C、第八HNG门电路的输入端C，第八HNG门电路的输出端R、输出端S分别连接至第五Fediken门电路的输入端C、第六Fediken门电路的输入端C，第二Fediken门电路的输出端Q作为加法器的S4端，第二Fediken门电路的输出端P连接至第三Fediken 门电路的输入端A，第三Fediken门电路的输出端Q作为加法器的S5 端，第三Fediken门电路的输出端P连接至第四Fediken门电路的输入端A，第四Fediken门电路的输出端Q作为加法器的S6端，第四 Fediken门电路的输出端P连接至第五Fediken门电路的输入端A，第五Fediken门电路的输出端Q作为加法器的S7端，第五Fediken 门电路的输出端P连接至第六Fediken门电路的输入端A，第六 Fediken门电路的输出端Q作为加法器的输出端Co7。
[0010] 进一步地，每个Fediken门电路包括第一传输门T1、第二传输门T2、第三传输门T3、第四传输门T4、第一
反相器、以及第二反相器；第一传输门T1的输入端与第四传输门T4的输入端相连，并作为 Fediken门电路的输入端B；第一反相器的输入端分别与第一传输门 T1的反向控制端、第二传输门T2的正向控制端、第三传输门T3的反向控制端、以及第四传输门T4的正向控制端相连，并作为Fediken 门电路的输入端A；第二传输门T2的输入端与第三传输门的输入端相连，并作为Fediken门电路的输入端C；所述第一反相器的输出端分别连接至第一传输门T1的正向控制端、第二传输门T2的反向控制端、第二反相器的输入端、第三传输门T3的正向控制端、以及第四传输门T4的反向控制端；所述第二反相器的输出端作为Fediken门电路的输出端P；第一传输门T1的输出端与第二传输门T2的输出端相连，并作为Fediken门电路的输出端Q；第三传输门T3的输出端与第四传输门T4的输出端相连，并作为Fediken门电路的输出端R。
[0011] 进一步地，所述TOF门电路包括第一传输门、第二传输门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一与门、第二与门、第三与门、异或门；每个与门的输入均包括A端、 B端、A非端，输出均为F端；所述异或门的输入包括A端、B端，输出为F端；所述TOF门电路的输入端A经第一传输门连接至TOF门电路的输出端P，所述TOF门电路的输入端A连接至第一与门的B端，所述TOF门电路的输入端B分别连接至第一反相器的输入端、第一与门的A端，第一反相器的输出端分别连接至第二反相器的输入端、第一与门的A非端，所述第二反相器的输出端作为TOF门电路的输出端 Q，所述第一与门的F端连接至第三与门的B端，TOF门电路的输入端C经第二传输门连接至TOF门电路的输出端R，所述TOF门电路的输入端C还连接至第二与门的B端，TOF门电路的输入端D分别连接至第三反相器的输入端、第二与门的A端，所述第三反相器的输出端分别连接至第四反相器的输入端、第二与门的A非端，第四反相器的输出端作为TOF门电路的输出端S，所述第二与门的F端分别连接至第五反相器的输入端、第三与门的A端，第五反相器的输出端连接至第三与门的A非端，第三与门的F端连接至异或门的A端，所述TOF 门电路的输入端E连接至异或门的B端，所述异或门的F端作为TOF 门电路的输出端T。
[0012] 进一步地，每个DPG门电路均包括第一与门、第二与门、第一异或门、第二异或门、第三异或门、第四异或门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、以及第六反相器；每个与门与每个异或门的输入均包括A端、B端以及A非端，输出均为 F端；所述第一反相器的输入端作为DPG门的输入端A，第一反相器的输出端分别与第二反相器的输入端、第一与门的A非端、第一异或门的A非端相连，第二反相器的输出端作为DPG门的输出端P；第一与门的A端连接至第一反相器的输入端，第一与门的B端作为DPG门的输入端B，第一与门的F端分别连接至第三异或门的A端、第三反相器的输入端，第三反相器的输出端连接至第三异或门的A非端，第三异或门的F端连接至第四异或门的B端；第一异或门的A端连接至第一反相器的输入端，第一异或门的B端连接至第一与门的B端，第一异或门的F端分别连接至第四反相器的输入端、第二与门的A端、第二异或门的A端，第四反相器的输出端分别连接至第五反相器的输入端、第二与门的A非端、第二异或门的A非端，第五反相器的输出端作为DPG门的输出端Q；第二与门的B端作为DPG门的输入端D，第二与门的F端连接至第三异或门的B端；第二异或门的B端连接至第二与门的B端，第二异或门的F端作为DPG门的输出端R；第六反相器的输入端作为DPG门的输入端C并连接至第四异或门的A端，第六反相器的输出端连接至第四异或门的A非端，第四异或门的输出端作为DPG门的输出端S。
[0013] 进一步地，所述FG门电路包括传输门、异或门；所述异或门的输入端包括A端、B端，所述异或门的输出端为F端；所述FG门的输入端A经所述传输门连接至所述FG门的输出端P；所述异或门的A 端连接至所述FG门的输入端A，所述异或门的B端连接至所述FG门的输入端B，所述异或门的F端连接至所述FG门的输出端Q。
[0014] 进一步地，每个HNG门电路均包括第一与门、第二与门、第一异或门、第二异或门、第三异或门、第四异或门、第一反相器、第二反相器、第三反相器、传输门；第一与门、第二与门、第一异或门以及第二异或门的输入均包括A端、B端、A非端，输出均包括F端；第三异或门以及第四异或门的输入均包括A端、B端，输出均包括F端； HNG门电路的输入端A依次经过第一反相器、第二反相器连接至HNG 门电路的输出端P，HNG门电路的输入端B经过传输门连接至HNG门电路的输出端Q；第一与门的A端、第一异或门的A端均连接至HNG 门电路的输入端A，第一与门的B端、第一异或门的B端均连接至HNG 门电路的输入端B，第一与门的A非端、第一异或门的A非端均连接至第一反相器的输出端，第二与门的B端、第二异或门的B端均连接至HNG门电路的输入端C，第一与门的F端连接至第三异或门的A端，第一异或门F端分别连接至第三反相器的输入端、第二与门的A端、第二异或门的A端，第三反相器的输出端分别连接至第一与门的A非端、第二异或门的A非端，第二与门的F端连接至第三异或门的B端，第二异或门的F端作为HNG门电路的输出端R，第三异或门的F端连接至第四异或门的A端，第四异或门的B端连接至HNG门电路的输入端D，第四异或门的F端作为HNG门电路的输出端S。
[0015] 较佳的，所述DPG门电路、HNG门电路、TOF门电路以及FG门电路中的与门均包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联
节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。
[0016] 较佳的，所述DPG门电路中的异或门以及所述HNG门电路中的第一异或门、第二异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。
[0017] 较佳的，所述FG门电路中的异或门、HNG门电路中的第三异或门、第四异或门以及TOF门电路中的异或门均包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次
串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。
[0018] 上述电路中的传输门均包括两个并联的
开关管。
[0019] 与
现有技术相比，本发明有以下有益效果：本发明采用传输门等电路来实现FG门、Fediken门、TOF门、DPG和HNG等可逆
逻辑门电路，实现进位旁路输出为进位选择的8位二进制加法器的可逆电路，同时能够实现减少垃圾输出，减少常量输入，以及减少可逆门数。
附图说明
[0020] 图1为本发明背景技术中的进位旁路输出为进位选择的8位二进制加法器原理图。
[0021] 图2为本发明
实施例的4位进位旁路加法器可逆逻辑实现原理图。
[0022] 图3为本发明实施例的4位串行加法器的可逆逻辑实现原理图。
[0023] 图4为本发明实施例的进位旁路输出为进位选择的8位二进制加法器可逆逻辑实现原理图。
[0024] 图5为本发明实施例的Fediken门电路示意图。
[0025] 图6为本发明实施例的TOF门电路示意图。
[0026] 图7为本发明实施例的DPG门电路示意图。
[0027] 图8为本发明实施例的FG门电路示意图。
[0028] 图9为本发明实施例的HNG门电路示意图。
[0029] 图10为本发明实施例的DPG门电路、HNG门电路、TOF门电路以及 FG门电路中的与门电路示意图。
[0030] 图11为本发明实施例的所述DPG门电路中的异或门以及所述HNG门电路中的第一异或门、第二异或门电路示意图。
[0031] 图12为本发明实施例的所述FG门电路中的异或门、HNG门电路中的第三异或门、第四异或门、以及TOF门电路中的异或门电路示意图。
具体实施方式
[0032] 下面结合附图及实施例对本发明做进一步说明。
[0033] 应该指出，以下详细说明都是例示性的，旨在对本
申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0034] 需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本
说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0035] 在本实施例中，4位进位旁路加法器用可逆逻辑门实现的原理图如图2所示，为减少垃圾位和可逆逻辑门数，根据进位旁路算法，一位全加器采用4输入4输出的DPG门，它可产生和S、进位Co及进位传播
信号P；二选一选择器采用不需要加垃圾位输入的Fediken门；在可逆设逻辑计不允许有多扇出，而最低位进位Ci,0有两个扇出，采用FG门当输入B为0时进行复制产生两个相同输出。
[0036]
控制信号BP＝P0P1P2P3是4输入与门，为优化可逆
逻辑电路，减少垃圾位数目，可采用5输入5输出的TOF可逆逻辑门来实现4输入与门，可用下式描述其功能：
[0037]
[0038] 当E为0时，输出T实现4输入相与。该可逆逻辑输入和输出是一一映射关系，且仅有1个输入垃圾位和4个输出垃圾位，同时可减少逻辑门数目。
[0039] 4位串行加法器的电路原理图如图3所示。其中最左边的HNG的 C端接0，表示假设Co3的进位位为0时的求出的和S4’-S7’和进位Co7’的情况。
[0040] 如图4所示，本实施例提供了一种进位旁路输出为进位选择的可逆逻辑加法器电路，包括FG门电路、TOF门电路、第一DPG门电路、第二DPG门电路、第三DPG门电路、第四DPG门电路、第一HNG门电路、第二HNG门电路、第三HNG门电路、第四HNG门电路、第五HNG 门电路、第六HNG门电路、第七HNG门电路、第八HNG门电路、第一 Fediken门电路、第二Fediken门电路、第三Fediken门电路、第四 Fediken门电路、第五Fediken门电路、以及第六Fediken门电路；所述加法器的输入包括Cin端、A0端、B0端、A1端、B1端、A2端、 B2端、A3端、B3端、A4端、B4端、A5端、B5端、A6端、B6端、 A7端、以及B7端；所述加法器的输出包括Co7端、S0端、S1端、S2端、S3端、S4端、S5端、S6端、以及S7端；
[0041] 每个HNG门电路与每个DPG门电路均包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、以及输出端S；所述TOF门电路包括输入端A、输入端B、输入端C、输入端D、输入端E、输出端P、输出端Q、输出端R、输出端S、以及输出端T；所述FG门电路包括输入端A、输入端B、输出端P、输出端Q；所述Fediken 门电路包括输入端A、输入端B、输入端C、输出端P、输出端Q、以及输出端R；
[0042] 所述FG门电路的输入端A作为所述加法器的Cin端，所述FG门电路的输出端P、输出端Q分别连接至第一DPG门电路的输入端D、第一Fediken门电路的输入端B，所述第一DPG门电路的输入端A、输入端B分别作为加法器的A0端、B0端，所述第一DPG门电路的输出端R作为加法器的S0端，所述第一DPG门电路的输出端Q、输出端S分别连接至TOF门电路的输入端D，所述第二DPG门电路的输入端D，所述第二DPG门电路的输入端A、输入端B分别作为加法器的A1端、B1端，所述第二DPG门电路的输出端R作为加法器的S1端，所述第二DPG门电路的输出端S、输出端Q分别连接至第三DPG门电路的输入端D、TOF门电路的输入端C，所述第三DPG门电路的输入端A、输入端B分别作为加法器的A2端、B2端，第三DPG门电路的输出端S、输出端Q分别连接至第四DPG门电路的输入端D、TOF门电路的输入端B，第四DPG门电路的输入端A、输入端B分别作为加法器的A3端、B3端，第四DPG门电路的输出端S、输出端Q分别连接至第一Fediken门电路的输入端C、TOF门电路的输入端A，TOF门电路的输出端T连接至第一Fediken门电路的输入端A，第一Fediken 门电路的输出端R连接至第二Fediken门电路的输入端A；
[0043] 所述第一HNG门电路的输入端A、输入端B分别作为加法器的A4 端、B4端，所述第一HNG门电路的输出端P、输出端Q、输出端R、输出端S分别连接至第五HNG门电路的输入端A、第五HNG门电路的输入端B、第二Fediken门电路的输入端B、第二HNG门电路的输入端C，第二HNG门电路的输入端A、输入端B分别作为加法器的A5端、 B5端，第二HNG门电路的输出端P、输出端Q、输出端R、输出端S 分别连接至第六HNG门电路的输入端A、第六HNG门电路的输入端B、第三Fediken门电路的输入端B、第三HNG门电路的输入端C，第三 HNG门电路的输入端A、输入端B分别作为加法器的A6端、B6端，第三HNG门电路的输出端P、输出端Q、输出端R、输出端S分别连接至第七HNG门电路的输入端A、第七HNG门电路的输入端B、第四 Fediken门电路的输入端B、第四HNG门电路的输入端C，第四HNG 门电路的输入端A、输入端B分别作为加法器的A7端、B7端，第四 HNG门电路的输出端P、输出端Q、输出端R、输出端S分别连接至第八HNG门电路的输入端A、第八HNG门电路的输入端B、第五Fediken 门电路的输入端B、第六Fediken门电路的输入端B，第五HNG门电路的输出端R、输出端S分别连接至第二Fediken门电路的输出端C、第六HNG门电路的输入端C，第六HNG门电路的输出端R、输出端S 分别连接至第三Fediken门电路的输入端C、第七HNG门电路的输入端C，第七HNG门电路的输出端R、输出端S分别连接至第四Fediken 门电路的输入端C、第八HNG门电路的输入端C，第八HNG门电路的输出端R、输出端S分别连接至第五Fediken门电路的输入端C、第六Fediken门电路的输入端C，第二Fediken门电路的输出端Q作为加法器的S4端，第二Fediken门电路的输出端P连接至第三Fediken 门电路的输入端A，第三Fediken门电路的输出端Q作为加法器的S5 端，第三Fediken门电路的输出端P连接至第四Fediken门电路的输入端A，第四Fediken门电路的输出端Q作为加法器的S6端，第四 Fediken门电路的输出端P连接至第五Fediken门电路的输入端A，第五Fediken门电路的输出端Q作为加法器的S7端，第五Fediken 门电路的输出端P连接至第六Fediken门电路的输入端A，第六 Fediken门电路的输出端Q作为加法器的输出端Co7。
[0044] 如图5所示，在本实施例中，每个Fediken门电路包括第一传输门T1、第二传输门T2、第三传输门T3、第四传输门T4、第一反相器、以及第二反相器；第一传输门T1的输入端与第四传输门T4的输入端相连，并作为Fediken门电路的输入端B；第一反相器的输入端分别与第一传输门T1的反向控制端、第二传输门T2的正向控制端、第三传输门T3的反向控制端、以及第四传输门T4的正向控制端相连，并作为Fediken门电路的输入端A；第二传输门T2的输入端与第三传输门的输入端相连，并作为Fediken门电路的输入端C；所述第一反相器的输出端分别连接至第一传输门T1的正向控制端、第二传输门 T2的反向控制端、第二反相器的输入端、第三传输门T3的正向控制端、以及第四传输门T4的反向控制端；所述第二反相器的输出端作为Fediken门电路的输出端P；第一传输门T1的输出端与第二传输门T2的输出端相连，并作为Fediken门电路的输出端Q；第三传输门T3的输出端与第四传输门T4的输出端相连，并作为Fediken门电路的输出端R。
[0045] 如图6所示，在本实施例中，所述TOF门电路包括第一传输门、第二传输门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一与门、第二与门、第三与门、异或门；每个与门的输入均包括A端、B端、A非端，输出均为F端；所述异或门的输入包括A端、B端，输出为F端；所述TOF门电路的输入端A经第一传输门连接至TOF门电路的输出端P，所述TOF门电路的输入端A连接至第一与门的B端，所述TOF门电路的输入端B分别连接至第一反相器的输入端、第一与门的A端，第一反相器的输出端分别连接至第二反相器的输入端、第一与门的A非端，所述第二反相器的输出端作为 TOF门电路的输出端Q，所述第一与门的F端连接至第三与门的B端， TOF门电路的输入端C经第二传输门连接至TOF门电路的输出端R，所述TOF门电路的输入端C还连接至第二与门的B端，TOF门电路的输入端D分别连接至第三反相器的输入端、第二与门的A端，所述第三反相器的输出端分别连接至第四反相器的输入端、第二与门的A非端，第四反相器的输出端作为TOF门电路的输出端S，所述第二与门的F端分别连接至第五反相器的输入端、第三与门的A端，第五反相器的输出端连接至第三与门的A非端，第三与门的F端连接至异或门的A端，所述TOF门电路的输入端E连接至异或门的B端，所述异或门的F端作为TOF门电路的输出端T。其中该5输入TOF门可用下式描述其功能：F(P,Q,R,S,T)＝(A,B,C,D,ABCD⊕E)。
[0046] 如图7所示，在本实施例中，每个DPG门电路均包括第一与门、第二与门、第一异或门、第二异或门、第三异或门、第四异或门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、以及第六反相器；每个与门与每个异或门的输入均包括A端、B端以及 A非端，输出均为F端；所述第一反相器的输入端作为DPG门的输入端A，第一反相器的输出端分别与第二反相器的输入端、第一与门的 A非端、第一异或门的A非端相连，第二反相器的输出端作为DPG门的输出端P；第一与门的A端连接至第一反相器的输入端，第一与门的B端作为DPG门的输入端B，第一与门的F端分别连接至第三异或门的A端、第三反相器的输入端，第三反相器的输出端连接至第三异或门的A非端，第三异或门的F端连接至第四异或门的B端；第一异或门的A端连接至第一反相器的输入端，第一异或门的B端连接至第一与门的B端，第一异或门的F端分别连接至第四反相器的输入端、第二与门的A端、第二异或门的A端，第四反相器的输出端分别连接至第五反相器的输入端、第二与门的A非端、第二异或门的A非端，第五反相器的输出端作为DPG门的输出端Q；第二与门的B端作为DPG 门的输入端D，第二与门的F端连接至第三异或门的B端；第二异或门的B端连接至第二与门的B端，第二异或门的F端作为DPG门的输出端R；第六反相器的输入端作为DPG门的输入端C并连接至第四异或门的A端，第六反相器的输出端连接至第四异或门的A非端，第四异或门的输出端作为DPG门的输出端S。
[0047] 如图8所示，在本实施例中，所述FG门电路包括传输门、异或门；所述异或门的输入端包括A端、B端，所述异或门的输出端为F 端；所述FG门的输入端A经所述传输门连接至所述FG门的输出端P；所述异或门的A端连接至所述FG门的输入端A，所述异或门的B端连接至所述FG门的输入端B，所述异或门的F端连接至所述FG门的输出端Q。
[0048] 如图9所示，在本实施例中，每个HNG门电路均包括第一与门、第二与门、第一异或门、第二异或门、第三异或门、第四异或门、第一反相器、第二反相器、第三反相器、传输门；第一与门、第二与门、第一异或门以及第二异或门的输入均包括A端、B端、A非端，输出均包括F端；第三异或门以及第四异或门的输入均包括A端、B端，输出均包括F端；HNG门电路的输入端A依次经过第一反相器、第二反相器连接至HNG门电路的输出端P，HNG门电路的输入端B经过传输门连接至HNG门电路的输出端Q；第一与门的A端、第一异或门的 A端均连接至HNG门电路的输入端A，第一与门的B端、第一异或门的B端均连接至HNG门电路的输入端B，第一与门的A非端、第一异或门的A非端均连接至第一反相器的输出端，第二与门的B端、第二异或门的B端均连接至HNG门电路的输入端C，第一与门的F端连接至第三异或门的A端，第一异或门F端分别连接至第三反相器的输入端、第二与门的A端、第二异或门的A端，第三反相器的输出端分别连接至第一与门的A非端、第二异或门的A非端，第二与门的F端连接至第三异或门的B端，第二异或门的F端作为HNG门电路的输出端 R，第三异或门的F端连接至第四异或门的A端，第四异或门的B端连接至HNG门电路的输入端D，第四异或门的F端作为HNG门电路的输出端S。
[0049] 如图10所示，在本实施例中，较佳的，所述DPG门电路、HNG 门电路、TOF门电路以及FG门电路中的与门均包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。
[0050] 如图11所示，在本实施例中，较佳的，所述DPG门电路中的异或门以及所述HNG门电路中的第一异或门、第二异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。
[0051] 如图12所示，在本实施例中，较佳的，所述FG门电路中的异或门、HNG门电路中的第三异或门、第四异或门、以及TOF门电路中的异或门均包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。
[0052] 上述电路中的传输门均包括两个并联的开关管。
[0053] 以上所述仅为本发明的较佳实施例，凡依本发明申请
专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
