产生输出信号的驱动器电路和方法专利检索-反相器变压器和转换设备专利检索查询-专利查询网

产生输出 信号的 驱动器 电路和方法

阅读：873发布：2024-01-13

专利汇可以提供产生输出信号的驱动器电路和方法专利检索，专利查询，专利分析的服务。并且描述了集成电路的驱动器电路。所述驱动器电路包括：信号节点 (122)，其经耦合以接收所述集成电路的输出信号；电感器电路(106)，其具有与在第一终端与第二终端之间的电感器(118) 串联耦合的电阻器 (16)，其中所述第一终端耦合到所述信号节点；静电放电保护电路(130)，其耦合到所述电感器电路的所述第二终端；以及输出节点 (104)，其耦合到所述电感器电路的所述第二终端。还公开了一种产生输出信号的方法。，下面是产生输出信号的驱动器电路和方法专利的具体信息内容。

权利要求

1.一种集成电路的驱动器电路，所述驱动器电路包括：
信号节点，其经耦合以接收所述集成电路的输出信号；
电感器电路，其具有与在第一终端与第二终端之间的电感器串联耦合的电阻器，其中所述第一终端耦合到所述信号节点；
静电放电保护电路，其耦合到所述电感器电路的所述第二终端；以及
输出节点，其耦合到所述电感器电路的所述第二终端。
2.根据权利要求1所述的驱动器电路，其中所述电阻器的第一终端连接到所述信号节点，所述电阻器的第二终端连接到所述电感器的第一终端，并且所述电感器的第二终端连接到所述输出节点。
3.根据权利要求1所述的驱动器电路，其中所述信号节点包括反相器电路的节点。
4.根据权利要求1所述的驱动器电路，其中所述静电放电电路包括耦合在所述输出节点与第一参考电势之间的第一二极管。
5.根据权利要求4所述的驱动器电路，其中所述静电放电电路包括耦合在所述输出节点与第二参考电势之间的第二二极管。
6.根据权利要求1所述的驱动器电路，其中所述电感器形成在所述集成电路的多个金属层中。
7.根据权利要求1所述的驱动器电路，其中所述电感器包括形成在多个金属层中的外部线圈和形成在所述多个金属层中的内部线圈。
8.一种集成电路，其包括根据权利要求1到7中任一权利要求所述的驱动器电路。
9.一种系统，其包括根据权利要求8所述的集成电路。
10.一种在集成电路中产生输出信号的方法，所述方法包括：
在信号节点处接收将由所述集成电路输出的信号；
将所述信号耦合到电感器电路，所述电感器电路具有第一终端和第二终端以及与在所述第一终端与所述第二终端之间的电感器串联耦合的电阻器，其中所述电感器电路的所述第一终端耦合到所述信号节点；以及
在耦合到所述电感器电路的所述第二终端的输出节点处产生输出信号。
11.根据权利要求10所述的方法，其进一步包括借助于静电放电电路排放在所述输出节点处的过量电荷。
12.根据权利要求10或权利要求11所述的方法，其中接收信号包括接收将作为所述输出信号而输出的信号。
13.根据权利要求8到12中任一权利要求所述的方法，其中将所述信号耦合到电感器电路包括将所述信号耦合到电阻器的第一终端。
14.根据权利要求8到13中任一权利要求所述的方法，其中产生输出信号包括将所述电感器的输出耦合到所述输出节点。
15.根据权利要求8到14中任一权利要求所述的方法，其中产生输出信号包括产生差分输出信号的输出信号。

说明书全文

产生输出信号的 驱动器 电路和方法

技术领域

[0001] 本发明大体上涉及集成电路，并且具体而言涉及产生输出信号到驱动器电路和方法。

背景技术

[0002] 驱动器电路是用于集成电路以发射信号的。驱动器电路通常用于在集成电路的输出端口生成输出信号。因为输出驱动器耦接到电路，例如，在集成电路外部的传输线路，所以重要的是所述电路是匹配的以确保信号从输出端口得到正确的传送。在常规的串联源终端(SST)驱动器配置中，三终端配置，或T线圈，变压器具有连接到驱动器输出和输出端口的两个端口，以及连接到静电放电(ESD)保护装置的中心抽头端口。相应地，T线圈是设计用于集成电路中的最佳回波损耗，并且允许从衬垫中看到的跨阻抗为在最大带宽处接近50欧姆。

[0003] 然而，回波损耗的优化未必会优化驱动器的瞬态特征，例如上升和下降时间、过冲和稳定时间。此外，三终端变压器配置产生一组需要微调以进行细调的设计参数。这些参数包含两个t线圈电感器L1和L2的电感、这些电感器之间的互耦k、电感器的电阻R1和R2，以及两个端口之间的桥电容。管理所有这些参数连同端口寄生电容一起给设计增添了复杂性，而且对于TX驱动器性能可能不是关键性的。

发明内容

[0004] 描述了集成电路的驱动器电路。所述驱动器电路包括：信号节点，其经耦合以接收集成电路的输出信号；电感器电路，其具有与在第一终端与第二终端之间的电感器串联耦合的电阻器，其中所述第一终端耦合到所述信号节点；静电放电保护电路，其耦合到所述电感器电路的所述第二终端；以及输出节点，其耦合到所述电感器电路的所述第二终端。

[0005] 电阻器的第一终端可以连接到信号节点，电阻器的第二终端可以连接到电感器的第一终端，并且电感器的第二终端可以连接到输出节点。信号节点可以包括反相器电路的节点。静电放电电路可以包括耦合在输出节点与第一参考电势之间的第一二极管。静电放电电路可以包括耦合在输出节点与第二参考电势之间的第二二极管。电感器可以形成在集成电路的多个金属层中。所述电感器可以包括形成在多个金属层中的外部线圈和形成在多个金属层中的内部线圈。

[0006] 根据一个替代实施例，集成电路的驱动器电路包括：信号节点，其经耦合以接收集成电路的输出信号；双端电感器电路，其具有耦合到所述信号节点的第一终端和耦合到输出节点的第二终端；以及静电放电保护电路，其耦合到所述输出节点。

[0007] 所述双端电感器电路可以包括与所述信号节点连接的电阻器的第一终端以及连接到电感器的第一终端的所述电阻器的第二终端。所述电感器的第二终端可以连接到所述输出节点。静电放电电路可以包括耦合在所述输出节点与第一参考电势之间的第一二极管以及耦合在所述输出节点与第二参考电势之间的第二二极管。驱动器电路可以进一步包括：第二信号节点，其经耦合以接收集成电路的第二输出信号；以及第二双端电感器电路，其具有耦合到第二信号节点的第三终端和耦合到第二输出节点的第四终端。所述第一输出信号和第二输出信号可以包括差分输出信号。

[0008] 还描述了一种产生输出信号的方法。所述方法包括：在信号节点处接收将由所述集成电路输出的信号；将所述信号耦合到电感器电路，所述电感器电路具有第一终端和第二终端以及与在所述第一终端与所述第二终端之间的电感器串联耦合的电阻器，其中所述电感器电路的所述第一终端耦合到所述信号节点；并且在耦合到电感器电路的第二终端的输出节点处产生输出信号。

[0009] 所述方法可以进一步包括借助于静电放电电路在所述输出节点处排放过量电荷。接收信号可以包括接收将作为输出信号而输出的信号。将所述信号耦合到电感器电路可以包括将所述信号耦合到电阻器的第一终端。产生输出信号可以包括将电感器的输出耦合到输出节点，其中所述输出信号可以是差分输出信号。
附图说明

[0010] 图1是输出驱动器的框图；

[0011] 图2是差分输出驱动器的框图；

[0012] 图3是具有金属层的集成电路的截面图；

[0013] 图4是在集成电路中实施的电感器的第一金属层的俯视平面图；

[0014] 图5是在集成电路中实施的图4的电感器的第二金属层的俯视平面图；

[0015] 图6是在集成电路中实施的图4的电感器的第三金属层的俯视平面图；

[0016] 图7是用于生产集成电路的系统；

[0017] 图8是示出了产生输出信号的方法的流程图；以及

[0018] 图9是示出了在集成电路中实施电感器的方法的流程图。

具体实施方式

[0019] 首先参看图1，其示出了输出驱动器100的框图。具体而言，驱动器102经配置以驱动输出节点104，借助于电感器电路106产生输出信号S。驱动器102包括如同所示配置的一系列晶体管108-114以生成将作为输出信号S输出的信号。具体而言，反相数据(d0巴)信号耦合到驱动器电路102的p通道晶体管108的栅极，并且反相时钟(clk巴)信号耦合到p通道晶体管110的栅极。时钟信号还耦合到n通道晶体管112的栅极并且反相数据信号耦合到n通道晶体管114的栅极。

[0020] 电感器电路106包括电阻器116和电感器118。电阻器116的第一终端120耦合到晶体管110和112的漏极处的信号节点122。将作为输出信号S生成的信号是在信号节点122处生成的。电阻器120的第二终端124耦合到电感器118的第一终端126。电感器118的第二终端128耦合输出节点104。静电放电电路130也耦合到输出节点104。所述静电放电电路可以包括耦合在输出终端104与第一参考电势(此处表示为vtt)之间的第一二极管132。第二二极管134耦合在输出节点104与第二参考电势(此处表示为vss)之间。替代地，ESD保护可以在一个参考电势上实施，并且是基于其他装置制造的，例如，硅控整流器(SCR)、夹具或其他元件。

[0021] 图1的电路提供用于电压型SST驱动器的电感峰化网络，确保了改进的性能和较小的电感器占据面积。图1的电路显著地简化了电感器设计、布局优化和调整/调试。通过使用图1的双端口电感器电路，使得设计参数的数目、布局共祖提取不确定性(layout patristic extraction uncertainty)的影响以及电感器电路的占据面积降低。图1的电路改进了上升/降落时间，例如，从38ps到25ps，这允许SST驱动器以高达25-30Gbt/s操作。

[0022] 根据图2的实施例，可以使用如同所示的差分输出驱动器电路200生成差分输出信号。也就是说，除在信号节点122处接收差分输入信号的输入以生成输出信号P之外，具有与耦合到输入122的差分输入信号相反极性的差分输入信号耦合到驱动器电路202的输入201。驱动器202经配置以驱动输出节点204，借助于电感器电路206产生输出信号N。根据图2的实施例，图1中的电路接收差分输入信号dp并且产生输出信号P，而实质上与图
1的电路相同的第二电路接收差分输入dn并且产生输出N。

[0023] 具体而言，驱动器202包括如同所示配置的一系列晶体管208-214。反相数据(dn巴)信号耦合到驱动器电路202的p通道晶体管208的栅极并且反相时钟(时钟巴)信号耦合到p通道晶体管210，而时钟信号耦合到n通道晶体管212并且反相数据信号耦合到随后的通道晶体管214。电感器电路206包括电阻器216和电感器218。电阻器216的第一终端220耦合到晶体管210和212的漏极处的节点201。电阻器220的第二终端224耦合到电感器218的第一终端226。第二终端228耦合到输出终端204。静电放电电路230包括耦合在输出终端204与第一参考电势vtt之间的第一二极管232。第二二极管234耦合在输出节点204与第二参考电势vss之间。

[0024] 现在参看图3，其示出了集成电路的截面图。如图3中所示，提供了具有用于不同信号类型的导电迹线的金属层。借助于实例，以实心黑色指示接地迹线，信号迹线由交叉阴影线指示，并且功率电压迹线由竖直线指示。金属层由电介质材料间隔开，其中提供第一电介质层302，在这之后可以形成金属层304。电介质层用于分离每个金属层，其中电介质层306位于金属层304上方。根据图3的实施例，金属层304包括参考平面，在此实例中该平面是接地平面。

[0025] 金属层308随后被涂覆在电介质层306上。可以看出，金属层308包括用于耦合输入/输出信号以及功率电压信号的两个导电迹线。在将电介质层310涂覆在导电迹线上方之后，涂覆另一金属层312。另一电介质层314被涂覆在金属层312的导电迹线上方，在这之后提供用于导引金属层316的功率和接地信号的更多导电迹线。电介质层318随后被放置在金属层316的导电迹线上，并且通过金属层320提供另一接地参考平面。最后，将导电迹线提供在电介质层322上方，其中金属层324的导电迹线还导引功率和接地信号。可以是电介质层的保护层326提供在金属层324的导电迹线上方。通孔，例如通孔327是经实施以在不同金属层中耦合迹线的导电元件。具有电路元件的衬底328，例如晶体管的阱区，举例来说是提供在金属迹线的层上的。如下文中将较详细地参考图4到图6描述的，电感器可以在多个金属层中实施。

[0026] 现在参看图4到图6，其示出了在集成电路中实施的电感器(例如，电感器118)的第一到第三金属层的俯视平面图。由于电感器的环路是借助于金属层之间的通孔耦合的，因此有必要将三附图一起描述。如同所示电感器的第一终端402和第二终端404提供在第一层400上。第一终端402位于在第一终端402与第二终端404之间实施的电感器的第一环路406的第一端405处。第一层400上的第一环路406在正方形结构的四个边上延伸，其中第二端408位于第一端402附近。虽然示出了用于环路的正方形结构，但是应理解环路406可以是一些其他形状的，例如，矩形、圆形或任何其他几何形状。虽然不同层的环路可以具有不同大小，但是每个层中的给定线圈的环路优选地具有相同的形状，如下文中将较详细地描述的。

[0027] 通孔410和412延伸到图5的第二金属层500，并且电连接到环路504的第一端502。环路504延伸到第二端506，所述第二端还电连接到通孔508。在图6的金属层600中可以看出，通孔508是耦合到以近似720度或近似两个完整的环路延伸到第二端610的环路604的第一端602的。作为环路604的外环路的第一环路605延伸到转角606，而环路
604的第二部分延伸到第二端610。应注意环路406、504和605是大致相同大小的并且是垂直对齐的。另外，环路513和作为环路604的内环路的第二环路608具有相同的大小，并且所述环路的尺寸是大致相同的。举例来说，如果所述环路具有正方形形状，那么所述正方形的侧边是近似相等的，而圆形环路具有近似相等的直径。另外，当金属层400、500和600中的每一个的金属迹线是在集成电路中形成的时，环路504将位于环路406上方并且大体上与环路406对齐，并且环路605将位于环路504上方并且大体上与环路504对齐。虽然可以参考如同所示相对于所述第一、第二和第三层位于另一层上方或下方的层，但是应理解所述层是按从第一金属层到第三金属层的顺序次序布置的，并且第一层或第三层都可以是三个金属层的竖直堆叠的顶部层。虽然以三个金属层示出了电感器，但是如果需要那么电感器可以是以更多层形成的。

[0028] 位于环路604的端部610的通孔611延伸到金属层500的第二环路513。环路513在环路504内从第一端512延伸到第二端514。在第二端514的通孔516延伸到金属层600中的环路613的第一端612。环路613延伸到第二端614，其中通孔616延伸到图4和图5中所示的通孔518和520。也就是说，金属迹线522电耦合金属层500中的通孔616、518和520。最后，耦合到通孔518和520的金属迹线414耦合到终端404。

[0029] 应该显而易见的是，在所描绘的实施例中，所有的环路在顺时针方向上延伸，其中环路406、504和605在外环路中从第一层400延伸到第三层600。环路406、504和605是大体上相同的大小和形状的并且是垂直对齐的。在内环路中从第三层600延伸到第二层500的环路608和513是大体上相同的大小和形状的并且也是垂直对齐的。剩余的内部环路613放置在第三层600的内部线圈内。

[0030] 可以看出，环路406、504和605经连接以形成外部线圈，而环路608和513经连接以形成内部线圈。第三层600中的外部线圈、内部线圈和剩余的环路613经连接以形成从终端402延伸到终端404的单个线圈，其中除第三层600的剩余的内部环路613之外的所有的环路是邻近于另一层中的相同大小和形状的另一环路的。由于通过电感器的电压在终端402与终端404之间是变化的，所以具有最小电压降的电感器的部分位于紧靠彼此处，由此降低电感器的寄生电容。

[0031] 现在参看图7，其示出了用于生产集成电路的系统。系统700包括计算机辅助设计(CAD)设备702，所述设备可以是适用于运行CAD 软件的任何计算机。CAD设备702接收数据，例如主接脚列表(master pinlist)704，并且是通过通信链路706耦合到半导体制造设备710的。半导体制造设备710产生具有多个管芯的晶片712，如同所属领域中众所周知的。

[0032] 也经耦合以接收主接脚列表704的CAD设备720接收接合图(bonding diagram)722和衬底原图(substrate artwork)724。CAD设备720是通过通信链路726耦合到结合设备730的。通信链路706和726可以是任何有线或无线通信链路。所述接合设备通常提供从来自晶片712的管芯到接收管芯的衬底的线接合，如同在下文中参看其他附图更详细地描述的。管芯/衬底732耦合到封装设备734，所述设备产生完成组件736，例如集成电路封装。虽然图7的系统提供了生产集成电路封装所需的多种元件，但是应理解图7中所示的元件是可以组合的，或者可以提供额外的元件。在任何配置中，图7的系统允许产生在金属层中所需的迹线以实施图1的电路，并且尤其是图4到图6中所示的电感器的环路。

[0033] 现在参看图8，其示出了产生输出信号的方法的流程图。在框802处在信号节点处接收将由集成电路输出的信号。在框804处所述信号耦合到具有与电感器电路的第一终端与第二终端之间的电感器串联耦合的电阻器的电感器电路，其中所述电感器电路的第一终端耦合到信号节点。在框806处输出信号是在耦合到电感器电路的第二终端的输出节点处生成的。在框808处输出节点处的过量电荷是借助于静电放电电路排放的。

[0034] 现在参看图9，其示出了在集成电路中实施电感器的方法的流程图。在框902处电感器的第一节点和第二节点提供在集成电路的多个金属层的第一金属层上。在框904处第一大小的第一多个环路提供在集成电路的多个金属层中。对于所述第一多个环路中的每个环路，在框906处所述环路的至少一个端部耦合到邻近金属层中的环路的一个端部。在框908处第二大小的第二多个环路提供在集成电路的多个金属层中。对于所述第二多个环路中的每个环路，在框910处所述环路的至少一个端部耦合到邻近金属层中的一个环路的一个端部。在框912处所述第一多个环路的一个环路的一个端部耦合到所述第二多个环路的一个环路的一个端部。图8和图9的方法可以使用如上文所述的图1到图7的电路或其他适合的电路来实施。

[0035] 因此可以理解的是已经描述了产生输出信号的新型且新颖的驱动器电路和方法。所属领域的技术人员将了解大量替代方案和等效物的存在将被视作是并入所公开的发明中的。因此，本发明并非由前述实施例进行限制，而是仅由所附权利要求书进行限制。

标题	发布/更新时间	阅读量
I/O接口延迟时间测试电路	2020-05-08	961
一种具有振荡限幅功能的晶体振荡器电路	2020-05-11	426
一种基于逆变电路的液晶驱动方法	2020-05-11	739
一种基于电荷泵的高压驱动电路	2020-05-08	221
低压差稳压器及电压调节方法	2020-05-08	739
CMOS薄膜晶体管及其制备方法、显示面板	2020-05-08	862
一种读写控制电路和存储器	2020-05-08	923
读出放大器、半导体装置及它们的工作方法以及电子设备	2020-05-08	932
两步式高速动态时间数字转换器	2020-05-11	27
双边延时电路	2020-05-08	619

产生输出信号的驱动器电路和方法

产生输出信号的驱动器电路和方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：