技术领域
[0001] 本
发明涉及
压电传感器的技术领域，特别是一种压电传感器、压力检测装置、制作方法及检测方法。
背景技术
[0002] 压电传感器是依据
电介质压电效应研制的一类传感器。所谓压电效应是指某些电介质在沿一定方向上受到外力的作用而
变形时，其内部会产生极化现象，同时在它的两个相对表面上出现正负相反的电荷。当外力去掉后，它又会恢复到不带电的状态，这种现象称为
正压电效应。当作用力的方向改变时，电荷的极性也随之改变。相反，当在电介质的极化方向上施加
电场，这些电介质也会发生变形，电场去掉后，电介质的变形随之消失，这种现象称为逆压电效应。
[0003] 现有的压电传感器包括第一
电极层、第二电极层和压电层，其中，压电层位于第一电极层、第二电极层之间，当压电层形成正负相反的电荷时，会在第一电极层、第二电极层之间形成
电流。
[0004] 近年来，随着
物联网领域的深入，与人体压力传感相关的柔性
电子学开始得到广泛关注，比如电子
皮肤等。这些电子器件往往需要设置阵列式的压电传感器，而目前上述压电传感器的结构难以支持集成化，高灵敏度阵列式控制。
发明内容
[0005] 本发明的目的是提供一种能够适合阵列式设置的集成化及高灵敏度压电传感器的方案。
[0006] 一方面，本发明的
实施例提供一种压电传感器，包括：
[0007] 位于
基板上的
薄膜晶体管，所述
薄膜晶体管包括有源层；
[0008] 与所述薄膜晶体管的有源层相
接触的压电层。
[0009] 可选地，对应所述薄膜晶体管的源电极和漏电极之间的
沟道区相接触。
[0010] 可选地，所述有源层至少在与所述压电层接触的一侧由
半导体纳米材料形成。
[0011] 可选地，所述有源层由半导体纳米材料形成。
[0012] 可选地，所述半导体纳米材料包括以下至少一者：
[0013] MoS2、半导体性的
碳纳米管、
硅纳米线和III-V族纳米线。
[0014] 可选地，所述压电层的形成材料包括：聚偏氟乙烯。
[0015] 可选地，所述基板为柔性基板。
[0016] 另一方面，本发明的实施例还提供一种压电传感器的制作方法，包括：
[0017] 提供一基板；
[0018] 在所述基板上制备薄膜晶体管，所述薄膜晶体管包括栅电极、栅绝缘层、有源层、源电极和漏电极；
[0019] 形成与所述薄膜晶体管的有源层相接触的压电层。
[0020] 可选地，所述制作方法具体包括：
[0021] 在基板上形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极；
[0022] 形成栅绝缘层；
[0023] 在所述栅绝缘层上形成半导体纳米材料层，通过构图工艺使所述半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0024] 形成源漏金属层，通过构图工艺使所述源漏金属层形成薄膜晶体管的源电极和漏电极；
[0025] 涂布PVDF溶液，经
退火后形成与有源层接触且作为压电层的PVDF
聚合物薄膜。
[0026] 可选地，所述制作方法具体包括：
[0027] 在基板上形成半导体纳米材料层，通过构图工艺使所述半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0028] 形成源漏金属层，通过构图工艺使所述源漏金属层形成薄膜晶体管的源电极和漏电极；
[0029] 涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜；
[0030] 形成栅绝缘层；
[0031] 形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极。
[0032] 又一方面，本发明的实施例还提供一种压力检测装置，包括：
[0033] 多个以阵列排布的如上所述的压电传感器；
[0034] 多个第一
信号线，每个第一信号线与至少一个压电传感器的栅电极连接；
[0035] 多个第二信号线，每个第二信号线与至少一个压电传感器的源电极连接；
[0036] 多个第三信号线，每个第三信号线与至少一个压电传感器的漏电极连接；
[0037]
控制器，用于向所述多个第一信号线、所述第二信号线加载信号，并从所述多个第三信号线上接收信号。
[0038] 还一方面，本发明的实施例还提供一种压力检测装置的制作方法，包括：
[0039] 在基板上制作多个阵列排布的压电传感器；
[0040] 形成多个第一信号线，每个第一信号线与至少一个压电传感器的栅电极连接；
[0041] 形成多个第二信号线，每个第二信号线与至少一个压电传感器的源电极连接；
[0042] 形成多个第三信号线，每个第三信号线与至少一个压电传感器的漏电极连接。
[0043] 可选地，所述制作方法具体包括：
[0044] 在基板上形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极；
[0045] 形成栅绝缘层；
[0046] 在所述栅绝缘层上形成半导体纳米材料层，通过构图工艺使所述半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0047] 形成源漏金属层，通过构图工艺使所述源漏金属层形成薄膜晶体管的源电极和漏电极；
[0048] 涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜；
[0049] 通过构图工艺在所述PVDF聚合物薄膜上形成露出栅电极的第一过孔、露出源电极的第二过孔以及露出漏电极的第三过孔；
[0050] 通过溅射工艺沉积导电材料，形成第一信号线、第二信号线和第三信号线，其中所述第一信号线通过所述第一过孔与栅电极连接，所述第二信号线通过所述第二过孔与源电极连接，所述第三信号线通过所述第三过孔与漏电极连接。
[0051] 可选地，所述制作方法具体包括：
[0052] 在基板上形成半导体纳米材料层，通过构图工艺使所述半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0053] 形成源漏金属层，通过构图工艺使所述源漏金属层形成薄膜晶体管的源电极和漏电极；
[0054] 涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜；
[0055] 通过构图工艺在所述PVDF聚合物薄膜上形成露出源电极的第四过孔以及露出漏电极的第五过孔；
[0056] 形成栅绝缘层；
[0057] 通过构图工艺在所述栅绝缘层上形成露出源电极的第六过孔以及露出漏电极的第七过孔；所述第六过孔与所述第四过孔形成露出源电极第八过孔，所述第五过孔与所述第七过孔形成露出源电极第九过孔；
[0058] 形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极；
[0059] 通过溅射工艺沉积导电材料，形成第一信号线、第二信号线和第三信号线，其中所述第一信号线通与栅电极连接，所述第二信号线通过所述第八过孔与源电极连接，所述第三信号线通过所述第九过孔与漏电极连接。
[0060] 此外，本发明的实施例还提供一种检测方法，应用于本发明实施例提供的上述压力检测装置，包括：
[0061] 向第一信号线加载第一信号，以使所述第一信号线对应的压电传感器的源电极和漏电极之间的链路导通；
[0062] 向第二信号线加载第二信号，使得所述第二信号从所述第二信号线对应的压电传感器的源电极流向与该压电传感器的漏电极连接的第三信号线，以形成第三信号；
[0063] 接收第三信号线输出的第三信号；
[0064] 对比同一压电传感器的第二信号与第三信号，以确定该压电传感器的源
漏电流，若所述源漏电流大于或等于预设
阈值，则确定在该压电传感器的
位置检测到压力变化。
[0065] 本发明的上述方案具有如下有益效果：
[0066] 基于本发明的设计，当外力施加在压电传感器时，使基板发生弯曲，导致压电层产生正压电效应，即压电层上下表面产生正或负的束缚电荷。在下表面的束缚电荷的电场作用下，有源层的能带会发生弯曲，导致薄膜晶体管沟道的载流子浓度发生改变，致使源漏电流发生改变。若扫描到源漏电流的变化，可视为检测到相应的压力信号。本实施例的压电传感器基于薄膜晶体管结构，因此能够通过对薄膜晶体管的
开关控制即可实现对压电传感器的控制，可以应用于一些要求压电传感器以阵列式布局的电子器件中。
附图说明
[0067] 图1为本发明实施例提供的压电传感器的结构示意图；
[0068] 图2为本发明实施例提供的压电传感器的制作方法的流程示意图；
[0069] 图3和图4为本发明实施例提供的压力检测装置的结构示意图；
[0070] 图5为本发明实施例提供的压力检测装置在实际应用中的工作示意图；
[0071] 图6为本发明实施例提供的压力检测装置的制作方法的流程示意图；
[0072] 图7为本发明实施例提供的检测方法的流程示意图。
具体实施方式
[0073] 为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0074] 针对现有压电传感器结构难以实现阵列式布局的问题，本发明提供一种解决方案。
[0075] 一方面，本发明的实施例提供一种压电传感器，如图1所示，包括：
[0076] 位于基板11上的薄膜晶体管，该薄膜晶体管，例如以底栅型结构为例，包括栅电极12、栅绝缘层13、有源层14、源电极15和漏电极16；
[0077] 与薄膜晶体管的有源层15相接触的压电层17。
[0078] 当外力施加在压电传感器时，使基板发生弯曲，导致压电层产生正压电效应，即压电层上下表面产生正或负的束缚电荷。在下表面的束缚电荷的电场作用下，有源层的能带会发生弯曲，导致薄膜晶体管沟道的载流子浓度发生改变，致使薄膜晶体管的源漏电流发生改变。若扫描到源漏电流的变化，可视为检测到相应的压力信号。本实施例的压电传感器基于薄膜晶体管结构，因此能够通过对薄膜晶体管的开关控制即可实现对压电传感器的控制，可以应用于一些要求压电传感器以阵列式布局的电子器件中。
[0079] 具体地，在上述
基础之上，本实施例的压电层17至少与有源层14对应所述薄膜晶体管的源电极15和漏电极16之间的沟道区(图1虚线处)相接触，使得压电层17至少要对沟道区的有源层14的载流子浓度产生影响，以保证能够有效影响源漏电流。
[0080] 在本发明的一个实施例中，基板11可以为柔性基板，以满足使用寿命等要求，并可适用于可穿戴装置、电子皮肤等应用场景。
[0081] 在本发明的一个实施例中，薄膜晶体管可以为顶栅型结构。
[0082] 在本发明的一个实施例中，有源层14至少在与压电层17接触的一侧由半导体纳米材料形成。
[0083] 在本发明的一个实施例中，该压电层17由具有
耐磨性、柔韧性的PVDF聚偏氟乙烯制成。
[0084] 在本发明的一个实施例中，有源层14由半导体纳米材料形成。
[0085] 半导体纳米材料与压电层17相接触后，能够更加灵敏地获取应变产生的弱信号。
[0086] 在本发明的一个实施例中，上述半导体纳米材料可以包括以下至少一者：
[0087] 如用于制作一维半导体薄膜的半导体性的
碳纳米管、硅纳米线和III-V族纳米线，或者用于制作二维半导体薄膜的MoS2。
[0088] 在本发明的一个实施例中，III-V族纳米线是指由III-V族材料制成的纳米线，例如InxGa1-xAs(0≤x≤1)、GaP,GaN或InP等材料形成，例如可以在Si衬底上通过
外延生长工艺形成。
[0089] 当本实施例的有源层采用上述半导体纳米材料制成后，可保证压电传感器具有更高的
信噪比，因此在压电层受到压力后，能够体现出微弱的信号差，可不需要在压电传感器的输出端额外配置信号放大
电路。因此本实施例方案在电路实现上简单易行，具有很高的实用性。
[0090] 另一方面，本发明的实施例还提供一种压电传感器的制作方法，如图2所示，包括：
[0091] 步骤21，提供一基板；
[0092] 步骤22，在基板上制备薄膜晶体管，薄膜晶体管包括栅电极、栅绝缘层、有源层、源电极和漏电极；
[0093] 步骤23，形成与薄膜晶体管的有源层相接触的压电层。
[0094] 显然，本实施例的制作方法用于制作本发明提供的上述压电传感器，因此该压电传感器所能实现的技术效果，本实施例的制作方法也同样能够实现。
[0095] 下面结合应用，对本实施例的制作方法进行详细介绍。
[0097] 示例性地，以压电传感器包括底栅型薄膜晶体管，以所述基板采用柔性基板为例，具体制作工序包括：
[0098] 步骤A1，在清洗后的柔性基板上形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极。
[0099] 具体地，可以采用溅射或热
蒸发的方法在柔性基板上沉积厚度约为220nm的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的
合金，栅金属层可以为
单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层
光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过湿法
刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极的图形。
[0100] 步骤A2，形成栅绝缘层；
[0101] 具体地，可以采用
等离子体增强
化学气相沉积(PECVD)方法在完成步骤A1的柔性基板上沉积厚度为100nm-200nm的栅绝缘层，栅绝缘层可以选用
氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
[0102] 步骤A3，在栅绝缘层上形成半导体纳米材料层，通过构图工艺使半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0103] 其中，至少形成薄膜晶体管的有源层的一层可以是有源层由半导体纳米材料层形成，或者有源层在面向压电层的一侧由半导体纳米材料层形成。
[0104] 具体地，在栅绝缘层表面通过溶液制程(spin-coating，dip-coating等)涂布半导体纳米材料，之后经光刻定义半导体纳米材料的图形；显影后，利用光刻胶掩膜进行氧反应离子刻蚀，去除周围部分的半导体纳米材料，形成半导体纳米材料层的图形；刻蚀后的半导体纳米材料层的图形至少接触有源层的沟道区域。
[0105] 步骤A4，形成源漏金属层，通过构图工艺使源漏金属层形成薄膜晶体管的源电极和漏电极；
[0106] 具体地，可以在完成A3的柔性基板上采用
磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为190nm-210nm(200nm为宜)的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极。
[0107] 步骤A5，涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜。
[0108] 应用例二
[0109] 示例性地，以压电传感器包括顶栅型薄膜晶体管为例，则具体制作工序包括：
[0110] 步骤A1＇，在基板上形成半导体纳米材料层，通过构图工艺使半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0111] 步骤A2＇，形成源漏金属层，通过构图工艺使源漏金属层形成薄膜晶体管的源电极和漏电极；
[0112] 步骤A3＇，涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜；
[0113] 步骤A4＇，形成栅绝缘层；
[0114] 步骤A5＇，形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极。
[0115] 在该制备工艺中，每个步骤的具体工艺可参考上述应用例一，此处不再赘述。
[0116] 以上应用例一和应用例二仅用于示例性介绍本实施例的制作方法制作的压电传感器的薄膜晶体管可以是顶栅型结构也可以是底栅型结构，并不能限制本发明的保护范围。
[0117] 此外，本发明的另一实施例还提供一种压力检测装置，如图3和图4所示，包括：
[0118] 多个以阵列排布的本发明提供的上述压电传感器1，包括：栅电极12、源电极15以及漏电极16(为方便观看，以方
块表示)；
[0119] 多个第一信号线31，每个第一信号线31与至少一个压电传感器1的栅电极12连接；
[0120] 多个第二信号线32，每个第二信号线32与至少一个压电传感器1的源电极15连接；
[0121] 多个第三信号线33，每个第三信号线33与至少一个压电传感器1的漏电极16连接；
[0122] 控制器(未在图3、图4中示出)，用于向多个第一信号线31、第二信号线32加载信号，并从多个第三信号线33上接收信号。
[0123] 基于本实施例的压力检测装置，本实施例的控制器可以向第一信号线加载第一信号，可控制压电传感器的薄膜晶体管开启。在开启后，控制器向第二信号线加载第二信号，该第二信号为测试用信号，当压电传感器的压电层受压时，会使第二信号的电参数发生改变，发生改变的第二信号最终从第三信号线输出形成第三信号。本实施例的控制器从第三信号线上获取上述第三信号，并将该第三信号与第二信号进行对比，如果两者信号差大于一定标准，则可以确定压力检测装置检测出了压力变化。
[0124] 显然，本从图3中可以看出，本实施例的压力检测装置可以阵列方式布置
压力传感器，从而应用于一些特殊场合的电子器件。
[0125] 在一个实施例中，如图5所示，假设本发明的压力检测装置包括有5×5的压力传感器阵列。其中，将每行压力传感器的漏极分别连接到一个第三信号线，并将漏极作为
坐标系的Y轴，按照行序分别对各漏极的第三信号线给予坐标值Y1-Y5。同理，将每列压力传感器的源极分别连接到一个第二信号线，并将源极作为坐标系的X轴，按照列序分别对各源极的第二信号线予坐标值X1-X5。最后将所有压力传感器的栅极短接在一个第一信号线的连接端Z。
[0126] 之后，通过控制器通过内部程序，对连接端Z加载第一信号，使得图5阵列中的所有待检测压力传感器的薄膜晶体管处于开启状态。
[0127] 假设坐标(X2，Y3)的压力传感器有压力变化，则控制器可以检测到该(X2，Y3)压力传感器的源漏电流发生变化，之后根据该源漏电流发生变化的压力传感器的坐标来
定位压力信号。
[0128] 以上是对本实施例的压力检测装置的介绍，在应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。例如，本实施例的压力检测装置可以应用在显示屏上，则对应的上述第一信号线、第二信号线以及第三信号线可以采用透明导电材料(如ITO材料)制成，避免造成遮光。
[0129] 或者，本实施例的第三信号线可以复用为显示装置的
像素电极，并通过分时驱动进行控制。例如第三信号线可以做成像素电极的形状，在压力检测阶段，按照本发明的上述原理进行工作；在显示阶段，第三信号线用于加载像素电极信号以驱动画面显示。
[0130] 在上述中，术语“控制器”可以通过一个或多个逻辑运算处理电路实现，逻辑运算电路可以表现为处理器，处理器通过执行程序指令进行逻辑运算处理。例如，可以是
中央处理器(Central Processing Unit，简称CPU)，可以是特定集成电路(Application Specific Integrated Circuit，简称ASIC)，可以是
数字信号处理器(digital signal processor，简称DSP)，可以是现场可编程
门阵列(Field Programmable Gate Array，简称FPGA)，可以是
单片机(Single-chip Microcomputer，简称MCU)等。
[0131] 此外，本发明的另一实施例还提供一种压力检测装置的制作方法，如图6所示，包括：
[0132] 步骤61，在基板上制作多个阵列排布的压电传感器；
[0133] 步骤62，形成多个第一信号线，每个第一信号线与至少一个压电传感器的栅电极连接；
[0134] 步骤63，形成多个第二信号线，每个第二信号线与至少一个压电传感器的源电极连接；
[0135] 步骤64，形成多个第三信号线，每个第三信号线与至少一个压电传感器的漏电极连接。
[0136] 如上所述，基板可以为柔性基板。
[0137] 显然，本实施例的制作方法用于制作本发明提供的上述压力检测装置，因此该压力检测装置所能实现的技术效果，本实施例的制作方法也同样能够实现。
[0138] 下面结合实现应用，对本实施例的制作方法进行详细介绍。
[0139] 应用实施例一
[0140] 示例性地，本实施例的制作方法以采用底栅型薄膜晶体管、柔性基板为例，包括如下步骤：
[0141] 步骤B1，在柔性基板上形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极；
[0142] 具体地，可以采用溅射或热蒸发的方法在柔性基板上沉积厚度约为220nm的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过湿法刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极的图形。
[0143] 步骤B2，形成栅绝缘层；
[0144] 具体地，可以采用
等离子体增强化学气相沉积(PECVD)方法在完成步骤A1的柔性基板上沉积厚度为100nm-200nm的栅绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
[0145] 步骤B3，在所述栅绝缘层上形成半导体纳米材料层，通过构图工艺使所述半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0146] 其中，至少形成薄膜晶体管的有源层的一层可以是有源层由半导体纳米材料层形成，或者有源层在面向压电层的一侧由半导体纳米材料层形成。
[0147] 具体地，在栅绝缘层表面通过溶液制程(spin-coating，dip-coating等)涂布半导体纳米材料，之后经光刻定义半导体纳米材料的图形；显影后，利用光刻胶掩膜进行氧反应离子刻蚀，去除周围部分的半导体纳米材料，形成半导体纳米材料层的图形；通过上文介绍可以知道，刻蚀后的半导体纳米材料层的图形至少要接触有源层的沟道区域。
[0148] 步骤B4，形成源漏金属层，通过构图工艺使所述源漏金属层形成薄膜晶体管的源电极和漏电极；
[0149] 具体地，可以在完成B3的柔性基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为190nm-210nm(200nm为宜)的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极。
[0150] 步骤B5，涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜；
[0151] 步骤B6，通过构图工艺在所述PVDF聚合物薄膜上形成露出栅电极的第一过孔、露出源电极的第二过孔以及露出漏电极的第三过孔；
[0152] 步骤B7，通过溅射工艺沉积导电材料，形成第一信号线、第二信号线和第三信号线，其中第一信号线通过第一过孔与栅电极连接，第二信号线通过第二过孔与源电极连接，第三信号线通过第三过孔与漏电极连接。
[0153] 具体地，本步骤可以通过溅射工艺在PVDF聚合物薄膜的过孔中沉积厚度为130nm-140nm(135nm为宜)的ITO材料，之后经过光刻，显影，刻蚀，形成第一信号线、第二信号线和第三信号线的图形。
[0154] 应用实施例二
[0155] 示例性地，本实施例的制作方法以采用顶栅型薄膜晶体管为例，包括如下步骤：
[0156] 步骤B1＇，在基板上形成半导体纳米材料层，通过构图工艺使半导体纳米材料层至少形成薄膜晶体管的有源层的一层；
[0157] 步骤B2＇，形成源漏金属层，通过构图工艺使源漏金属层形成薄膜晶体管的源电极和漏电极；
[0158] 步骤B3＇，涂布PVDF溶液，经退火后形成与有源层接触且作为压电层的PVDF聚合物薄膜；
[0159] 步骤B4＇，通过构图工艺在PVDF聚合物薄膜上形成露出源电极的第四过孔以及露出漏电极的第五过孔；
[0160] 步骤B5＇，形成栅绝缘层；
[0161] 步骤B6＇，通过构图工艺在栅绝缘层上形成露出源电极的第六过孔以及露出漏电极的第七过孔；
[0162] 其中，第六过孔与第四过孔形成露出源电极第八过孔，述第五过孔与所第七过孔形成露出源电极第九过孔；
[0163] 步骤B7＇，形成栅金属层，通过构图工艺使栅金属层形成薄膜晶体管的栅电极；
[0164] 步骤B8＇，通过溅射工艺沉积导电材料，形成第一信号线、第二信号线和第三信号线；
[0165] 其中，第一信号线通与栅电极连接，第二信号线通过上述第八过孔贯穿栅绝缘层以及压电层后与源电极连接，第三信号线通过第九过孔贯穿栅绝缘层以及压电层后与与漏电极连接。
[0166] 在该制备工艺中，每个步骤的具体工艺可参考上述应用实施例一，此处不再赘述。
[0167] 以上应用实施例一和应用实施例二仅用于示例性介绍本实施例的制作方法。作为本领域技术人员能想象到的是，在本实施例的制作方法中，制作的薄膜经晶体管的结构和/或工序并不唯一，从而导致后续信号线与电极之间连接的过孔的数量以及位置也各式各样。而这些不同虽然会影响本实施例制作方法的具体工序，但遵从实施例制作方法的原理，因此属于本发明的保护范围。
[0168] 此外，本发明的实施例还提供一种应用于本发明提供的上述压力检测装置的检测方法，如图7所示，包括：
[0169] 步骤71，向第一信号线加载第一信号，以使第一信号线对应的压电传感器的源电极和漏电极之间的链路导通；
[0170] 步骤72，向第二信号线加载第二信号，使得所述第二信号从所述第二信号线对应的压电传感器的源电极流向与该压电传感器的漏电极连接的第三信号线，以形成第三信号；
[0171] 步骤73，接收第三信号线输出的第三信号；
[0172] 步骤74，对比同一压电传感器的第二信号与第三信号，以确定该压电传感器的源漏电流，若所述源漏电流大于或等于预设阈值，则确定在该压电传感器的位置检测到压力变化。
[0173] 显然，本发明提供的压电传感器的控制器是实施例的检测方法的实施主体，因此两者均能实现相同的技术效果。
[0174] 除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“设置”等类似的词语并非限定于物理的或者机械的连接，而是可以间接的连接。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0175] 可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
[0176] 以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
