去除光刻胶层方法
阅读：523发布：2024-01-16
专利汇可以提供去除光刻胶层方法专利检索，专利查询，专利分析的服务。并且一种去除 光刻 胶 层方法，包括：提供 半导体 衬底，所述半导体衬底上形成有经过 刻蚀 的器件层以及用于掩膜的光刻胶层；采用含 氧 气体灰化光刻胶层，其中，所述灰化 温度 根据待形成的MOS晶体管的截止漏 电流 的大小选取。本 发明 在形成半导体器件的灰化过程中通过根据MOS晶体管的截止 漏电流 的大小选取灰化温度，避免灰化工艺使MOS晶体管的截止漏电流增大。本发明通过在刻蚀形成栅极的装置中原位(in－situ)进行灰化，在减小灰化工艺影响截止漏电流大小的同时，减少了置入反应离子刻蚀装置中抽 真空 等步骤，加快了半导体器件循环时间。，下面是去除光刻胶层方法专利的具体信息内容。
1.一种去除光刻胶层方法，包括：
提供半导体衬底，所述半导体衬底上形成有经过刻蚀的器件层以及用于掩 膜的光刻胶层；
采用含氧气体灰化光刻胶层，其中，
所述灰化温度根据待形成的MOS晶体管的截止漏电流的大小选取。
2.根据权利要求1所述的去除光刻胶层方法，其特征在于，所述灰化功率、 含氧气体流量根据MOS晶体管的截止漏电流的大小选取。
3.根据权利要求2所述的去除光刻胶层方法，其特征在于，所述灰化温度范 围为60至250℃。
4.根据权利要求3所述的去除光刻胶层方法，其特征在于，所述灰化功率范 围为300至1200W、含氧气体流量为4000至8000sccm。
5.根据权利要求1至4中所述的去除光刻胶层方法，其特征在于，所述灰化 为在反应离子刻蚀装置中进行或者在刻蚀栅极层形成栅极装置中原位进 行。
6.根据权利要求1至4中任一项所述的去除光刻胶层方法，其特征在于，所 述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。
7.根据权利要求1至4中任一项所述的去除光刻胶层方法，其特征在于，在 灰化之后，还包括去除灰化中产生残留物的步骤。
8.根据权利要求7所述的去除光刻胶层方法，所述去除灰化中产生的残留物 采用氢氟酸和硫酸的混合溶液。
9.根据权利要求1至4中任一项所述的去除光刻胶层方法，其特征在于，所 述器件层为栅极层。
10.根据权利要求1至4中任一项所述的去除光刻胶层方法，其特征在于，所 述灰化温度根据待形成的MOS晶体管的截止漏电流的大小选取包括如下 步骤：采用不同的灰化工艺制作不同的MOS晶体管；测试不同MOS晶 体管的截止漏电流(Ioff)；选取截止漏电流符合条件的MOS晶体管，并 将该条件作为待形成的MOS晶体管的备选条件。
技术领域
背景技术
去除光刻胶层在半导体工艺中是一个经常用到的步骤，通常去除光刻胶 层通过灰化和去除灰化中产生的残留物两个步骤完成。
灰化为一种等离子体作为媒介的剥离方法，通过该方法可在暴露于等离 子体时从半导体衬底剥离或除去光刻胶。灰化通常发生在蚀刻工艺后，在蚀 刻过程中光刻胶材料用作蚀刻图案到半导体衬底内的光掩膜。当灰化时希望 尽可能快地完全去除光刻胶和其它有机罩面层、聚合物/残留物，而不损失任 何包含底层的材料。
现有技术公开了一种灰化工艺，包括如下过程：通过附加加热装置例如 卤素灯，以不低于250℃的温度，直接加热上面装有半导体基片的卡盘或者加 热工艺室，然后通入含氧气体例如O2供给加热过的工艺室，在此高温过程中， 气体分解成用来去除光刻胶的氧基，使光刻胶的表面氧化并且在其上形成含 碳的残留物，最后使用刻蚀剂选择性地去除该残留物。
在申请号为200510080138的中国专利申请中还可以发现更多与上述技术 方案相关的信息。
在形成MOS晶体管工艺中，包括形成栅极的工艺，下面参照附图对现有 技术形成栅极的工艺加以说明。参照图1，提供半导体衬底11，所述半导体衬 底11上依次形成有栅介质层12、栅极层13、和图形化后的光刻胶层14。所述 光刻胶层14用于在蚀刻栅极层13过程中保护栅极层13。图形化光刻胶层14步 骤包括将掩模板上的栅极形状转移至光刻胶层14上步骤。
参照图2，以光刻胶层14为掩膜，蚀刻栅极层13，直至暴露出栅介质层12， 形成栅极13a。
参照图3，去除光刻胶层14，包括先以含氧等离子体灰化和湿法刻蚀去除 灰化中产生的含碳残留物两个步骤。所述灰化步骤包括：将半导体衬底11置 入反应刻蚀装置中，通过附加的加热装置例如卤素灯，以不低于250℃的温度， 直接加热反应刻蚀装置的腔室，然后，将使用含氧气体例如O2供给加热过的 工艺室，在此高温过程中，气体分解成用来去除光刻胶层14的氧基，使栅极 13a的表面的光刻胶层14氧化并且在栅极13a上形成含碳的残留物，最后用湿法 刻蚀去除该残留物。
在上述灰化过程中，为了提高蚀刻的速率，通常采用较高温度、较大功 率产生等离子体和较大流量的含氧气体，现有技术中的温度范围为285℃以上， 灰化功率通常采用1500至2000W，含氧气体的流量通常为18000sccm以上，当 采用该工艺条件产生氧等离子体时，其能量较高，轰击光刻胶层14的同时会 破坏栅极13a的侧壁的完整性。
同时在灰化过程中，由于带电离子的能量较大，会被轰击至栅极13a内部， 在栅极13a内部形成可动电荷；部分离子还会穿透栅极13a进入栅介质层12甚至 半导体衬底11。
上述栅极13a侧壁表面的损伤及穿透栅极13a的离子会导致MOS晶体管性 能的劣化，比如MOS晶体管漏电流的增大，为了说明这个问题，测试了采用 该现有技术形成的MOS晶体管的与饱和漏端电流(Idsat)对应的截止漏电流 (Ioff)，如图4所示。图4中黑色方点为参照点，灰色三角点为采用现有技术 形成的不同MOS晶体管，其中，不同参照点代表采用相同工艺形成的具有不 同沟道长度的MOS晶体管，在每个参照点附近的多个灰色三角点表示采用相 同工艺形成的具有相同沟道长度的不同MOS晶体管。
由图4中可以看出，与参照点相比，几乎每个采用现有技术形成的MOS晶 体管的截止漏电流(Ioff)均比相应的参照点的大，较高的截止漏电流Ioff将 影响MOS晶体管的关断特性，使得消耗功率提高；同时还可以看出，即使采 用相同的工艺形成且具有相同的沟道长度的不同的MOS晶体管的截止漏电流 (Ioff)也互不相同，这也反映了制作工艺的不稳定。
灰化为一种等离子体作为媒介的剥离方法，通过该方法可在暴露于等离 子体时从半导体衬底剥离或除去光刻胶。灰化通常发生在蚀刻工艺后，在蚀 刻过程中光刻胶材料用作蚀刻图案到半导体衬底内的光掩膜。当灰化时希望 尽可能快地完全去除光刻胶和其它有机罩面层、聚合物/残留物，而不损失任 何包含底层的材料。
现有技术公开了一种灰化工艺，包括如下过程：通过附加加热装置例如 卤素灯，以不低于250℃的温度，直接加热上面装有半导体基片的卡盘或者加 热工艺室，然后通入含氧气体例如O2供给加热过的工艺室，在此高温过程中， 气体分解成用来去除光刻胶的氧基，使光刻胶的表面氧化并且在其上形成含 碳的残留物，最后使用刻蚀剂选择性地去除该残留物。
在申请号为200510080138的中国专利申请中还可以发现更多与上述技术 方案相关的信息。
在形成MOS晶体管工艺中，包括形成栅极的工艺，下面参照附图对现有 技术形成栅极的工艺加以说明。参照图1，提供半导体衬底11，所述半导体衬 底11上依次形成有栅介质层12、栅极层13、和图形化后的光刻胶层14。所述 光刻胶层14用于在蚀刻栅极层13过程中保护栅极层13。图形化光刻胶层14步 骤包括将掩模板上的栅极形状转移至光刻胶层14上步骤。
参照图2，以光刻胶层14为掩膜，蚀刻栅极层13，直至暴露出栅介质层12， 形成栅极13a。
参照图3，去除光刻胶层14，包括先以含氧等离子体灰化和湿法刻蚀去除 灰化中产生的含碳残留物两个步骤。所述灰化步骤包括：将半导体衬底11置 入反应刻蚀装置中，通过附加的加热装置例如卤素灯，以不低于250℃的温度， 直接加热反应刻蚀装置的腔室，然后，将使用含氧气体例如O2供给加热过的 工艺室，在此高温过程中，气体分解成用来去除光刻胶层14的氧基，使栅极 13a的表面的光刻胶层14氧化并且在栅极13a上形成含碳的残留物，最后用湿法 刻蚀去除该残留物。
在上述灰化过程中，为了提高蚀刻的速率，通常采用较高温度、较大功 率产生等离子体和较大流量的含氧气体，现有技术中的温度范围为285℃以上， 灰化功率通常采用1500至2000W，含氧气体的流量通常为18000sccm以上，当 采用该工艺条件产生氧等离子体时，其能量较高，轰击光刻胶层14的同时会 破坏栅极13a的侧壁的完整性。
同时在灰化过程中，由于带电离子的能量较大，会被轰击至栅极13a内部， 在栅极13a内部形成可动电荷；部分离子还会穿透栅极13a进入栅介质层12甚至 半导体衬底11。
上述栅极13a侧壁表面的损伤及穿透栅极13a的离子会导致MOS晶体管性 能的劣化，比如MOS晶体管漏电流的增大，为了说明这个问题，测试了采用 该现有技术形成的MOS晶体管的与饱和漏端电流(Idsat)对应的截止漏电流 (Ioff)，如图4所示。图4中黑色方点为参照点，灰色三角点为采用现有技术 形成的不同MOS晶体管，其中，不同参照点代表采用相同工艺形成的具有不 同沟道长度的MOS晶体管，在每个参照点附近的多个灰色三角点表示采用相 同工艺形成的具有相同沟道长度的不同MOS晶体管。
由图4中可以看出，与参照点相比，几乎每个采用现有技术形成的MOS晶 体管的截止漏电流(Ioff)均比相应的参照点的大，较高的截止漏电流Ioff将 影响MOS晶体管的关断特性，使得消耗功率提高；同时还可以看出，即使采 用相同的工艺形成且具有相同的沟道长度的不同的MOS晶体管的截止漏电流 (Ioff)也互不相同，这也反映了制作工艺的不稳定。
发明内容
本发明解决的问题是提供一种去除光刻胶层的方法，避免现有技术的灰 化过程中对器件层造成损伤而使MOS晶体管的截止漏电流增大。
为解决上述问题，本发明提供一种去除光刻胶层方法，包括：提供半导 体衬底，所述半导体衬底上形成有经过刻蚀的器件层以及用于掩膜的光刻胶 层；采用含氧气体灰化光刻胶层，其中，所述灰化温度根据待形成的MOS晶 体管的截止漏电流的大小选取。
可选地，所述灰化功率、含氧气体流量根据MOS晶体管的截止漏电流的 大小选取。
可选地，所述灰化温度范围为60至250℃。
可选地，所述灰化功率范围为300至1200W、含氧气体流量为4000至 8000sccm。
可选地，所述灰化为在反应离子刻蚀装置中进行或者在刻蚀栅极层形成 栅极装置中原位进行。
可选地，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。
可选地，在灰化之后，还包括去除灰化中产生残留物的步骤。
可选地，所述去除灰化中产生的残留物采用氢氟酸和硫酸的混合溶液。
可选地，所述器件层为栅极层。
可选地，所述灰化温度根据待形成的MOS晶体管的截止漏电流的大小选 取包括如下步骤：采用不同的灰化工艺制作不同的MOS晶体管；测试不同 MOS晶体管的截止漏电流(Ioff)；选取截止漏电流符合条件的MOS晶体管， 并将该条件作为待形成的MOS晶体管的备选条件。
与现有技术相比，本技术方案具有以下优点：通过根据MOS晶体管的截 止漏电流的大小选取灰化温度，避免因灰化工艺而使MOS晶体管的截止漏电 流增大。同时，本发明根据所需形成的MOS晶体管的截止漏电流来选取灰化 工艺，无需增加任何半导体工艺，就能达到降低MOS晶体管的截止漏电流的 目的，大大提高了产品的良率，与现有技术需要增加工艺来减小截止漏电流 相比简化了工艺。
通过根据MOS晶体管的截止漏电流的大小选取灰化功率、含氧气体流 量，避免因灰化工艺而使MOS晶体管的截止漏电流增大。
通过在灰化过程中含氧气体的温度由现有技术的285℃以上降低至本发 明的60至250℃，降低了对器件层的损伤，从而降低MOS晶体管的截止漏 电流。
本技术方案在形成MOS晶体管的灰化过程中灰化功率由现有技术的 1500至2000W降低至本发明的300至1200W，同时含氧气体的流量由现有技 术的18000sccm以上降低至本发明的4000至8000sccm，降低了对器件层的损 伤，从而降低MOS晶体管的截止漏电流。
本技术方案通过在上述刻蚀形成栅极的装置中原位(in-situ)进行灰化， 在避免灰化工艺使截止漏电流增大的同时，减少了置入反应离子刻蚀装置中 抽真空等步骤，加快了半导体器件循环时间。
通过上述优化的灰化工艺形成的具有相同沟道长度的不同的MOS晶体 管的截止漏电流几乎相同，表明制作工艺较为稳定。
为解决上述问题，本发明提供一种去除光刻胶层方法，包括：提供半导 体衬底，所述半导体衬底上形成有经过刻蚀的器件层以及用于掩膜的光刻胶 层；采用含氧气体灰化光刻胶层，其中，所述灰化温度根据待形成的MOS晶 体管的截止漏电流的大小选取。
可选地，所述灰化功率、含氧气体流量根据MOS晶体管的截止漏电流的 大小选取。
可选地，所述灰化温度范围为60至250℃。
可选地，所述灰化功率范围为300至1200W、含氧气体流量为4000至 8000sccm。
可选地，所述灰化为在反应离子刻蚀装置中进行或者在刻蚀栅极层形成 栅极装置中原位进行。
可选地，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。
可选地，在灰化之后，还包括去除灰化中产生残留物的步骤。
可选地，所述去除灰化中产生的残留物采用氢氟酸和硫酸的混合溶液。
可选地，所述器件层为栅极层。
可选地，所述灰化温度根据待形成的MOS晶体管的截止漏电流的大小选 取包括如下步骤：采用不同的灰化工艺制作不同的MOS晶体管；测试不同 MOS晶体管的截止漏电流(Ioff)；选取截止漏电流符合条件的MOS晶体管， 并将该条件作为待形成的MOS晶体管的备选条件。
与现有技术相比，本技术方案具有以下优点：通过根据MOS晶体管的截 止漏电流的大小选取灰化温度，避免因灰化工艺而使MOS晶体管的截止漏电 流增大。同时，本发明根据所需形成的MOS晶体管的截止漏电流来选取灰化 工艺，无需增加任何半导体工艺，就能达到降低MOS晶体管的截止漏电流的 目的，大大提高了产品的良率，与现有技术需要增加工艺来减小截止漏电流 相比简化了工艺。
通过根据MOS晶体管的截止漏电流的大小选取灰化功率、含氧气体流 量，避免因灰化工艺而使MOS晶体管的截止漏电流增大。
通过在灰化过程中含氧气体的温度由现有技术的285℃以上降低至本发 明的60至250℃，降低了对器件层的损伤，从而降低MOS晶体管的截止漏 电流。
本技术方案在形成MOS晶体管的灰化过程中灰化功率由现有技术的 1500至2000W降低至本发明的300至1200W，同时含氧气体的流量由现有技 术的18000sccm以上降低至本发明的4000至8000sccm，降低了对器件层的损 伤，从而降低MOS晶体管的截止漏电流。
本技术方案通过在上述刻蚀形成栅极的装置中原位(in-situ)进行灰化， 在避免灰化工艺使截止漏电流增大的同时，减少了置入反应离子刻蚀装置中 抽真空等步骤，加快了半导体器件循环时间。
通过上述优化的灰化工艺形成的具有相同沟道长度的不同的MOS晶体 管的截止漏电流几乎相同，表明制作工艺较为稳定。
附图说明
图1至3是现有技术的形成MOS晶体管的结构示意图；
图4采用现有技术形成的MOS晶体管的截止漏电流(Ioff)与漏端饱和 电流(Idsat)的关系；
图5为本发明的一个具体实施方式的去除光刻胶层的方法流程示意图；
图6至10为本发明的一个实施方式的形成MOS晶体管的结构示意图；
图11为采用本发明方法形成的MOS晶体管的截止漏电流(Ioff)与漏端 饱和电流(Idsat)的关系。
图4采用现有技术形成的MOS晶体管的截止漏电流(Ioff)与漏端饱和 电流(Idsat)的关系；
图5为本发明的一个具体实施方式的去除光刻胶层的方法流程示意图；
图6至10为本发明的一个实施方式的形成MOS晶体管的结构示意图；
图11为采用本发明方法形成的MOS晶体管的截止漏电流(Ioff)与漏端 饱和电流(Idsat)的关系。
具体实施方式
本发明通过根据MOS晶体管的截止漏电流的大小选取灰化温度，避免因 灰化工艺而使MOS晶体管的截止漏电流增大。
本发明通过根据MOS晶体管的截止漏电流的大小选取灰化功率、含氧气 体流量，避免因灰化工艺而使MOS晶体管的截止漏电流增大。
本发明通过在上述刻蚀形成栅极的装置中原位(in-situ)进行灰化，在避 免灰化工艺使截止漏电流增大的同时，减少了置入反应离子刻蚀装置中抽真 空等步骤，加快了半导体器件循环时间。
本发明首先提供一种灰化方法，参照图5，为本发明的一个具体实施方式 的去除光刻胶层的方法流程示意图。首先，执行步骤S11，提供半导体衬底， 所述半导体衬底上形成有有经过刻蚀的器件层以及用于掩膜的光刻胶层；执 行步骤S12，采用含氧气体灰化光刻胶层，其中，所述灰化温度根据待形成的 MOS晶体管的截止漏电流的大小选取。
所述灰化功率、含氧气体流量根据MOS晶体管的截止漏电流的大小选 取；所述灰化温度范围为60至250℃；所述灰化功率范围为300至1200W、 含氧气体流量为4000至8000sccm。所述灰化为在反应离子刻蚀装置中进行或 者在刻蚀栅极层形成栅极装置中原位进行。
在灰化之后，还包括去除灰化中产生的残留物的步骤。
下面参照图6至图9对本发明的灰化方法加以详细说明。在本实施例中， 所述灰化为在形成MOS晶体管的栅极过程中的灰化，即器件层为栅极层。
参照图6，提供半导体衬底11，所述半导体衬底11上依次形成有栅介质 层12、栅极层13、和图形化后的光刻胶层14。所述光刻胶层14用于在蚀刻 栅极层13形成栅极13a过程中保护栅极13a。图形化光刻胶层14步骤包括将 掩模板上的栅极形状转移至光刻胶层14上步骤。
参照图7，以光刻胶层14为掩膜蚀刻栅极层13，形成栅极13a，直至暴 露出栅介质层12。
参照图8，去除光刻胶层14，包括两个步骤：首先采用含氧等离子体灰 化方法去除；然后用湿法刻蚀工艺去除灰化过程中产生的含碳的残留物。
本发明中，所述灰化工艺中的灰化温度根据MOS晶体管的截止漏电流的 大小选取。具体的选取过程包括：首先，采用不同的灰化工艺制作不同的MOS 晶体管，所述不同的灰化工艺主要包括灰化温度、灰化功率、通入的含氧气 体的流量等影响因素；测试MOS晶体管的在不同漏端饱和电流(Idsat)条件 下截止漏电流(Ioff)；将截止漏电流(Ioff)符合条件的MOS晶体管选取出 来，并选取其灰化工艺作为以后制作半导体器件中的标准工艺。
在制作半导体器件时候，首先做好电路设计、布图设计，并且对于待形 成的MOS晶体管的性能采用软件进行模拟，获得待形成的MOS晶体管的截 止漏电流(Ioff)；然后，在实际制作半导体器件工艺中根据待形成的MOS晶 体管的截止漏电流(Ioff)选取上述灰化工艺。
本发明通过根据MOS晶体管的截止漏电流的大小选取灰化温度，避免因 灰化工艺而使MOS晶体管的截止漏电流增大。由于在实际工艺中，影响MOS 晶体管的截止漏电流因素难以查找，通常为了降低MOS晶体管的截止漏电流 而增加工艺来减小截止漏电流，比如通过增加离子注入来降低截止漏电流， 这会带来工艺成本的增加且增加产品良率下降的风险，而本发明发现现有的 灰化工艺影响MOS晶体管的截止漏电流，于是根据所需形成的MOS晶体管 的截止漏电流来选取灰化工艺，无需增加任何半导体工艺，就能达到降低MOS 晶体管的截止漏电流的目的，大大提高了产品的良率。发明人在实际实验中 发现，通过选取一定的灰化工艺，半导体器件的良率由原来的15.66％提高至 93.6％。
经过检测，本发明发现当灰化温度范围为60至250℃时，灰化工艺对MOS 晶体管的截止漏电流(Ioff)的大小影响较小。同时，进一步发现，灰化功率 选取在300至1200W、含氧气体流量在4000至8000sccm范围内可以进一步 降低灰化工艺对MOS晶体管的截止漏电流(Ioff)的影响。
选取好灰化工艺条件之后，进行具体的灰化工艺。该工艺为在反应离子 刻蚀装置中进行，具体步骤包括：将半导体衬底11置入反应刻蚀装置中，通 过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室，加热的温度 范围为60至250℃；然后，将使用含氧气体供给加热过的反应刻蚀装置的腔 室，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。所述含氧 气体的流量为4000至8000sccm。在灰化功率为300至1200W条件下，含氧 气体分解成用来去除光刻胶层14的氧基，通过氧基氧化光刻胶层14使栅极 层13a表面上光刻胶层14氧化并且在其上形成含碳的残留物。
同时在通入含氧的同时还通入氮气和氢气，通入氮气和氢气的目的为首 先去掉光刻胶层14表面的硬壳(hard crust)，该硬壳为前道工序的副产物，所 述氮气和氢气的流量范围为600sccm以下。
作为本发明的一个优化实施例，所述含氧气体为O2，同时还通有氮气和 氢气，通入所述O2的流量为5000sccm，通入所述氮气和氢气的流量分别为 300sccm，采用加热装置加热至230℃，灰化功率为500W将O2等离子体化 进行氧化光刻胶层14。
作为本发明的另一个优化实施例，所述含氧气体为O2，同时还通有氮气 和氢气，通入所述O2的流量为6000sccm，通入所述氮气和氢气的流量分别为 400sccm，采用加热装置加热至230℃，灰化功率为800W将O2等离子体化 进行氧化光刻胶层14。
作为本发明的另一个优化实施例，所述含氧气体为H2O，通入H2O的流 量为6000sccm。采用加热装置加热至70℃，灰化功率为400W，将H2O等 离子体化进行氧化光刻胶层14。
最后用湿法刻蚀方法去除灰化过程中生成的含碳的残留物。所述去除灰 化中产生的含碳的残留物采用氢氟酸和硫酸的混合溶液去除。
所述灰化步骤还可以在上述刻蚀形成栅极13a的装置中原位(in-situ)进 行灰化。由于在上述刻蚀形成栅极13a的装置中所施加的电压较小，因此形 成的氧等离子体的能量也较小，同样可以达到本发明的在灰化工艺中减小对 于栅极13a的损伤的目的。
本发明通过在灰化过程中含氧气体的温度由现有技术的285℃以上降低 至本发明的60至250℃，降低了对器件层的损伤，从而降低MOS晶体管的 截止漏电流。
本发明在形成MOS晶体管的灰化过程中灰化功率由现有技术的1500至 2000W降低至本发明的300至1200W，同时含氧气体的流量由现有技术的 18000sccm以上降低至本发明的4000至8000sccm，降低了对器件层的损伤， 从而降低MOS晶体管的截止漏电流。
本发明通过在上述刻蚀形成栅极13a的装置中原位(in-situ)进行灰化在 减小灰化工艺影响截止漏电流使其增大的同时，减少了置入反应离子刻蚀装 置中抽真空等步骤，加快了半导体器件循环时间。
本发明还给出一种MOS晶体管的形成方法实施例，包括：提供半导体衬 底，所述半导体衬底上形成有经过刻蚀的栅极层以及用于掩膜的光刻胶层； 采用含氧气体灰化光刻胶层，其中，所述灰化温度根据MOS晶体管的截止漏 电流的大小选取；去除灰化中产生的含碳的残留物，形成栅极结构；在半导 体衬底上栅极结构两侧形成侧墙以及在半导体衬底中栅极结构两侧形成源/漏 延伸区和源/漏极。
下面参照附图6至10为本发明的形成MOS晶体管的结构示意图，其中 图6至8的形成栅极的过程在上述灰化实施例中已经描述过，请参照相关部 分。
下面参照图9，去除栅极13a上的光刻胶层14后，在栅极13a表面形成 一层介质层15，以在后续的工艺中保护栅极13a。
接着，参照图10，在栅极13a两侧形成侧墙15以及在半导体衬底11内 栅极13a两侧形成源/漏延伸区和源/漏极16，具体的过程包括：首先在栅极 13a两侧形成位移侧墙(offset spacer)；向半导体衬底11内注入离子，形成源 /漏延伸区，对于NMOS晶体管注入n型离子，对于PMOS晶体管，注入p 型离子；然后在栅极13a两侧形成侧墙；向半导体衬底11内注入离子，形成 源/漏极16，同样，对于NMOS晶体管注入n型离子，对于PMOS晶体管， 注入p型离子。
经过上述工艺后，形成本发明的MOS晶体管。
采用美国安捷伦科技(Agilent)有限公司的型号为4072B的半导体参数测 试平台测试了采用本发明的方法形成的MOS晶体管的截止漏电流(Ioff)与漏 端饱和电流(Idsat)的关系，如图11所示，图11中黑色方点为参照点，灰色三 角散点为采用本发明的方法形成的MOS晶体管，其中，不同参照点代表采用 相同工艺形成的具有不同沟道长度的MOS晶体管，在每个参照点附近的多个 灰色三角点表示采用相同工艺形成的具有相同沟道长度的不同MOS晶体管。
可以看出，与现有技术的MOS晶体管的截止漏电流(Ioff)特性(图4) 相比，采用本发明的方法形成的MOS晶体管的截止漏电流(Ioff)大大降低， 有些甚至低于参照点，说明本发明根据MOS晶体管的截止漏电流(Ioff)的大 小选取灰化工艺条件，有利于降低MOS晶体管的截止漏电流(Ioff)；同时， 采用相同的工艺形成且具有相同的沟道长度的不同的MOS晶体管的截止漏电 流(Ioff)几乎相同，其发散程度较现有技术(图4)大大降低，这也说明本 发明的灰化工艺稳定，从而制作出来的不同MOS晶体管性能较为一致。
本发明在形成MOS晶体管的灰化过程中含氧气体的温度由现有技术的 285降低至本发明的60至250℃，同时灰化功率由现有技术的1500至2000W 降低至本发明的300至1200W，同时含氧气体的流量由现有技术的18000sccm 以上降低至本发明的4000至8000sccm，降低了对器件层的损伤，从而降低 MOS晶体管的截止漏电流。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
本发明通过根据MOS晶体管的截止漏电流的大小选取灰化功率、含氧气 体流量，避免因灰化工艺而使MOS晶体管的截止漏电流增大。
本发明通过在上述刻蚀形成栅极的装置中原位(in-situ)进行灰化，在避 免灰化工艺使截止漏电流增大的同时，减少了置入反应离子刻蚀装置中抽真 空等步骤，加快了半导体器件循环时间。
本发明首先提供一种灰化方法，参照图5，为本发明的一个具体实施方式 的去除光刻胶层的方法流程示意图。首先，执行步骤S11，提供半导体衬底， 所述半导体衬底上形成有有经过刻蚀的器件层以及用于掩膜的光刻胶层；执 行步骤S12，采用含氧气体灰化光刻胶层，其中，所述灰化温度根据待形成的 MOS晶体管的截止漏电流的大小选取。
所述灰化功率、含氧气体流量根据MOS晶体管的截止漏电流的大小选 取；所述灰化温度范围为60至250℃；所述灰化功率范围为300至1200W、 含氧气体流量为4000至8000sccm。所述灰化为在反应离子刻蚀装置中进行或 者在刻蚀栅极层形成栅极装置中原位进行。
在灰化之后，还包括去除灰化中产生的残留物的步骤。
下面参照图6至图9对本发明的灰化方法加以详细说明。在本实施例中， 所述灰化为在形成MOS晶体管的栅极过程中的灰化，即器件层为栅极层。
参照图6，提供半导体衬底11，所述半导体衬底11上依次形成有栅介质 层12、栅极层13、和图形化后的光刻胶层14。所述光刻胶层14用于在蚀刻 栅极层13形成栅极13a过程中保护栅极13a。图形化光刻胶层14步骤包括将 掩模板上的栅极形状转移至光刻胶层14上步骤。
参照图7，以光刻胶层14为掩膜蚀刻栅极层13，形成栅极13a，直至暴 露出栅介质层12。
参照图8，去除光刻胶层14，包括两个步骤：首先采用含氧等离子体灰 化方法去除；然后用湿法刻蚀工艺去除灰化过程中产生的含碳的残留物。
本发明中，所述灰化工艺中的灰化温度根据MOS晶体管的截止漏电流的 大小选取。具体的选取过程包括：首先，采用不同的灰化工艺制作不同的MOS 晶体管，所述不同的灰化工艺主要包括灰化温度、灰化功率、通入的含氧气 体的流量等影响因素；测试MOS晶体管的在不同漏端饱和电流(Idsat)条件 下截止漏电流(Ioff)；将截止漏电流(Ioff)符合条件的MOS晶体管选取出 来，并选取其灰化工艺作为以后制作半导体器件中的标准工艺。
在制作半导体器件时候，首先做好电路设计、布图设计，并且对于待形 成的MOS晶体管的性能采用软件进行模拟，获得待形成的MOS晶体管的截 止漏电流(Ioff)；然后，在实际制作半导体器件工艺中根据待形成的MOS晶 体管的截止漏电流(Ioff)选取上述灰化工艺。
本发明通过根据MOS晶体管的截止漏电流的大小选取灰化温度，避免因 灰化工艺而使MOS晶体管的截止漏电流增大。由于在实际工艺中，影响MOS 晶体管的截止漏电流因素难以查找，通常为了降低MOS晶体管的截止漏电流 而增加工艺来减小截止漏电流，比如通过增加离子注入来降低截止漏电流， 这会带来工艺成本的增加且增加产品良率下降的风险，而本发明发现现有的 灰化工艺影响MOS晶体管的截止漏电流，于是根据所需形成的MOS晶体管 的截止漏电流来选取灰化工艺，无需增加任何半导体工艺，就能达到降低MOS 晶体管的截止漏电流的目的，大大提高了产品的良率。发明人在实际实验中 发现，通过选取一定的灰化工艺，半导体器件的良率由原来的15.66％提高至 93.6％。
经过检测，本发明发现当灰化温度范围为60至250℃时，灰化工艺对MOS 晶体管的截止漏电流(Ioff)的大小影响较小。同时，进一步发现，灰化功率 选取在300至1200W、含氧气体流量在4000至8000sccm范围内可以进一步 降低灰化工艺对MOS晶体管的截止漏电流(Ioff)的影响。
选取好灰化工艺条件之后，进行具体的灰化工艺。该工艺为在反应离子 刻蚀装置中进行，具体步骤包括：将半导体衬底11置入反应刻蚀装置中，通 过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室，加热的温度 范围为60至250℃；然后，将使用含氧气体供给加热过的反应刻蚀装置的腔 室，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。所述含氧 气体的流量为4000至8000sccm。在灰化功率为300至1200W条件下，含氧 气体分解成用来去除光刻胶层14的氧基，通过氧基氧化光刻胶层14使栅极 层13a表面上光刻胶层14氧化并且在其上形成含碳的残留物。
同时在通入含氧的同时还通入氮气和氢气，通入氮气和氢气的目的为首 先去掉光刻胶层14表面的硬壳(hard crust)，该硬壳为前道工序的副产物，所 述氮气和氢气的流量范围为600sccm以下。
作为本发明的一个优化实施例，所述含氧气体为O2，同时还通有氮气和 氢气，通入所述O2的流量为5000sccm，通入所述氮气和氢气的流量分别为 300sccm，采用加热装置加热至230℃，灰化功率为500W将O2等离子体化 进行氧化光刻胶层14。
作为本发明的另一个优化实施例，所述含氧气体为O2，同时还通有氮气 和氢气，通入所述O2的流量为6000sccm，通入所述氮气和氢气的流量分别为 400sccm，采用加热装置加热至230℃，灰化功率为800W将O2等离子体化 进行氧化光刻胶层14。
作为本发明的另一个优化实施例，所述含氧气体为H2O，通入H2O的流 量为6000sccm。采用加热装置加热至70℃，灰化功率为400W，将H2O等 离子体化进行氧化光刻胶层14。
最后用湿法刻蚀方法去除灰化过程中生成的含碳的残留物。所述去除灰 化中产生的含碳的残留物采用氢氟酸和硫酸的混合溶液去除。
所述灰化步骤还可以在上述刻蚀形成栅极13a的装置中原位(in-situ)进 行灰化。由于在上述刻蚀形成栅极13a的装置中所施加的电压较小，因此形 成的氧等离子体的能量也较小，同样可以达到本发明的在灰化工艺中减小对 于栅极13a的损伤的目的。
本发明通过在灰化过程中含氧气体的温度由现有技术的285℃以上降低 至本发明的60至250℃，降低了对器件层的损伤，从而降低MOS晶体管的 截止漏电流。
本发明在形成MOS晶体管的灰化过程中灰化功率由现有技术的1500至 2000W降低至本发明的300至1200W，同时含氧气体的流量由现有技术的 18000sccm以上降低至本发明的4000至8000sccm，降低了对器件层的损伤， 从而降低MOS晶体管的截止漏电流。
本发明通过在上述刻蚀形成栅极13a的装置中原位(in-situ)进行灰化在 减小灰化工艺影响截止漏电流使其增大的同时，减少了置入反应离子刻蚀装 置中抽真空等步骤，加快了半导体器件循环时间。
本发明还给出一种MOS晶体管的形成方法实施例，包括：提供半导体衬 底，所述半导体衬底上形成有经过刻蚀的栅极层以及用于掩膜的光刻胶层； 采用含氧气体灰化光刻胶层，其中，所述灰化温度根据MOS晶体管的截止漏 电流的大小选取；去除灰化中产生的含碳的残留物，形成栅极结构；在半导 体衬底上栅极结构两侧形成侧墙以及在半导体衬底中栅极结构两侧形成源/漏 延伸区和源/漏极。
下面参照附图6至10为本发明的形成MOS晶体管的结构示意图，其中 图6至8的形成栅极的过程在上述灰化实施例中已经描述过，请参照相关部 分。
下面参照图9，去除栅极13a上的光刻胶层14后，在栅极13a表面形成 一层介质层15，以在后续的工艺中保护栅极13a。
接着，参照图10，在栅极13a两侧形成侧墙15以及在半导体衬底11内 栅极13a两侧形成源/漏延伸区和源/漏极16，具体的过程包括：首先在栅极 13a两侧形成位移侧墙(offset spacer)；向半导体衬底11内注入离子，形成源 /漏延伸区，对于NMOS晶体管注入n型离子，对于PMOS晶体管，注入p 型离子；然后在栅极13a两侧形成侧墙；向半导体衬底11内注入离子，形成 源/漏极16，同样，对于NMOS晶体管注入n型离子，对于PMOS晶体管， 注入p型离子。
经过上述工艺后，形成本发明的MOS晶体管。
采用美国安捷伦科技(Agilent)有限公司的型号为4072B的半导体参数测 试平台测试了采用本发明的方法形成的MOS晶体管的截止漏电流(Ioff)与漏 端饱和电流(Idsat)的关系，如图11所示，图11中黑色方点为参照点，灰色三 角散点为采用本发明的方法形成的MOS晶体管，其中，不同参照点代表采用 相同工艺形成的具有不同沟道长度的MOS晶体管，在每个参照点附近的多个 灰色三角点表示采用相同工艺形成的具有相同沟道长度的不同MOS晶体管。
可以看出，与现有技术的MOS晶体管的截止漏电流(Ioff)特性(图4) 相比，采用本发明的方法形成的MOS晶体管的截止漏电流(Ioff)大大降低， 有些甚至低于参照点，说明本发明根据MOS晶体管的截止漏电流(Ioff)的大 小选取灰化工艺条件，有利于降低MOS晶体管的截止漏电流(Ioff)；同时， 采用相同的工艺形成且具有相同的沟道长度的不同的MOS晶体管的截止漏电 流(Ioff)几乎相同，其发散程度较现有技术(图4)大大降低，这也说明本 发明的灰化工艺稳定，从而制作出来的不同MOS晶体管性能较为一致。
本发明在形成MOS晶体管的灰化过程中含氧气体的温度由现有技术的 285降低至本发明的60至250℃，同时灰化功率由现有技术的1500至2000W 降低至本发明的300至1200W，同时含氧气体的流量由现有技术的18000sccm 以上降低至本发明的4000至8000sccm，降低了对器件层的损伤，从而降低 MOS晶体管的截止漏电流。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 显示面板、驱动方法和显示装置 | 2020-06-03 | 2 |
| 扫描信号补偿方法、扫描信号补偿电路及显示器 | 2020-06-12 | 0 |
| 一种飞行器健康状态管理装置及方法 | 2020-06-21 | 1 |
| 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法 | 2021-02-02 | 0 |
| 闪存存储器的位线控制电路 | 2021-12-10 | 0 |
| 一种汽车发电机整流桥新型支架 | 2022-08-28 | 0 |
| 电涌保护器劣化程度的判定系统及判定方法 | 2020-06-14 | 0 |
| 一种测试X86架构服务器主板的方法 | 2022-05-24 | 0 |
| Method of manufacturing semiconductor device | 2022-09-14 | 1 |
| SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | 2021-07-12 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈