技术领域
[0001] 本
发明涉及近场通信(near field communication，NFC)中的负载调制技术。更具体地，本发明涉及支持同步和异步传输的NFC中的有源负载调制(active load modulation，ALM)。再更具体地，本发明涉及用于为ALM传输准备
相位和
频率正确对准的载波
信号的NFC设备和方法。
背景技术
[0002] 在过去的十年里，非
接触技术已经在借记卡、信用卡和记账卡等支付卡行业广泛使用。最近，非接触技术已经延伸到模拟非接触卡的手机，使得用户能够使用单个设备来代替多个卡。因此，引入了近场通信(near field communication，NFC)技术来支持这种应用。手机和SIM卡可以存储和运行各种
软件应用，构成了一个能够与NFC一起使用的强大平台。
NFC实际上是
射频识别(radio frequency identification，RFID)的分支，以13.56MHz高频运作并且在几厘米(通常达10cm)的短距离内提供106kbps至424kbps的数据传输速率。NFC标准和协议在ISO/IEC 14443、18092、15693、JIS X 6319-4等中进行了概述。
[0003] NFC设备可以是一种NFC启动器(或
读卡器)以及NFC目标(或标签)，并且可在不同模式，即读/写模式、端到端模式和卡模拟模式下运作。NFC目标仅在NFC启动器的响应范围内激活。NFC技术涉及启动器天线和目标天线的电感耦合，这种电感耦合通过耦合因子(K)(值在0和1之间)进行测量。该耦合因子基本上取决于天线的几何参数和天线之间的距离。在无源负载调制(passive load modulation，PLM)中，对连接到目标天线的负载进行切换，其中默认负载对应于未调制状态，已切换负载对应调制状态。当启动器天线和目标天线电感耦合时，启动器能够检测这些负载变化并且对其解码以提取信息。
[0004] 启动器感测到的调制
电压和未调制电压之间的差异是负载调制幅度。一般而言，耦合因子越高，负载调制幅度越大。如果幅度低于某一最小值，则启动器可能无法可靠地感测信号调制。对于非接触支付卡(例如ID-1格式的信用卡)，PLM能够可靠地产生足够的负载调制幅度，因为相对较大的天线能够被嵌入到卡中。然而，对于支持NFC的手机，并非如此，因为狭窄形状的手机只可以提供空间给非常小的天线(因此耦合因子弱)。此外，手机中的金属、
电路和射频(radio frequency，RF)信号充足，进一步影响到手机耦合到启动器天线的能
力。
[0005] 鉴于上述设计限制，为了提高NFC手机的性能，引入了有源负载调制(active load modulation，ALM)技术。不同于利用启动器设备产生的RF场的
能量的PLM，ALM利用手机的
电池电源来主动传输已调制信号。在ALM中，与启动器的载波信号同步的已调制信号在调制状态下传输，在未调制状态下关闭。ALM技术的主要优点是可以实现与PLM技术相同的负载调制幅度，但是耦合因子要低得多。因此，启动器设备无法区分是使用PLM技术还是使用ALM技术来传输数据，这产生了相同的用户体验。因此，ALM允许使用比典型PLM系统的天线小得多的天线，例如，尺寸减小80％至90％。
[0006] 为了通过较小的天线尺寸来扩大负载调制范围，ALM技术产生
频谱特性与负载调制信号相同的信号，并主动向启动器传输该信号。更具体地，目标使用子
载波频率(fs)来调制数据，而不是使用直接负载调制。可以使用振幅键控(amplitude shift keying，ASK)、
开关键(on/off keying，OOK)、二进制
相移键控(binary phase shift keying，BPSK)等各种调制方案以及使用曼彻斯特编码、NRZ-L编码、改进的米勒编码等数据编码技术。当目标的负载
电阻器以高频率(fs)打开和关闭时，两个调制边带在距离启动器的载波频率(13.56MHz)±fs处创建。
子载波频率fs＝13.56MHz/16＝847.5KHz(针对比特率为106kbps)，上边带位于14.4075MHz，下边带位于12.7125MHz。待传输数据包含在调制边带中。因此，为了将数据从目标传输到启动器，目标需要生成两个子载波信号，每个子载波信号都有包含待传输到启动器的数据的边带。这种已调制信号的幅度可以由功率
放大器放大，然后通过目标天线
辐射到启动器。
[0007] 为了确保ALM传输正确，除了所需的负载调制幅度电平，还要求传输的已调制信号与启动器的载波信号(相位)同步。但是
相位同步在任何时候都难以实现，尤其是在ALM传输期间，因为启动器传输的载波信号被来自目标的主动传输信号遮蔽。因此，在目标主动传输其数据期间，启动器的载波信号不能直接观察到。所以目标不能正确地恢复启动器的载波信号的相位/频率。这可能导致异步目标响应，并且因此产生启动器接收到的
相位漂移信号。相位同步对于异步传输变得更加困难，因为目标使用本地
振荡器来生成独立于启动器中的振荡器的本地参考时钟。
[0008] 在第13/482,930号美国
专利申请中提出了一种针对相位同步的可能方案。在该方法中，NFC设备中的天线划分成用于传输(transmit，Tx)和接收(receive，Rx)的两个环路，具有公共的接地。理想情况下，Rx环路与Tx环路之间的耦合为零，使得目标模式下的NFC设备即使在传输时也接收工作在R/W模式下的NFC设备的载波相位并与其同步。然而，研究表明两个环路之间的零耦合在实际实施中几乎无法保证。此外，由于复杂性和高制造成本，这种具有两个环路的天线不适用。
[0009] 鉴于上文，本领域技术人员正在努力改进相位同步技术，从而为ALM传输准备同步载波信号。
发明内容
[0010] 根据本发明
实施例通过提供用于为有源负载调制(active load modulationALM)传输准备载波信号的NFC设备和方法解决了上述和其它问题并且在本领域取得了进步。本发明的第一个优点是采用了包括频率
跟踪环路和相位跟踪环路的双环结构，有效地为支持同步传输(基于已恢复
时钟信号，从启动器设备生成的载波信号中提取)和异步传输(基于本地生成的参考时钟信号)的ALM准备载波信号。
[0011] 本发明的第二个优点是，对于异步传输，频率跟踪环路能够基于目标设备本身内的本地时钟发生器生成的参考时钟信号有效地合成用于ALM的所需载波频率，从而避免使用从启动器设备生成的载波信号中恢复的时钟信号。
[0012] 与上述第二个优点相比，本发明的第三个优点是，对于异步传输，频率跟踪模
块能够以闭环连续运作，即使在ALM传输期间也合成所需载波频率，从而避免了由于开环/闭环转变产生的可能干扰(例如频率漂移)。
[0013] 本发明的第四个优点是，对于异步传输，即使在载波信号的频率与启动器的频率不完全相同但是接近13.56MHz(最大偏移±7KHz)的情况下能够产生相位与已恢复时钟信号的相位快速对准的载波信号。
[0014] 本发明的第五个优点是，对于同步传输，需要频率跟踪环路仅在ALM传输期间的子载波周期内的前半部分中(而非公共PLL系统要求的整个ALM传输周期)开环，从而能够连续校正载波信号的相位偏移。
[0015] 根据一些实施例，本发明的第六个优点是，由于相位跟踪环路中采用了平行数字处理机制，相位跟踪环路能够以相对快的速度将载波信号的时钟相位与已恢复时钟信号的相位对准。
[0016] 根据本发明实施例，提供了用于为有源负载调制传输准备载波信号的近场通信(near field communication，NFC)设备。所述NFC设备包括：本地时钟发生器，用于生成参考时钟信号；时钟提取器，用于恢复NFC启动器设备生成的时钟信号；频率跟踪模块(frequency tracking module，FTM)，用于基于输入时钟信号执行频率跟踪操作以产生频率与所述输入时钟信号的频率对准的FTM输出，其中所述输入时钟信号为所述参考时钟信号或为所述已恢复时钟信号；以及相位跟踪模块(phase tracking module，PTM)，用于基于所述已恢复时钟信号对所述FTM输出执行相位跟踪操作以产生相位与所述已恢复时钟信号的相位对准的PTM输出。所述PTM输出在所需频率和相位处充当所述载波信号，用于对所述NFC设备的数据进行负载调制，从而形成负载调制后信号以向所述NFC启动器设备主动传输。
[0017] 根据本发明实施例，所述FTM包括相位-频率检测器(phase-frequency detector，PFD)、环路
滤波器(loop filter，LF)、压控振荡器(voltage controlled oscillator，VCO)和
分频器(frequency divider，FD)，它们按顺序连接，形成了模拟
锁相环(analog phase-locked loop，PLL)系统，以执行所述频率跟踪操作，从而基于所述输入时钟信号合成所需频率。所述PFD包括电路，所述电路用于：从所述FD接收所述输入时钟信号和反馈信号，将所述反馈信号的相位和/或频率与所述输入时钟信号的相位和/或频率进行比较，以及为了响应所述反馈信号和所述输入时钟信号之间的相位偏移和/或
频率偏移而产生
控制信号。所述LF包括电路，所述电路用于：从所述PFD接收所述控制信号，对所述控制信号执行滤波操作，以及产生与所述反馈信号和所述输入时钟信号之间的所述相位偏移和/或频率偏移相关的控制值。所述VCO包括电路，所述电路用于：从所述LF接收所述控制值以及产生相位和/或频率基于所述控制值进行调整的VCO输出，其中所述VCO输出充当所述FTM输出。所述FD包括电路，所述电路用于：从所述VCO接收所述VCO输出；将所述VCO输出的频率除以一个数，所述数可改变为任意合适值，从而将所述VCO输出的频率变为等于或接近于所述输入时钟信号的频率；以及产生反馈信号以输入到所述PFD；当所述反馈信号和所述输入时钟信号同相并且它们的频率在可接受频率准确度内相等或相近时，所述反馈信号与所述输入时钟信号对准。
[0018] 根据本发明实施例，所述FTM包括时间-数字转换器(time-to-digital converter，TDC)、数字
环路滤波器(digital loop filter，DLF)、数控振荡器(digitally controlled oscillator，DCO)和分频器(frequency divider，FD)，它们按顺序连接，形成了全数字
锁相环(phase-locked loop，PLL)系统，以执行所述频率跟踪操作，从而基于所述输入时钟信号合成所需频率。所述TDC包括电路，所述电路用于：从所述FD接收所述输入时钟信号和反馈信号，将所述反馈信号的相位与所述输入时钟信号的相位进行比较，以及为了响应所述反馈信号和所述输入时钟信号之间的相位偏移而产生
数字信号。所述DLF包括电路，所述电路用于：从所述TDC接收所述数字信号，对所述接收到的数字信号执行滤波操作，以及产生与所述反馈信号和所述输入时钟信号之间的所述相位偏移相关的数字控制信号。所述DCO包括电路，所述电路用于：从所述DLF接收所述数字控制信号以及产生相位基于所述数字控制信号进行调整的DCO输出，其中所述DCO输出充当所述FTM输出。所述FD包括电路，所述电路用于：接收所述DCO输出；将所述DCO输出的频率除以一个数，所述数可改变为任意合适值，从而将所述DCO输出的频率变为等于或接近于所述输入时钟信号的频率；以及产生反馈信号以输入到所述TDC。当所述反馈信号和所述输入时钟信号同相并且它们的频率在可接受频率准确度内相等或相近时，所述反馈信号与所述输入时钟信号对准。
[0019] 根据本发明实施例，所述FTM还包括复用器，所述复用器包括电路，所述电路用于选择所述输入时钟信号，所述输入时钟信号为来自所述本地时钟发生器的所述参考时钟信号或者为来自所述时钟提取器的所述已恢复时钟信号。
[0020] 根据本发明实施例，所述输入时钟信号为独立于所述启动器设备生成的所述时钟信号的所述参考时钟信号，所述FTM的所述PLL系统即使在有源负载调制传输期间也能够以闭环连续运作。根据本发明实施例，所述输入时钟信号为依赖于所述启动器设备生成的所述时钟信号的所述已恢复时钟信号，需要所述FTM的所述PLL系统在有源负载调制传输期间转换到开环。所述本地时钟发生器为
温度补偿晶振。
[0021] 根据本发明实施例，所述PTM包括相位内插(phase interpolation，PI)单元、相位
采样器和数字环路滤波器(digital loop filter，DLF)，它们按顺序连接，形成了反馈环路系统，以执行所述相位跟踪操作，从而基于所述已恢复时钟信号跟踪所需时钟相位。所述相位采样器包括电路，所述电路用于：从所述PI单元接收所述已恢复时钟信号和PI输出，将所述已恢复时钟信号的相位与所述PI输出的相位进行比较，以及为了响应所述已恢复时钟信号和所述PI输出之间的相位偏移而产生数字信号。所述DLF包括电路，所述电路用于：从所述相位采样器接收所述数字信号，对所述数字信号执行滤波操作，以及产生与所述已恢复时钟信号和所述PI输出之间的所述相位偏移相关的数字控制信号。所述PI单元包括电路，所述电路用于：从所述FTM接收通过第一
相位差间隔相等相位的第一多个FTM输出；内插所述第一多个FTM输出以形成通过第二相位差间隔相等相位的第二多个FTM输出，其中所述第二多个FTM输出大于所述第一多个FTM输出；以及基于从所述DLF接收到的所述数字控制信号选择所述第二多个FTM输出中的一个以从所述PI单元输出作为PI输出，使得在所述第二多个FTM输出中，所述PI输出的相位与所述已恢复时钟信号的相位最接近，其中所述PI输出充当所述PTM输出并输入到所述相位采样器。当所述PI输出和所述已恢复时钟信号在可接受相位准确度内彼此同相或接近时，所述PI输出与所述已恢复时钟信号对准。
[0022] 根据本发明实施例，所述PTM包括相位内插(phase interpolation，PI)单元、时间-数字转换器(time-to-digital converter，TDC)和相位选择(phase selection，PS)单元，它们连接形成了系统，以执行所述相位跟踪操作，从而基于所述已恢复时钟信号跟踪所需时钟相位。所述PI单元包括电路，所述电路用于：从所述FTM接收通过第一相位差相隔相等相位的第一多个FTM输出；内插所述第一多个FTM输出以形成通过第二相位差相隔相等相位的第二多个FTM输出，其中所述第二多个FTM输出大于所述第一多个FTM输出；以及向所述TDC和所述PS单元同时发送所述第二多个FTM输出。所述TDC包括电路，所述电路用于：从所述PI单元接收所述已恢复时钟信号和所述第二多个FTM输出，将所述已恢复时钟信号的相位与所述第二多个FTM输出的相位进行比较，以及产生与所述已恢复时钟信号和所述第二多个FTM输出之间的相位关系相关的数字控制信号。所述PS单元包括电路，所述电路用于：从所述TDC接收所述数字控制信号以及从所述PI单元接收所述第二多个FTM输出，以及基于所述数字控制信号选择所述第二多个FTM输出中的一个以从所述PS单元输出作为PS输出，使得在所述第二多个FTM输出中，所述PS输出的相位与所述已恢复时钟信号的相位最接近，其中所述PS输出充当所述PTM输出。当所述PS输出和所述已恢复时钟信号在可接受相位准确度内彼此同相或接近时，所述PS输出与所述已恢复时钟信号对准。
[0023] 根据本发明实施例，所述PTM的所述反馈环路系统在有源负载调制传输期间转换为开环。
[0024] 根据本发明实施例，提供了一种近场通信(near field communication，NFC)设备为有源负载调制传输准备载波信号的方法。所述方法包括：所述NFC设备中的本地时钟发生器生成参考时钟信号；所述NFC设备中的时钟提取器恢复NFC启动器设备生成的时钟信号；所述NFC设备中的频率跟踪模块(frequency tracking module，FTM)基于输入时钟信号执行频率跟踪操作以产生频率与所述输入时钟信号的频率对准的FTM输出，其中所述输入时钟信号为所述参考时钟信号或者为所述已恢复时钟信号；以及所述NFC设备中的相位跟踪模块(phase tracking module，PTM)基于所述已恢复时钟信号对所述FTM输出执行相位跟踪操作以产生相位与所述已恢复时钟信号的相位对准的PTM输出。所述PTM输出在所需频率和相位处充当所述载波信号，用于对所述NFC设备的数据进行负载调制，从而形成负载调制后信号以向所述NFC启动器设备主动传输。
[0025] 根据本发明实施例，所述执行所述频率跟踪操作以合成所需频率的步骤包括：形成包括所述NFC设备中的相位-频率检测器(phase-frequency detector，PFD)、环路滤波器(loop filter，LF)、压控振荡器(voltage controlled oscillator，VCO)和分频器(frequency divider，FD)的模拟锁相环(phase-locked loop，PLL)系统；接收输入时钟信号，所述输入时钟信号为来自所述本地时钟发生器的所述参考时钟信号或者为来自所述时钟提取器的所述已恢复时钟信号；所述PFD将来自所述FD的反馈信号的相位和/或频率与所述输入时钟信号的相位和/或频率进行比较并且为了响应所述反馈信号与所述输入时钟信号之间的相位偏移和/或频率偏移而产生控制信号；所述LF对来自所述PFD的所述控制信号执行滤波操作并且产生与所述反馈信号和所述输入时钟信号之间的所述相位偏移和/或频率偏移相关的控制值；基于来自所述LF的所述控制值调整所述VCO的相位和/或频率并且产生相位和/或频率已进行调整的VCO输出，其中所述VCO输出充当所述FTM输出；以及所述FD将所述VCO输出的频率除以一个数，所述数可改变为任意合适值，从而将所述VCO输出的频率变为等于或接近于所述输入时钟信号的频率，并且产生反馈信号以输入到所述PFD。当所述反馈信号和所述输入时钟信号同相并且它们的频率在可接受频率准确度内相等或相近时，所述反馈信号与所述输入时钟信号对准。
[0026] 根据本发明实施例，所述执行所述频率跟踪操作以合成所需频率的步骤包括：形成包括所述NFC设备中的时间-数字转换器(time-to-digital converter，TDC)、数字环路滤波器(digital loop filter，DLF)、数控振荡器(digitally controlled oscillator，DCO)和分频器(frequency divider，FD)的
全数字锁相环(phase-locked loop，PLL)系统；接收输入时钟信号，所述输入时钟信号为来自所述本地时钟发生器的所述参考时钟信号或者为来自所述时钟提取器的所述已恢复时钟信号；所述TDC将来自所述FD的反馈信号的相位与所述输入时钟信号的相位进行比较并且为了响应所述反馈信号和所述输入时钟信号之间的相位偏移而产生数字信号；所述DLF对来自所述TDC的所述数字信号执行滤波操作并且产生与所述反馈信号和所述输入时钟信号之间的所述相位偏移相关的数字控制信号；基于来自所述DLF的所述数字控制信号调整所述DCO的相位并且产生相位已进行调整的DCO输出，其中所述DCO输出充当所述FTM输出；以及所述FD将所述DCO输出的频率除以一个数，所述数可改变为任意合适值，从而将所述DCO输出的频率变为等于或接近于所述输入时钟信号的频率，并且产生反馈信号以输入到所述TDC。当所述反馈信号和所述输入时钟信号同相并且它们的频率在可接受频率准确度内相等或相近时，所述反馈信号与所述输入时钟信号对准。
[0027] 根据本发明实施例，所述接收输入时钟信号的步骤包括通过所述NFC设备中的复用器选择所述输入时钟信号。
[0028] 根据本发明实施例，所述输入时钟信号为独立于所述启动器设备生成的所述时钟信号的所述参考时钟信号，所述形成所述PLL系统的步骤包括形成即使在有源负载调制传输期间也连续运作的闭环。根据本发明实施例，所述输入时钟信号为依赖于所述启动器设备生成的所述时钟信号的所述已恢复时钟信号，所述形成所述PLL系统的步骤包括形成在有源环路调制传输期间形成开环。
[0029] 根据本发明实施例，所述执行所述相位跟踪操作以跟踪所需时钟相位的步骤包括：形成包括所述NFC设备中的相位内插(phase interpolation，PI)单元、相位采样器和数字环路滤波器(digital loop filter，DLF)的反馈环路系统；所述PI单元从所述FTM接收通过第一相位差间隔相等相位的第一多个FTM输出并且内插所述第一多个FTM输出以形成通过第二相位差间隔相等相位的第二多个FTM输出，其中所述第二多个FTM输出大于所述第一多个FTM输出；基于来自所述DLF的数字控制信号选择所述第二多个FTM输出中的一个以从所述PI单元输出作为PI输出，使得在所述第二多个FTM输出中，所述PI输出的相位与所述已恢复时钟信号的相位最接近，其中所述PI输出充当所述PTM输出；所述相位采样器将所述已恢复时钟信号的相位与所述PI输出的相位进行比较并且为了响应所述已恢复时钟信号和所述PI输出之间的相位偏移而产生数字信号；以及所述DLF对来自所述相位采样器的所述数字信号执行滤波操作并且产生与所述已恢复时钟信号和所述PI输出之间的所述相位偏移相关的数字控制信号，其中所述数字控制信号输入到所述PI单元。当所述PI输出和所述已恢复时钟信号在可接受相位准确度内彼此同相或接近时，所述PI输出与所述已恢复时钟信号对准。
[0030] 根据本发明实施例，所述执行所述相位跟踪操作以跟踪所需时钟相位的步骤包括：形成包括所述NFC设备中的相位内插(phase interpolation，PI)单元、时间-数字转换器(time-to-digital converter，TDC)和相位选择(phase selection，PS)单元的系统；所述PI单元从所述FTM接收通过第一相位差间隔相等相位的第一多个FTM输出并且内插所述第一多个FTM输出以形成通过第二相位差间隔相等相位的第二多个FTM输出，其中所述第二多个FTM输出大于所述第一多个FTM输出；同时向所述TDC和所述PS单元发送所述第二多个FTM输出；所述TDC将所述已恢复时钟信号的相位与从所述PI单元接收到的所述第二多个FTM输出的相位进行比较并且产生与所述已恢复时钟信号和所述第二多个FTM输出之间的相位关系相关的数字控制信号；以及基于来自所述TDC的所述数字控制信号选择从所述PI单元接收到的所述第二多个FTM输出中的一个以从所述PS单元输出作为PS输出，使得在所述第二多个FTM输出中，所述PS输出的相位与所述已恢复时钟信号的相位最接近，其中所述PS输出充当所述PTM输出。当所述PS输出和所述已恢复时钟信号在可接受相位准确度内彼此同相或接近时，所述PS输出与所述已恢复时钟信号对准。
[0031] 根据本发明实施例，所述形成所述反馈环路系统的步骤包括在有源负载调制传输期间形成开环。
附图说明
[0032] 以下优选实施例的详细说明参考以下附图描述了本发明的上述和其它特征和优点：
[0033] 图1示出了根据本发明实施例的包括NFC启动器设备和NFC目标设备的NFC系统的概述。
[0034] 图2示出了根据本发明实施例的NFC目标设备中的频率跟踪模块(模拟锁相环)和相位跟踪模块(利用单个相位输出的相位内插单元)。
[0035] 图3示出了根据本发明实施例的NFC目标设备中的频率跟踪模块(模拟锁相环)和相位跟踪模块(利用多相位输出的相位内插单元)。
[0036] 图4示出了根据本发明实施例的NFC目标设备中的频率跟踪模块(全数字锁相环)和相位跟踪模块(利用多相位输出的相位内插单元)。
[0037] 图5示出了启动器的载波信号和目标的已调制信号的合并
波形，描绘了信号之间的不同相位偏移。
[0038] 图6示出了根据本发明实施例的一种为ALM传输准备载波信号的方法的概述。
具体实施方式
[0039] 本发明涉及近场通信(near field communication，NFC)中的负载调制技术。更具体地，本发明涉及支持同步和异步传输的NFC中的有源负载调制(active load modulation，ALM)。再更具体地，本发明涉及用于为ALM传输准备相位和频率正确对准的载波信号的NFC设备和方法。在本申请中，术语“启动器/读卡器设备”是指发起NFC连接的支持NFC的设备，诸如手机、销售点终端等等。术语“目标/标签设备”是指响应来自启动器/读卡器设备的
请求的支持NFC的设备，诸如手机、
个人数字助理或其它移动设备。
[0040] 对于支持同步传输的ALM，需要一个时钟提取器来确保两个NFC设备之间的同步传输正确。该时钟提取器位于目标设备内并连接到目标天线以从启动器设备生成的载波信号中恢复/提取时钟信息，目标天线检测到该时钟信息。已恢复时钟用于控制对待传输到启动器设备的目标数据进行负载调制。因此，从目标设备传输而来的已调制信号则与启动器的载波信号同步。在利用已恢复时钟的同步传输期间，需要注意传输信号与启动器的载波信号的相位偏移，以确保传输正确。
[0041] 对于支持异步传输的ALM，目标设备内的本地时钟发生器用于生成合适频率的参考时钟以用于控制对待传输到启动器设备的目标数据进行负载调制。该本地生成的参考时钟独立于启动器设备生成的时钟信号。因此，从目标设备传输而来的已调制信号则与启动器的载波信号异步。本地时钟发生器可以是能够生成稳定时钟信号的任意合适的可控制振荡器，诸如温度补偿晶振(temperature-compensated crystal oscillator，TCXO)作为其参考时钟源的PLL。在利用参考时钟的异步传输期间，需要注意传输信号与启动器的载波信号的相位偏移和频率偏移，以确保传输正确。
[0042] 在本申请中，引入了两种策略来准备如NFC标准要求的相位和频率正确对准的载波信号。第一种策略(S1)是在每个数据
帧中执行相位同步(适合相对较短的数据帧传输)。图2示出了针对S1的实施例，对应于支持异步传输的ALM。第二种策略(S2)是在子载波周期的每前半部分(频率为13.56MHz的8个时钟循环，约590ns)中执行相位同步。图3和图4示出了针对S2的两个实施例，对应于支持同步和异步传输的ALM。一般而言，S2提供的客户体验比S1好，因为S1完成数据传输所花的时间比S2长。
[0043] 图1示出了包括配有天线120的NFC启动器设备110和配有天线140的NFC目标设备130的NFC系统100。天线120和140可以是支持射频传输和接收的环形天线。当设备110和130相互靠近(在几厘米内)时，天线120和140就电感耦合，以在近场执行无线通信。启动器设备
110向目标设备130传输载波信号F1(频率为13.56MHz)。当启动器设备110不向目标设备130传输数据时，就可以连续传输F1。为了响应来自启动器设备110的有效命令，目标设备130(通过847.5KHz的子载波)向启动器设备110传输已调制载波信号F2。每个比特周期包含8个子载波循环，按顺序传输的信息是一个帧中包含的比特集合。子载波将在目标设备130的数据传输之后关闭。为了传输正确，必须对F1和F2进行(相位和频率)对准。对于同步传输，目标设备130(基于时钟提取器180产生的已恢复时钟信号)对包含待传输到启动器设备110的数据的载波信号进行负载调制。对于异步传输，目标设备130(基于本地时钟发生器190生成的参考时钟信号)对包含待传输到启动器设备110的数据的载波信号进行负载调制。启动器设备110接收和解调接收到的F2以获得目标设备130传输的信息。
[0044] F1与F2之间的相位关系很重要，因为它们的相位未对准会影响负载调制的性能。例如，当F1和F2同相(即相位偏移＝0度)时，启动器设备110检测到的合并波形F1和F2的幅度相对较高。参见图5(a)。类似地，当F1和F2为180度异相(即相位偏移＝180度)时，启动器设备110检测到的合并波形F1和F2的幅度也相对较高。参见图5(c)。相反，当F1和F2为90度异相(即相位偏移＝90度)时，启动器设备110检测到的合并波形F1和F2的幅度相对较低。参见图5(b)。类似地，当F1和F2为270度异相(即相位偏移＝270度)时，启动器设备110检测到的合并波形F1和F2的幅度也相对较低。参见图5(d)。显然，需要适当控制F1与F2之间的相位偏移，以避免不希望的“中和”区域(相位偏移接近90度和270度)。为了提供更多的余量，优选小于45度的相位偏移。
[0045] 如图1所示的目标设备130包括天线140、匹配网络150、频率跟踪模块(frequency tracking module，FTM)160、发射器170、时钟提取器180和本地时钟发生器190。目标设备130还可以包括图1未示出的其它组件。天线140可以是单个感应环形天线。匹配网络150可以包括电容器和电感器，它们与天线140一起形成
谐振电路。发射器170可以是目标设备130中的收发器模块(未示出)的一部分。发射器170包括相位跟踪模块(phase tracking module，PTM)172、
驱动器电路174、
功率放大器176和图中未示出的其它组件。时钟提取器
180与匹配网络150耦合以从天线140检测到的F1中恢复/提取时钟信息。时钟提取器190产生的已恢复时钟信号(EXT_CLK)应该与F1具有相同的相位和频率。本地时钟发生器190能够生成任意合适频率的参考时钟信号(REF_CLK)。频率跟踪模块160能够接收REF_CLK和EXT_CLK，但每次只能选择一个时钟信号，并且产生一个待输入到相位跟踪模块172中的输出(FTM_CLK)。相位跟踪模块172接收FTM_CLK和EXT_CLK，并产生一个输出(PTM_CLK)，该输出充当载波信号以通过目标设备130中的其它模块对目标数据进行负载调制，从而形成负载调制后信号。功率放大器176能够放大负载调制后信号，然后通过天线140将负载调制后信号辐射到启动器设备110。
[0046] 频率跟踪模块160和相位跟踪模块172的若干实施例将结合图2、图3和图4在下文进行论述。在这些实施例中，频率跟踪模块160(即260、360或460)和相位跟踪模块172(即272、372或472)配置为双环结构，它们一起工作，为ALM传输准备相位和频率正确对准的输出载波信号。频率跟踪模块160用于基于输入时钟信号(REF_CLK或EXT_CLK)来合成载波信号的所需频率(13.56MHz)。相位跟踪模块172用于将载波信号的相位与启动器的时钟信号(EXT_CLK)的相位进行对准。
[0047] 如图2所示的实施例适用于针对支持异步传输的ALM的第一种策略(S1)。在该附图中，频率跟踪模块260包括相位-频率检测器(phase-frequency detector，PFD)202、环路滤波器(loop filter，LF)204、压控振荡器(voltage controlled oscillator，VCO)206和分频器(frequency divider，FD)208，它们按顺序连接，形成了模拟锁相环(phase-locked loop，PLL)系统，以执行频率跟踪操作，从而基于参考时钟信号(REF_CLK)合成所需频率。PFD 202具有两个输入端，这两个输入端用于从本地时钟发生器190接收REF_CLK以及从FD
208接收反馈信号(FB_CLK)，并且将FB_CLK的相位和/或频率与REF_CLK的相位和/或频率进行比较。如果FB_CLK和REF_CLK不同相和/或不同频，则包含两个信号之间的相位偏移和/或频率偏移信息的控制信号将由PFD 202产生并输入到LF 204。LF 204对从PFD 202接收到的控制信号执行滤波操作并产生与FB_CLK和REF_CLK之间的检测到的相位偏移和/或频率偏移相关的控制电压。LF 204可以包括电荷
泵和
低通滤波器。
[0048] VCO 206从LF 204接收控制电压并产生相位/频率基于接收到的控制电压进行调整的VCO输出。VCO输出还充当频率跟踪模块260的输出(即FTM输出或FTM_CLK)。VCO 206的形式可以是任何合适的振荡器结构(例如环形振荡器、谐振振荡器等)，其能够生成高频率，通常是13.56MHz的倍数，的时钟信号。FD 208接收VCO输出并将其频率除以一个数(或分频比)，从而将VCO输出的频率变为等于或接近于REF_CLK频率的值。该数是可以改变的，其可以是一个整数或非整数，使得能够产生所需频率的反馈信号(FB_CLK)并将其输入到PFD 202以检测与REF_CLK的相位偏移和/或频率偏移。
[0049] 上文描述的频率跟踪操作将继续驱动FB_CLK到REF_CLK，最终FB_CLK调整到与REF_CLK同相，它们的频率在可接受频率准确地内相等或相近。在这个阶段里，VCO 206则处于锁定状态，FB_CLK与REF_CLK正确对准。换言之，已经成功获得所需频率的VCO输出(也就是FTM_CLK)。
[0050] VCO 206可以用于产生通过相位差间隔相等相位的多个FTM输出。这些FTM输出被输入到相位跟踪模块272进行相位对准。相位跟踪模块272包括相位内插(phase interpolation，PI)单元252、相位采样器254和数字环路滤波器(digital loop filter，DLF)256，它们按顺序连接，形成了反馈环路系统(当开关258闭合时)，以执行相位跟踪操作，从而跟踪输出载波信号的最佳时钟相位。PI单元252从频率跟踪模块260接收通过第一相位差间隔相等相位的第一多个FTM输出，并且内插它们以形成较大的通过第二相位差间隔相同相位的第二多个FTM输出。例如，内插N个时钟相位，变成2N、4N或8N个时钟相位。这种内插过程可以通过PI单元252内的相位内插器阵列来完成，第二相位差与PI单元252的
分辨率相关。将选择具有所需时钟相位的第二多个FTM输出中的一个并从PI单元252输出作为PI输出被输入到相位采样器254。PI输出还充当相位跟踪模块272的输出(即PTM输出或PTM_CLK)。通常情况下，考虑到PI单元252的功耗和实施成本，其分辨率达到7比特。
[0051] 相位采样器254包括两个输入端，这两个输入端用于接收PI输出和已恢复时钟信号(EXT_CLK)，并将EXT_CLK的相位与PI输出的相位进行比较。如果EXT_CLK和PI输出不同相，则包含两个信号之间的相位偏移信息的数字信号将由相位采样器254产生并输入到DLF 256。该时钟相位比较步骤很重要，因为EXT_CLK的相位可能在时间上随启动器设备120生成的F1而改变。因此，相位最接近EXT_CLK相位的PI输出必须经常更新，以确保ALM传输正确。
DLF 256从相位采样器254接收数字信号并对其执行滤波操作以产生与EXT_CLK和PI输出之间的检测到的相位偏移相关的数字控制信号。PI单元254从DLF 256接收数字控制信号并基于接收到的数字控制信号来选择第二多个FTM输出中的一个以从该单元输出，使得在所有第二多个FTM输出中，所选FTM输出(即PI输出)的时钟相位与EXT_CLK的时钟相位最接近。上文描述的相位跟踪操作将继续，直到聚合，其中PI输出与EXT_CLK正确对准。在本阶段里，PI输出和EXT_CLK在可接受相位准确度内彼此同相或接近。因此，PI单元252将继续输出同一PI输出，直到从DLF256接收指示检测到显著相位偏移的新数字控制信号。
[0052] 在图2中，频率跟踪模块260的PLL系统能够连续以闭环运作，即使是在ALM传输(即没有开环/闭环转变)期间，因为频率跟踪基于独立于启动器载波信号的本地参考时钟。所以能够避免由于开环/闭环转变导致的可能干扰。另一方面，需要相位跟踪模块272的反馈环路在ALM传输期间开环(开关258断开)，因为相位跟踪基于从启动器载波信号恢复的时钟。因此，DLF 256将继续以反馈环路闭合时(就在环路开路之前)获得的相同速度更新其输出(数字控制信号)。
[0053] 可以校验本实施例支持的最
大数据帧长度。考虑到PI单元252具有7比特的分辨率并且FTM输出与13.56MHz的偏离为14KHz，同等频率偏移从14KHz降低到0.109KHz(即14000/27)。因此，基于以下计算，相位偏移将在15550个时钟循环内超过45度：
[0054]
[0055] 这可以转换为106kbps下的约15字节的数据帧。一般而言，本实施例能够支持16字节至32字节的数据帧大小(如果频率偏移低于14KHz和/或相位偏移略高于45度)，这是针对ALM传输的相对较短的数据帧。因此，本实施例满足第一种策略(S1)下的限制帧大小条件。然而，本实施例不适用于第二种策略(S2)，因为相位跟踪环路需要时间来训练并且不能如S2所要求的在子载波周期的前半部分中的8个时钟循环内完成。
[0056] 双环结构的另一实施例在图3中示出，其适用于针对支持同步和异步传输的ALM的第二种策略(S2)。在本实施例中，频率跟踪模块360包括PFD 302、LF 304、VCO 306和FD 308，它们按顺序连接，形成了模拟PLL系统，以执行频率跟踪操作(当开关310闭合时)，从而基于输入时钟信号合成所需频率，该输入时钟信号为参考时钟信号(REF_CLK)或者为已恢复时钟信号(EXT_CLK)。这些PLL组件与PFD 202、LF 204、VCO 206和FD 208相同并且以类似于上文图2所描述的方式起作用。因此，为了简洁起见，这里不再论述PFD 302、LF 304、VCO
306和FD 308。然而，在图3中，频率跟踪模块360还包括连接到PFD 302的复用器312以允许从本地时钟发生器190(针对REF_CLK)或时钟提取器190(针对EXT_CLK)中选择输入时钟信号。每次只能选择一个输入时钟信号。如果选择了REF_CLK，则不要求开关310断开，因此PLL系统即使在ALM传输期间也能够以闭环连续运作(类似于图2)。如果选择了EXT_CLK，则需要开关310在ALM传输期间断开以将PLL转换为开环(仅在子载波周期的前半部分中，子载波周期的后半部分仍然闭合)。这还有助于在开环周期内恢复VCO漂移。
[0057] 相位跟踪模块372包括相位内插(phase interpolation，PI)单元352、时间到数字转换器(time-to-digital converter，TDC)354和相位选择(phase selection，PS)单元356，它们连接，形成了快速平行数字系统，以执行相位跟踪操作，从而跟踪输出载波信号的最佳时钟相位。PI单元352从频率跟踪模块360接收通过第一相位差间隔相等相位的第一多个FTM输出，并且内插它们以形成较大的通过第二相位差间隔相等相位的第二多个FTM输出，例如从N个时钟相位变成2N、4N或8N个时钟相位。所有第二多个FTM输出同时从PI单元
352发送给TDC 354和PS单元356。TDC 354包括两个输入端，这两个输入端用于同时接收第二多个FTM输出和接收已恢复时钟信号(EXT_CLK)，并且将EXT_CLK的时钟相位与第二多个FTM输出的时钟相位进行比较。如果EXT_CLK与第二多个FTM输出不同相，则包含EXT_REF和第二多个FTM输出之间的相位关系信息的数字控制信号将由TDC 354产生并输入到PS单元
356。PS单元356包括两个输入端，这两个输入端用于从PI单元352同时接收第二多个FTM输出以及从TDC 354接收数字控制信号，并基于接收到的数字控制信号选择第二多个FTM输出中的一个以从PS单元356输出，使得在所有第二多个FTM输出中，所选FTM输出(即PS输出)的时钟相位与EXT_CLK的时钟相位最接近。PS输出还充当相位跟踪模块372的输出(即PTM输出或PTM_CLK)，其用于对目标设备130的数据进行负载调制。
[0058] 例如，考虑具有32个时钟相位输出的PI单元352。这32个时钟相位输出同时输入到TDC 354和PS单元356。在TDC 354中，32个时钟相位输入采用EXT_CLK进行采样并转换为32比特独热码。然后该码被输入到
解码器(未示出)，该码将被解码为5比特二进制码。该5比特二进制码将被输入到PS单元356，其中将选择32个时钟相位输出中的一个以从PS单元356输出。在32个时钟相位输出中，所选输出的相位与EXT_CLK的相位最接近。
[0059] 受益于TDC 354的快速平行数字处理，相位跟踪操作可以在几个时钟循环内，特别是子载波周期的前半部分中的8个时钟循环内完成。因此，本实施例适合于相位同步的第二种策略(S2)。一旦选择该相位，即使频率与13.56MHz的最大偏离为14KHz，基于以下计算，10个时钟循环(即半个子载波周期的8个循环+2个循环的余量)内的最坏相位偏移仅为15度：
[0060]
[0061] 鉴于上文，本实施例为ALM传输了提供足够的余量。然而，对于通过模拟控制电压连续调整VCO输出的相位/频率的模拟PLL系统(图2和图3)，由于开环/闭环转变，PLL系统可能会受到严重干扰。因此，为了解决这个问题，使用全数字PLL系统来代替模拟PLL系统，如图4所示。
[0062] 在图4中，频率跟踪模块460包括时间-数字转换器(TDC)402、数字环路滤波器(digital loop filter，DLF)404、数控振荡器(digitally controlled oscillator，DCO)406和分频器(frequency divider，FD)408，它们按顺序连接，形成了全数字PLL系统，以执行频率跟踪操作，从而基于输入时钟信号合成所需频率。频率跟踪模块460还包括连接到TDC 402的用于选择输入时钟信号的复用器412，该输入时钟信号为REF_CLK或为EXT_CLK。
TDC 402从复用器412接收输入时钟信号以及从FD 408接收反馈信号(FB_CLK)，并且将FB_CLK的相位与输入时钟信号的相位进行比较。如果FB_CLK和输入时钟信号不同相，则包含两个信号之间的相位偏移信息的数字信号将由TDC 402产生并输入到DLF404。DLF 404对从TDC 402接收到的数字信号执行滤波操作并且产生与FB_CLK和输入时钟信号之间的检测到的相位偏移相关的数字控制信号。
[0063] DCO 406从DLF 404接收数字控制信号并且产生相位基于所接收到的数字控制信号进行调整的DCO输出。DCO输出还充当频率跟踪模块460的输出(即FTM输出或FTM_CLK)。FD 408接收DCO输出并将其频率除以一个数(或分频比)以将DCO输出的频率变为等于或接近于输入时钟信号的频率的值。该数是可改变的，可以是一个整数或非整数，使得能够产生所需频率的反馈信号(FB_CLK)并将其输入到TDC 402，从而检测与输入时钟信号的相位偏移。这种全数字PLL没有或几乎没有受到由于开环/闭环转变导致的不良干扰。根据传输类型或所选输入时钟信号在合适时间控制开关410断开和闭合。如果选择了REF_CLK，则不要求断开开关410，并且PLL将始终以闭环运作。如果选择了EXT_CLK，则需要开关410在ALM传输期间(只在子载波周期的前半部分中)断开。当DCO 406处于锁定阶段时，FTM输出基于输入时钟信号处于所需频率。
[0064] 相位跟踪模块472包括PI单元452、TDC 454和PS单元456，它们连接，形成了快速平行数字系统，以执行相位跟踪操作，从而跟踪输出载波信号的最佳时钟相位。这些组件与PI单元352、TDC 354和PS单元356相同并且以类似于上文图3所描述的方式起作用。因此，为了简洁起见，这里不再论述PI单元452、TDC 454和PS单元456。
[0065] 图6示出了一种由如上所述的NFC设备130为ALM传输准备载波信号的方法600的概述。方法600开始于步骤610，由NFC设备130中的本地时钟发生器190生成参考时钟信号(REF_CLK)。在步骤630中，方法600包括：NFC设备130中的时钟提取器180从启动器设备110生成的F1中恢复时钟信号(EXT_CLK)。在步骤650中，NFC设备130中的频率跟踪模块执行频率跟踪操作以产生所需频率的输出。在步骤670中，NFC设备130中的相位跟踪模块执行相位跟踪操作以产生相位和频率正确对准的输出，用于对NFC设备130的数据进行负载调制，从而形成负载调制后信号以向启动器设备110主动传输。
[0066] 在步骤650中，模拟PLL系统或全数字PLL系统可以执行频率跟踪操作。模拟PLL系统包括NFC设备130中的如上文图2和图3所述的PFD(202、302)、LP(204、304)、VCO(206、306)和FD(208、308)。全数字PLL系统包括NFC设备130中的如上文图4所述的TDC 402、DLF 404、DCO 406和FD 408。步骤650还包括以下步骤：
[0067] 通过复用器(312、412)接收输入时钟信号(REF_CLK或EXT_CLK)。输入时钟信号还可以在没有复用器的情况下直接接收。
[0068] 将PLL反馈信号的相位和/或频率与输入时钟信号的相位和/或频率进行比较并且为了响应反馈信号与输入时钟信号之间的相位偏移和/或频率偏移而产生控制信号。该步骤可以由PFD或TDC执行。
[0069] 对控制信号执行滤波操作并且产生与反馈信号和输入时钟信号之间的相位偏移和/或频率偏移相关的控制值。该步骤可以由LP或DLF执行。
[0070] 基于控制值调整VCO或DCO的相位和/或频率并且产生相位和/或频率已进行调整的VCO/DCO输出，该VCO/DCO输出充当频率跟踪模块的输出(FTM输出或FTM_CLK)。
[0071] 将VCO/DCO输出的频率除以一个数，该数可改变为任意合适的值，从而将VCO/DCO输出的频率变为等于或接近于输入时钟信号的频率，并且产生新的反馈信号。该步骤由FD执行。
[0072] 上文的频率跟踪步骤将继续，直到反馈信号与输入时钟信号对准，其中反馈信号和输入时钟信号同相并且它们的频率在可接受频率准确度内相等或相近。
[0073] 在步骤670中，相位跟踪操作可以由包括NFC设备130中的如上文图2所述的PI单元252、相位采样器254和DLF 256的反馈环路系统或者包括NFC设备130中的如上文图3和图4所述的PI单元(352、452)、TDC(354、454)和PS单元(356、456)的平行数字系统执行。对于包括PI单元、相位采样器和DLF的反馈环路系统，步骤670还包括以下步骤：
[0074] 从频率跟踪模块接收第一多个FTM输出并且内插第一多个FTM输出以形成更大的第二多个FTM输出。该步骤由PI单元执行。
[0075] 基于来自DLF的数字控制信号选择第二多个FTM输出中的一个以从PI单元输出作为PI输出，使得在所有第二多个FTM输出中，PI输出的相位与已恢复时钟信号(EXT_CLK)的相位最接近。PI输出充当PTM输出。
[0076] 将EXT_CLK的相位与PI输出的相位进行比较并且为了响应EXT_CLK和PI输出之间的相位偏移而产生数字信号。该步骤由相位采样器执行。
[0077] 对数字信号执行滤波操作并且产生与EXT_CLK和PI输出之间的相位偏移相关并且要输入到PI单元的数字控制信号。该步骤由DLP执行。
[0078] 上文的相位跟踪步骤将继续，直到PI输出与EXT_CLK对准，其中PI输出和EXT_CLK在可接受相位准确度内彼此同相或接近。
[0079] 对于包括PI单元、TDC和PS单元的平行数字系统，步骤670还包括以下步骤：
[0080] 从频率跟踪模块接收第一多个FTM输出并且内插第一多个FTM输出以形成更大的第二多个FTM输出。该步骤由PI单元执行。
[0081] 同时向TDC和PS单元发送所有第二多个FTM输出。
[0082] 将EXT_CLK的相位与第二多个FTM输出的相位进行比较并且产生与EXT_CLK和第二多个FTM输出之间的相位关系相关的数字控制信号。该步骤由TDC执行。
[0083] 基于来自TDC的数字控制信号选择第二多个FTM输出中的一个以从PS单元输出作为PS输出，使得在所有第二多个FTM输出中，PS输出的相位与EXT_CLK的相位最接近。PS输出充当PTM输出。
[0084] 虽然本发明已经在某些方面结合具体实施例进行了描述，但是本领域技术人员应该理解，可以对本发明进行各种
修改和/或变化而不脱离本发明的范围，如所附
权利要求书概述和阐述。因此，各实施例在所有方面应认为是说明性的而不是限制性的。
