首页 / 专利库 / 控制系统 / 锁相环 / 全数字锁相环 / 一种全数字锁相环及其快速锁相方法

一种全数字相环及其快速锁相方法

阅读:1008发布:2020-05-18

专利汇可以提供一种全数字相环及其快速锁相方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种全数字 锁 相环及其快速锁相方法,其中,所述快速锁相方法通过检测当前输入的参考 信号 的下降沿是否到来,当参考信号的下降沿到来时数控 振荡器 输出重构信号;对所述重构信号进行分频后将其与参考信号的 频率 进行对比,并根据对比结果输出相应的电平信号;根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;当粗调次数达到预设次数时,根据重构信号和参考信号的 相位 关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字 锁相环 进入锁定状态,使得锁相环的锁定时间仅与输出的 频率范围 和 精度 有关,且通过不同步长的粗调和细调有效减少搜索次数,减小锁定时间实现快速锁相。,下面是一种全数字相环及其快速锁相方法专利的具体信息内容。

1.一种全数字相环的快速锁相方法,其特征在于,包括如下步骤:
检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时数控振荡器输出重构信号;
对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;
根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;
当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
2.根据权利要求1所述的全数字锁相环的快速锁相方法,其特征在于,所述检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时控制数字振荡器输出重构信号的步骤之前还包括:检测当前是否接收到复位信号,若否,则检测当前输入的参考信号的下降沿是否到来。
3.根据权利要求1所述的全数字锁相环的快速锁相方法,其特征在于,所述对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号的步骤具体包括:
对所述重构信号进行分频后将其与参考信号的频率进行对比,当参考信号的频率大于重构信号的频率时输出高电平信号;当参考信号的频率小于重构信号的频率时输出低电平信号。
4.根据权利要求3所述的全数字锁相环的快速锁相方法,其特征在于,所述根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率的步骤具体包括:
当输出高电平信号时,按预设规则将频率控制字的值增大;当输出低电平信号时,按预设规则将频率控制字的值减小,以调节重构信号的输出频率。
5.根据权利要求4所述的全数字锁相环的快速锁相方法,其特征在于,所述当输出高电平信号时,按预设规则将频率控制字的值增大的步骤具体包括:
当输出高电平信号时,将频率控制字的值增大,其中增大的量为频率控制字最大值与当前频率控制字的值的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最小值。
6.根据权利要求4所述的全数字锁相环的快速锁相方法,其特征在于,所述当输出低电平信号时,按预设规则将频率控制字的值减小的步骤具体包括:
当输出低电平信号时,将频率控制字的值减小,其中减小的量为当前频率控制字的值与频率控制字最小值的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最大值。
7.根据权利要求1所述的全数字锁相环的快速锁相方法,其特征在于,所述根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率的步骤之后还包括:
每完成一次频率控制字跳变则跳变次数加一,判断当前跳变次数是否大于等于预设次数,若是则输出模式切换信号进入细调模式,否则输出模式保持信号继续保持粗调模式。
8.根据权利要求7所述的全数字锁相环的快速锁相方法,其特征在于,所述当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态的步骤包括:
当粗调次数达到预设次数时,判断重构信号和参考信号的相位关系是否变化,若是则记录若干次相位关系变化时对应的频率控制字的值;
计算若干次相位关系变化时对应的频率控制字的平均值,将其作为当前频率控制字的值;
根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
9.根据权利要求1-8任意一项所述的全数字锁相环的快速锁相方法,其特征在于,所述预设次数为10次。
10.一种采用如权利要求1所述的快速锁相方法锁相的全数字锁相环,其特征在于,包括:
数控振荡器,用于在参考信号的下降沿到来时输出重构信号;
分频模,用于对所述重构信号进行分频;
频率比较模块,用于将分频后的重构信号与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;
制模块,用于根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;以及当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。

说明书全文

一种全数字相环及其快速锁相方法

技术领域

[0001] 本发明涉及锁相环技术领域,特别涉及一种全数字锁相环及其快速锁相方法。

背景技术

[0002] 锁相环(Phase-Locked Loop,PLL)是一个能对输入信号进行自动跟踪负反馈控制电路。所谓锁相,顾名思义,就是利用输入与输出信号之间的相位差进行相位地自动调节,以使输出信号的频率自动跟踪输入信号的频率,从而最终完成两个信号之间相位同步与频率自动跟踪的功能。锁相技术是一项重要的自动反馈控制技术,它在许多领域得到了广泛应用,如仪器仪表、通信以及数字信号处理等。
[0003] 当前全集成收发机SOC正在向多模、多功能、电压和低功耗方向快速发展,采用晶体管特征尺寸不断减小的先进CMOS工艺已经成为当前射频集成电路设计的一种主流的选择,其优势不仅在于有截止频率更高的器件可供选用,还有利于系统集成度的进一步提高,在同一个芯片上能布置更多的模来完成更多的功能。但是随着核心器件电源电压的不断降低,作为其中关键模块的锁相环频率综合器的设计难度也在不断加大,需要应对的新问题、新挑战也在不断出现。特别是如何实现高集成度、高频谱纯净度、高频率分辨率、宽输出频率覆盖范围以及快速锁定的锁相环频率综合器已经成为制约集成无线通信系统性能提升的一个瓶颈问题。这一问题作为射频集成电路设计师所要面对的共同挑战,吸引了学术界和工业界广泛关注,已经成为一个热点研究方向。
[0004] 目前,应用于快速锁定的技术有很多种,例如提高参考时钟频率、环路带宽自适应技术、前馈补偿技术以及频率控制字预置技术等等,这些现有传统结构的全数字锁相环(ADPLL)的锁定时间与输出的频率范围滤波器带宽、目标频率和频率精度有关,输出频率范围越大,滤波器带宽越小,目标频率离起始频率越远,频率精度越高,则锁定时间越长,因此限制了快速锁相技术的发展。
[0005] 因而现有技术还有待改进和提高。

发明内容

[0006] 鉴于上述现有技术的不足之处,本发明的目的在于提供一种全数字锁相环及其快速锁相方法,使得锁相环的锁定时间仅与输出的频率范围和精度有关,且通过不同步长的粗调和细调有效减少搜索次数,减小锁定时间实现快速锁相。
[0007] 为了达到上述目的,本发明采取了以下技术方案:一种全数字锁相环的快速锁相方法,其包括如下步骤:
检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时数控振荡器输出重构信号;
对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;
根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;
当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
[0008] 所述的全数字锁相环的快速锁相方法中,所述检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时控制数字振荡器输出重构信号的步骤之前还包括:检测当前是否接收到复位信号,若否,则检测当前输入的参考信号的下降沿是否到来。
[0009] 所述的全数字锁相环的快速锁相方法中,所述对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号的步骤具体包括:对所述重构信号进行分频后将其与参考信号的频率进行对比,当参考信号的频率大于重构信号的频率时输出高电平信号;当参考信号的频率小于重构信号的频率时输出低电平信号。
[0010] 所述的全数字锁相环的快速锁相方法中,所述根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率的步骤具体包括:当输出高电平信号时,按预设规则将频率控制字的值增大;当输出低电平信号时,按预设规则将频率控制字的值减小,以调节重构信号的输出频率。
[0011] 所述的全数字锁相环的快速锁相方法中,所述当输出高电平信号时,按预设规则将频率控制字的值增大的步骤具体包括:当输出高电平信号时,将频率控制字的值增大,其中增大的量为频率控制字最大值与当前频率控制字的值的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最小值。
[0012] 所述的全数字锁相环的快速锁相方法中,所述当输出低电平信号时,按预设规则将频率控制字的值减小的步骤具体包括:当输出低电平信号时,将频率控制字的值减小,其中减小的量为当前频率控制字的值与频率控制字最小值的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最大值。
[0013] 所述的全数字锁相环的快速锁相方法中,所述根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率的步骤之后还包括:每完成一次频率控制字跳变则跳变次数加一,判断当前跳变次数是否大于等于预设次数,若是则输出模式切换信号进入细调模式,否则输出模式保持信号继续保持粗调模式。
[0014] 所述的全数字锁相环的快速锁相方法中,所述当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态的步骤包括:当粗调次数达到预设次数时,判断重构信号和参考信号的相位关系是否变化,若是则记录若干次相位关系变化时对应的频率控制字的值;
计算若干次相位关系变化时对应的频率控制字的平均值,将其作为当前频率控制字的值;
根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
[0015] 所述的全数字锁相环的快速锁相方法中,所述预设次数为10次。
[0016] 一种采用如上所述的快速锁相方法锁相的全数字锁相环,其包括:数控振荡器,用于在参考信号的下降沿到来时输出重构信号;
分频模块,用于对所述重构信号进行分频;
频率比较模块,用于将分频后的重构信号与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;
制模块,用于根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;以及当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
[0017] 相较于现有技术,本发明提供的全数字锁相环及其快速锁相方法中,所述快速锁相方法通过检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时数控振荡器输出重构信号;对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态,使得锁相环的锁定时间仅与输出的频率范围和精度有关,且通过不同步长的粗调和细调有效减少搜索次数,减小锁定时间实现快速锁相。附图说明
[0018] 图1为本发明提供的全数字锁相环的快速锁相方法的流程图
[0019] 图2为本发明提供的全数字锁相环的快速锁相方法中参考信号与重构信号的频率对比示意图。
[0020] 图3中(a)图为现有技术中锁相环的锁定过程示意图。
[0021] 图3中(b)图为本发明提供的全数字锁相环的快速锁相方法的锁定过程示意图图4为本发明提供的全数字锁相环的快速锁相方法应用实施例的流程图。
[0022] 图5为本发明提供的全数字锁相环的快速锁相方法捕获2.24G时钟的仿真波形图。
[0023] 图6为本发明提供的全数字锁相环的结构框图

具体实施方式

[0024] 鉴于现有技术中锁相环的锁定时间与输出的频率范围、滤波器贷款‘目标频率和频率进度相关,影响锁定时间等缺点,本发明的目的在于提供一种全数字锁相环及其快速锁相方法,使得锁相环的锁定时间仅与输出的频率范围和精度有关,且通过不同步长的粗调和细调有效减少搜索次数,减小锁定时间实现快速锁相。
[0025] 为使本发明的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
[0026] 请参阅图1,本发明提供的全数字锁相环的快速锁相方法包括如下步骤:S100、检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时数控振荡器输出重构信号;
S200、对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;
S300、根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;
S400、当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
[0027] 本发明提供的种全数字锁相环的快速锁相方法首先检测当前输入的参考信号的下降沿是否到来,若下降沿未到来则数控振荡器处于复位状态不工作,当参考信号的下降沿到来时则数控振荡器开始工作,产生重构信号,之后对所述重构信号进行分频处理后将其与参考信号的频率进行对比,根据对比结果输出相应的电平信号,之后根据所述电平信号按预设规则粗调频率控制字的值进行频率跳变,以调节重构信号的输出频率,根据数控振荡器所有频率控制字的数量进行预设次数的粗调后,即当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态,本发明提供的快速锁相方法使得锁定时间仅与输出的频率范围和精度有关,且通过不同步长的粗调和细调有效减少搜索次数,减小锁定时间实现快速锁相。
[0028] 优选地,所述步骤S100之前还包括步骤:S110、检测当前是否接收到复位信号,若否,则检测当前输入的参考信号的下降沿是否到来。
[0029] 即在全数字锁相环开始工作后,会先检查复位信号判断电路是否复位,若复位则此时锁相环不工作,不进行后续的检测参考信号下降沿的过程,若没有接收到复位信号则检测当前输入的参考信号的下降沿是否到来,保证锁相环工作的正确性和稳定性
[0030] 具体地,在进行频率对比时,所述步骤S200具体包括:对所述重构信号进行分频后将其与参考信号的频率进行对比,当参考信号的频率大于重构信号的频率时输出高电平信号;当参考信号的频率小于重构信号的频率时输出低电平信号。
[0031] 本实施例中,在进行频率对比时,当参考信号的频率大于重构信号的频率时输出高电平信号;当参考信号的频率小于重构信号的频率时输出低电平信号,具体对比方式请参阅图2,由于在参考信号为高电平时,数控振荡器处于复位状态不工作,参考信号的下降沿到来时复位状态才结束,数控振荡器开始工作输出重构信号,因此在进行频率对比时,只要比较参考信号的上升沿河重构信号的上升沿哪个先到来即可,当参考信号的上升沿先到来,则表示参考信号的频率大于重构信号的频率,输出的结果信号为高电平;当重构信号的上升沿先到来,则表示参考信号的频率小于重构信号的频率,输出的结果信号低为电平,如图2所示,通过上述对比方式,可准确、直接地判断出重构信号1的频率小于参考信号,而重构信号2的频率大于参考信号,实现准确、高效的频率对比,从而输出准确的对比结果以用于后续进行频率锁定。
[0032] 进一步地,当获取了频率对比结果后,所述步骤S300具体包括:当输出高电平信号时,按预设规则将频率控制字的值增大;当输出低电平信号时,按预设规则将频率控制字的值减小,以调节重构信号的输出频率。
[0033] 本实施例中,在进行了频率对比获取电平信号后,当输出高电平信号时,说明此时参考信号的频率大于重构信号的频率,则按预设规则将频率控制字的值增大,使频率控制字往高频率处跳变;当输出低电平信号时,说明此时参考信号的频率小于重构信号的频率,则按预设规则将频率控制字的值减小,使频率控制字往低频率处跳变,以调节重构信号的输出频率,完成频率粗调过程,使得重构信号的输出频率能快速逼近目标频率,提高频率锁定速度。
[0034] 具体来说,当输出高电平信号时,按预设规则将频率控制字的值增大的步骤中,当输出高电平信号时,将频率控制字的值增大,其中增大的量为频率控制字最大值与当前频率控制字的值的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最小值;当输出低电平信号时,按预设规则将频率控制字的值减小的步骤中,当输出低电平信号时,将频率控制字的值减小,其中减小的量为当前频率控制字的值与频率控制字最小值的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最大值。
[0035] 即具体实施时,根据频率比较的输出结果来调整频率控制字P的值,当比较结果为高电平时,参考信号 的频率大于重构信号 的频率,控制频率控制字P增大,增大的量为频率控制字最大值 与当前频率控制字P的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最小值 ,如公式(1)所示:而当比较结果为低电平时,参考信号 的频率小于重构信号 的频率,控制频率控制字P减小,其中减小的量为当前频率控制字P与频率控制字最小值 的差值的一半,并将更新后的频率控制字的值赋值给频率控制字最大值 ,如公式(2)所示:
具体请一并参阅图3,传统的锁相环锁定过程如图2中的(a)所示,在开始时,根据环路的带宽,时间数字转换器的检测范围、数控振荡器的分辨率等因素,以一定的步长,逐步的接近目标频率,并在接近目标频率后,以目标频率为中心,来回跳动,接近。这种模式的缺点是,锁相环的锁定时间和环路的带宽、输出的频率范围、接近目标频率时的最大步长、目标频率距离起始频率的距离大小有关。当环路带宽越小、接近时的最大步长越小、目标频率距离起始频率越远、输出的频率范围越大,则锁定时间越长。
[0036] 而本发明提供的快速锁相方法的锁相过程,如图2中的(b)所示,根据输入的参考信号 和数控振荡器输出的重构信号 进行频率对比后,根据比较结果,以数控振荡器的所有频率控制字为搜索范围,以当前的频率控制字和最大或最小频率控制字之间差的一半为步长,进行频率跳变,对目标频率进行逼近,即本发明的中锁定时间则与环路带宽无关,与目标频率距离起始频率的大小无关,仅与输出的频率范围和数控振荡器的分辨率,如果频率控制字的大小在2的N次方和N-1次方之间的话,则只需要N次搜索即可完成频率锁定,有效提高了锁定时间,实现全数字锁相环的快速锁相功能。
[0037] 优选地,所述步骤S300之后还包括:S310、每完成一次频率控制字跳变则跳变次数加一,判断当前跳变次数是否大于等于预设次数,若是则输出模式切换信号进入细调模式,否则输出模式保持信号继续保持粗调模式。
[0038] 本实施例中,在进行频率粗调时,每完成一次频率控制字跳变则跳变次数加一,每次进行频率跳变前判断当前跳变次数是否大于等于预设次数,若是则输出模式切换信号进入细调模式,减小频率跳变步长,否则输出模式保持信号继续保持粗调模式,以快速逼近目标频率。具体实施时,数控振荡器中可分为粗调模块和细调模块,以粗调模块通过两个三位信号,U[2:0]和L[2:0]来控制,细调模块通过一个六位信号F[5:0]来控制为例,为了防止数控振荡器输出的频率突变的问题,所以粗调信号工作时每次只能选择相邻的两个开关打开,依次粗调有5种组合,细调有64种组合,所以整个数控振荡器共有320个不同的频率控制字,由于 ,因此本实施例中所述预设次数选为10次,即可完成粗调控制,进入细调模式,
进一步地,所述步骤S400包括:
S401、当粗调次数达到预设次数时,判断重构信号和参考信号的相位关系是否变化,若是则记录若干次相位关系变化时对应的频率控制字的值;
S402、计算若干次相位关系变化时对应的频率控制字的平均值,将其作为当前频率控制字的值;
S403、根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。
[0039] 本实施例中,在完成了预设次数的频率粗调后则进入细调模式,对重构信号频率进行微调,先判断重构信号和参考信号的相位关系是否变化,若是则记录若干次相位关系变化时对应的频率控制字的值,例如当重构信号和参考信号的相位关系是否变化两次时记录两次相位关系变化时对应的两个频率控制字的值,之后计算若干次相位关系变化时对应的频率控制字的平均值,将其作为当前频率控制字的值,即取之前记录的两个频率控制字的值作为当前的频率控制字,之后根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,完成细调过程,使得全数字锁相环进入锁定状态,通过粗调过程快速逼近目标频率后再细调频率,以快速完成锁相过程,大大提高了锁相环的工作效率。
[0040] 以下结合图4和图5,举应用实施例对本发明提供的快锁锁相方法的锁相过程和仿真结果进行说明:S1、检查复位信号,判断电路是否复位,若复位则进入步骤S2;
S2、检测参考信号的下降沿是否到来,若参考信号的下降沿未到来,则进入步骤S3;若参考信号的下降沿到来,则进入步骤S4;
S3、数控振荡器处于复位状态,不工作;
S4、数控振荡器开始工作,产生重构信号;
S5、对参考信号和重构信号的频率进行对比,,判断是否参考信号的上升沿是否先到来,若是则进入步骤S7,否则进入步骤S6;
S6、重构信号的频率大于参考信号的频率,控制频率控制字往低频处跳变;
S7、参考信号的频率大于重构信号的频率,控制频率控制字往高频率处跳变;
S8、跳变完成后跳变次数加一;
S9、判断跳变次数是否大于10次;若是则进入步骤S10,否则返回步骤S2;
S10、对重构信号进行微调;
S11、判断重构信号和参考信号之间的相位关系是否变化两次,若是则进入步骤S12;
S12、记录两次相位关系变化是频率控制字的值,取二者的平均值作为当前频率控制字的值;
S13、根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,锁相环进入锁定状态。
[0041] 仿真波形如图5所示,重构信号输出的频率范围为800MHz 2.4GHz,其中分频因子~为32,捕获2.24GHz时钟,在230ns时由粗调模式变为微调模式,在590ns时,整体电路开始锁定。在使用传统结构的全数字锁相环中,捕获2.24GHz的时钟需要2400ns左右,捕获其他频率的时钟的锁定时间也有所不同。本发明提供的快速锁相方法,所有捕获的时钟的锁定时间基本一致,节约了约72%的时间。
[0042] 基于上述全数字锁相环的快速锁相方法,本发明还相应提供一种全数字锁相环,其采用如上所述的快速锁相方法进行锁相,如图6所示,所述全数字锁相环包括数控振荡器10、分频模块20、频率比较模块30和控制模块40,所述数控振荡器10、分频模块20、频率比较模块30和控制模块40依次连接,所述控制模块40还连接数控振荡器10,其中所述数控振荡器10用于在参考信号的下降沿到来时输出重构信号;所述分频模块20用于对所述重构信号进行分频;所述频率比较模块30用于将分频后的重构信号与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;所述控制模块40用于根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;以及当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态。具体请参阅上述方法对应的实施例。
[0043] 进一步地,所述全数字锁相环还包括粗细调判断模块50和DCO译码器60,所述粗细调判断模块50与控制模块40连接,用于在每完成一次频率控制字跳变则跳变次数加一,判断当前跳变次数是否大于等于预设次数,若是则输出模式切换信号进入细调模式,否则输出模式保持信号继续保持粗调模式。所述DCO译码器60与控制模块40和数控振荡器10连接,用于对控制模块40输出的控制信号进行译码后输出至数控振荡器10。具体请参阅上述方法对应的实施例。
[0044] 更进一步地,所述分频模块20包括二分频器201和可变模分频器202,所述二分频器201和可变模分频器202连接,通过所述分频器和可变模分频器202对重构信号进行分频以得到相应的输出频率,其中二分频器201可以工作在高频率下,最高工作频率为2.7GHz,可变模分频器202为N输入偶数分频器,可以分频的范围是2分频到30分频,具体可根据实际需要选择。
[0045] 综上所述,本发明提供的全数字锁相环及其快速锁相方法中,所述快速锁相方法通过检测当前输入的参考信号的下降沿是否到来,当参考信号的下降沿到来时数控振荡器输出重构信号;对所述重构信号进行分频后将其与参考信号的频率进行对比,并根据对比结果输出相应的电平信号;根据所述电平信号按预设规则粗调频率控制字的值以调节重构信号的输出频率;当粗调次数达到预设次数时,根据重构信号和参考信号的相位关系对频率控制字的值进行细调使得分频后的所述重构信号的频率与参考信号的频率相等,全数字锁相环进入锁定状态,使得锁相环的锁定时间仅与输出的频率范围和精度有关,且通过不同步长的粗调和细调有效减少搜索次数,减小锁定时间实现快速锁相。
[0046] 可以理解的是,对本领域普通技术人员来说,可以根据本发明的技术方案及其发明构思加以等同替换或改变,而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈