一种时钟同步系统
阅读：1017发布：2020-06-08
专利汇可以提供一种时钟同步系统专利检索，专利查询，专利分析的服务。并且本 申请 提供了一种时钟同步系统，应用于多模冗余系统，所述多模冗余系统包括至少两个相互独立的同步模 块 ，每个所述同步模块包括一个所述时钟同步系统，所述时钟同步系统包括：三取二功能器；第一全数字 锁 相环；同步计数器；第一曼彻斯特 编码器 ；处理器；同步判断器。实现了多模冗余系统中所有时钟同步系统的计数时钟 信号 的同步和多模冗余系统中所有同步模块的时钟同步。，下面是一种时钟同步系统专利的具体信息内容。
1.一种时钟同步系统，应用于多模冗余系统，所述多模冗余系统包括至少两个相互独立的同步模块，每个所述同步模块包括一个所述时钟同步系统，其特征在于，所述时钟同步系统包括：
三取二功能器，用于从各个时钟同步系统各自的时钟信号中提取一个时钟信号作为反馈时钟信号；
第一全数字锁相环，用于接收所述反馈时钟信号，对所述反馈时钟信号进行处理生成计数时钟信号、状态跳转时钟信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，并跟踪所述反馈时钟信号，直至所述计数时钟信号和所述反馈时钟信号的周期相同，相位差保持固定不变，当所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变时，所述多模冗余系统中所有时钟同步系统中的所述全数字锁相环生成相同的计数时钟信号；
同步计数器，用于计算所述计数时钟信号中同一类型跳变沿的个数，生成同步计数值；
第一曼彻斯特编码器，用于依据所述同步计数值、所述状态跳转时钟信号、所述采样时钟信号以及所述时钟同步系统的状态值生成同步输出信号，其中所述状态值用于描述所述时钟同步系统的运行顺序；
处理器，用于获取其他各个时钟同步系统的同步输出信号，分别对其他各个时钟同步系统的同步输出信号进行解析，得到其他各个同步输出信号各自对应的计数时钟信号、与所述其他各个同步输出信号各自对应的计数时钟信号相位差为90度的时钟信号、同步计数值和状态值；
同步判断器，用于对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值，从所有所述待判断同步计数值中提取出一个同步计数值作为各个时钟同步系统的当前同步计数值。
2.根据权利要求1所述的系统，其特征在于，所述处理器包括第二全数字锁相环和第二曼彻斯特解码器，所述第二全数字锁相环和所述第二曼彻斯特解码器的个数是所述多模冗余系统中时钟同步系统的总个数减1，其中：
所述第二全数字锁相环，用于获取其他各个时钟同步系统中的一个时钟同步系统的同步输出信号，并解析所述其他各个时钟同步系统中的一个时钟同步系统的同步输出信号，得到所述其他各个时钟同步系统中的一个时钟同步系统的同步输出信号对应的时钟同步系统的时钟信号、计数时钟信号，将所述其他各个时钟同步系统中的一个时钟同步系统的同步输出信号对应的时钟同步系统的时钟信号发送至所述三取二功能器；
第二曼彻斯特解码器，用于接收所述第二全数字锁相环解析的同步输出信号和所述第二全数字锁相环得到的计数时钟信号，依据所述第二全数字锁相环解析的同步输出信号和所述第二全数字锁相环得到的计数时钟信号提取所述第二全数字锁相环解析的同步输出信号对应的时钟同步系统同步计数值和状态值，并发送所述第二全数字锁相环解析的同步输出信号对应的时钟同步系统同步计数值和状态值至所述同步判断器。
3.根据权利要求1所述的系统，其特征在于，所述第一全数字锁相环包括：鉴相器、数字环形滤波器和数字压控振荡器，其中：
所述鉴相器，用于计算所述数字压控振荡器发送的计数时钟信号和所述反馈时钟信号的相位差，并生成所述相位差对应的相位差信号；
所述数字环形滤波器，用于接收所述鉴相器发送的所述相位差信号，并生成与所述相位差信号对应的脉冲信号；
所述数字压控振荡器，用于接收所述反馈时钟信号，对所述反馈时钟信号进行分频得到计数时钟信号、状态跳转信号、采样时钟信号和与所述反馈时钟信号进行分频得到计数时钟信号相位差为90度的时钟信号，并接收所述数字环形滤波器发送的所述脉冲信号，依据所述脉冲信号和所述反馈时钟信号调整所述反馈时钟信号进行分频得到计数时钟信号的相位，直至所述反馈时钟信号进行分频得到计数时钟信号的相位和所述反馈时钟信号的相位之差保持固定不变。
4.根据权利要求1所述的系统，其特征在于，所述第一曼彻斯特编码器具体用于使用伪随机序列分别对所述第一曼彻斯特编码器所位于的时钟同步系统的所述同步计数值和所述状态值进行加密，依据加密后的同步计数值、加密后的状态值、所述状态跳转时钟信号和所述采样时钟信号生成同步输出信号；
进一步，所述第一曼彻斯特编码器还用于存储所述第一曼彻斯特编码器所位于的所述时钟同步系统的同步计数值，并对存储的同步计数值进行循环冗余校验运算，生成循环冗余校验码，并将所述循环冗余校验码发送至其他各个时钟同步系统；
所述处理器具体用于接收其他各个时钟同步系统各自的第一曼彻斯特编码器发送的所述循环冗余校验码，以验证得到的其他各个时钟同步系统各自对应的同步计数值是否正确。
5.根据权利要求1所述的系统，其特征在于，所述同步判断器包括组合器、比较器和提取器，其中：
所述组合器，用于对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值；
所述比较器，用于从所有待判断同步计数值中选取数值最大的待判断同步计数值作为当前待判断同步计数值；
所述提取器，用于从所述当前待判断同步计数值中提取同步计数值，并将提取到的同步计数值作为各个时钟同步系统的当前同步计数值。
6.根据权利要求1所述的系统，其特征在于，所述多模冗余系统包括三个相互独立的同步模块，所述三取二功能器包括第一端口和第二端口，所述第一端口和所述第二端口各自接收其他各个时钟同步系统的时钟信号，且所述第一端口和所述第二端口仅接收一个时钟同步系统的时钟信号；
所述三取二功能器具体用于当第一端口接收到时钟信号时，提取第一端口接收到的时钟信号作为反馈时钟信号；当第一端口未接收到时钟信号，而第二端口接收到时钟信号时，提取第二端口接收到的时钟信号作为反馈时钟信号；当第一端口和第二端口未接收到时钟信号时，将所述三取二功能器所位于的时钟同步系统的时钟信号作为反馈时钟信号。
7.根据权利要求1至6任意一项所述的系统，其特征在于，所述第一全数字锁相环对所述反馈时钟信号进行处理生成的所述计数时钟信号和所述状态跳转时钟信号频率相同、相位差的绝对值为180度；
所述采样时钟信号的上升沿对应所述状态跳转信号高电平中间位置或低电平中间位置。
一种时钟同步系统
技术领域
[0001] 本申请涉及时钟同步领域，特别涉及一种时钟同步系统。
背景技术
[0002] 三模冗余系统包括三个同步模块，该三个同步模块具有相同结构，且三个同步模块互相独立，由于两个同步模块同时出现错误的概率很小，因此可以大大提高系统的可信性。同时，为保障每个同步模块的可靠性，保证及时处理一次故障，系统还具有故障检测能力，周期性或在需要时检测故障，发现故障后能及时定位，进行故障处理，减少二次故障发生概率，因此，三模冗余系统是一个高可靠性和高安全性的冗余系统结构。
[0003] 其中三模冗余系统中的三个同步模块可以是三个相同的部件或三个相同的计算机。三模冗余系统的核心是三个同步模块的同步运行，而三个同步模块的同步运行的核心是三个同步模块的时钟同步。
[0004] 目前实现三个同步模块的时钟同步可以通过软件协议中的时钟对准校时技术，但通过软件协议中的时钟对准校时技术实现三个同步模块的时钟同步为软件同步方式，且误差大，因此目前尚不存在一种通过硬件实现三模冗余系统中三个同步模块时钟同步的同步方式。发明内容
[0006] 一种时钟同步系统，应用于多模冗余系统，所述多模冗余系统包括至少两个相互独立的同步模块，每个所述同步模块包括一个所述时钟同步系统，所述时钟同步系统包括：
[0007] 三取二功能器，用于从各个时钟同步系统各自的时钟信号中提取一个时钟信号作为反馈时钟信号；
[0008] 第一全数字锁相环，用于接收输入时钟信号，对所述输入时钟信号进行处理生成计数时钟信号、状态跳转时钟信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，并跟踪所述反馈时钟信号，直至所述计数时钟信号和所述反馈时钟信号的周期相同，相位差保持固定不变，当所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变时，所述多模冗余系统中所有时钟同步系统中的所述全数字锁相环生成相同的计数时钟信号；
[0009] 同步计数器，用于计算所述计数时钟信号中同一类型跳变沿的个数，生成同步计数值；
[0011] 处理器，用于获取其他各个时钟同步系统的同步输出信号，分别对其他各个时钟同步系统的同步输出信号进行解析，得到其他各个同步输出信号各自对应的计数时钟信号、与所述其他各个同步输出信号各自对应的计数时钟信号相位差为90度的时钟信号、同步计数值和状态值；
[0012] 同步判断器，用于对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值，从所有所述待判断同步计数值中提取出一个同步计数值作为各个时钟同步系统的当前同步计数值。
[0014] 所述第二全数字锁相环，用于获取其他各个时钟同步系统中的一个时钟同步系统的同步输出信号，并解析该同步输出信号，得到该同步输出信号对应的时钟同步系统的时钟信号、计数时钟信号，将该同步输出信号对应的时钟同步系统的时钟信号发送至所述三取二功能器；
[0015] 第二曼彻斯特解码器，用于接收所述第二全数字锁相环解析的同步输出信号和所述第二全数字锁相环得到的计数时钟信号，依据该同步输出信号和该计数时钟信号提取该同步输出信号对应的时钟同步系统同步计数值和状态值，并发送该同步计数值和该状态值至所述同步判断器。
[0017] 所述鉴相器，用于计算所述数字压控振荡器发送的计数时钟信号和所述反馈时钟信号的相位差，并生成所述相位差对应的相位差信号；
[0018] 所述数字环形滤波器，用于接收所述鉴相器发送的所述相位差信号，并生成与所述相位差信号对应的脉冲信号；
[0019] 所述数字压控振荡器，用于接收输入时钟信号，对输入时钟信号进行分频得到计数时钟信号、状态跳转信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，并接收所述数字环形滤波器发送的所述脉冲信号，依据所述脉冲信号和所述输入时钟信号调整所述计数时钟信号的相位，直至所述计数时钟信号的相位和所述反馈时钟信号的相位之差保持固定不变。
[0020] 优选的，所述第一曼彻斯特编码器具体用于使用伪随机序列分别对所述第一曼彻斯特编码器所位于的时钟同步系统的所述同步计数值和所述状态值进行加密，依据加密后的同步计数值、加密后的状态值、所述状态跳转时钟信号和所述采样时钟信号生成同步输出信号；
[0021] 进一步，所述第一曼彻斯特编码器还用于存储所述第一曼彻斯特编码器所位于的所述时钟同步系统的同步计数值，并对存储的同步计数值进行循环冗余校验运算，生成循环冗余校验码，并将所述循环冗余校验码发送至其他各个时钟同步系统；
[0022] 所述处理器具体用于接收其他各个时钟同步系统各自的第一曼彻斯特编码器发送的所述循环冗余校验码，以验证得到的其他各个时钟同步系统各自对应的同步计数值是否正确。
[0023] 优选的，所述同步判断器包括组合器、比较器和提取器，其中：
[0024] 所述组合器，用于对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值；
[0025] 所述比较器，用于从所有待判断同步计数值中选取数值最大的待判断同步计数值作为当前待判断同步计数值；
[0026] 所述提取器，用于从所述当前待判断同步计数值中提取同步计数值，并将提取到的同步计数值作为各个时钟同步系统的当前同步计数值。
[0027] 优选的，所述多模冗余系统包括三个相互独立的同步模块，所述三取二功能器包括第一端口和第二端口，所述第一端口和所述第二端口各自接收其他各个时钟同步系统的时钟信号，且所述第一端口和所述第二端口仅接收一个时钟同步系统的时钟信号；
[0028] 所述三取二功能器具体用于当第一端口接收到时钟信号时，提取第一端口接收到的时钟信号作为反馈时钟信号；当第一端口未接收到时钟信号，而第二端口接收到时钟信号时，提取第二端口接收到的时钟信号作为反馈时钟信号；当第一端口和第二端口未接收到时钟信号时，将所述三取二功能器所位于的时钟同步系统的时钟信号作为反馈时钟信号。
[0029] 优选的，所述计数时钟信号和所述状态跳转时钟信号频率相同、相位差的绝对值为180度；
[0030] 所述采样时钟信号的上升沿对应所述状态跳转信号高电平中间位置或低电平中间位置。
[0031] 与现有技术相比，本申请的有益效果为：
[0032] 本申请提供一种应用于多模冗余系统的时钟同步系统，可以实现多模冗余系统中至少两个同步模块的时钟同步。在时钟同步系统中，第一全数字锁相环接收输入时钟信号，对所述输入时钟信号进行处理生成计数时钟信号、状态跳转时钟信号和采样时钟信号，并跟踪三取二功能器从其他时钟同步系统提取到的与计数时钟信号周期相同的反馈时钟信号，直至所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变。当所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变时，多模冗余系统中所有时钟同步系统中的所述全数字锁相环生成的计数时钟信号相同。因此，多模冗余系统中所有时钟同步系统的计数时钟信号实现同步。
[0033] 同时，同步判断器对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值，从所有所述待判断同步计数值中提取出一个同步计数值作为各个时钟同步系统的当前同步计数值，使得多模冗余系统中各个时钟同步系统的同步计数值相同，即可以实现多模冗余系统中所有同步模块的时钟同步。
[0034] 进一步，在本申请中，所有时钟同步系统实现计数时钟信号同步，且同步计数值相同，使得所有时钟同步系统能够在同一个时刻得到相同的同步计数值，实现了所有同步模块高精度时钟同步。在所有时钟同步系统运行过程中，即使所有时钟同步系统得到相同的同步计数值的时间不同，但所有时钟同步系统的计数时钟信号同步使得所有时钟同步系统得到相同同步计数值的时间间隔很短，从而实现冗余系统中所有同步模块误差小、精度高的时钟同步。附图说明
[0035] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0036] 图1是本申请提供的一种时钟同步系统的一种结构示意图；
[0037] 图2是第一全数字锁相环生成的各个时钟信号的波形示意图；
[0038] 图3是本申请提供的一种第一全数字锁相环的一种结构示意图；
[0039] 图4是相位差信号的一种波形示意图；
[0040] 图5是相位差信号的另一种波形示意图；
[0041] 图6是相位差信号的再一种波形示意图；
[0042] 图7是同步输出信号的一种波形示意图；
[0043] 图8是三模冗余系统中的时钟同步系统的结构以及工作过程示意图；
[0044] 图9三模冗余系统中三个同步模块数据交互的示意图；
[0045] 图10是三模冗余系统的一种结构示意图。
具体实施方式
[0046] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0047] 一个实施例
[0048] 本申请提供的时钟同步系统应用于多模冗余系统中，该多模冗余系统包括至少两个相互独立的同步模块，每个同步模块包括一个时钟同步系统，现以一个时钟同步系统为例进行介绍。
[0049] 请参见图1，其示出了本申请提供的一种时钟同步系统的一种结构示意图，包括：三取二功能器101、第一全数字锁相环102、同步计数器103、第一曼彻斯特编码器104、处理器105和同步判断器106。
[0050] 三取二功能器101，用于从各个时钟同步系统各自的时钟信号中提取一个时钟信号作为反馈时钟信号。
[0051] 在本实施例中，三取二功能器101具有多个端口，端口的个数为多模冗余系统中时钟同步系统的个数减1，且每个端口与除三取二功能器101所在的时钟同步系统之外的时钟同步系统中的时钟信号一一对应。例如，多模冗余系统中包括三个相互独立的同步模块，三个模块包括的时钟同步系统分别为时钟同步系统A，时钟同步系统B和时钟同步系统C，位于时钟同步系统A的三取二功能器101具有两个端口，分别为端口1、端口2，其中端口1对应时钟同步系统B，用于接收时钟同步系统B的时钟信号，端口2对应时钟同步系统C，用于接收时钟同步系统C的时钟信号。
[0052] 在本实施例中，若三取二功能器101具有n个端口，分别为端口1、端口2、......端口n-1、端口n。三取二功能器101从各个时钟同步系统各自的时钟信号中提取一个时钟信号作为反馈时钟信号的过程可以为：查看端口1是否接收到时钟信号，若有，将端口1的时钟信号作为反馈时钟信号，若无，查看端口2是否接收到时钟信号，若有，将端口2的时钟信号作为反馈时钟信号，若无，查看端口3是否接收到时钟信号，......查看端口n-1是否接收到时钟信号，若有，将端口n-1的时钟信号作为反馈时钟信号，若无，查看端口n是否接收到时钟信号，若有，将端口n的时钟信号作为反馈时钟信号，若无，将三取二功能器101所在的时钟同步系统的时钟信号作为反馈时钟信号。
[0053] 仍以多模冗余系统中包括三个时钟同步系统为例对三取二功能器101从各个时钟同步系统各自的时钟信号中提取一个时钟信号作为反馈时钟信号进行说明。多模冗余系统包括的三个时钟同步系统分别为A、B和C，三取二功能器101所在时钟同步系统为时钟同步系统A，三取二功能器101包括第一端口和第二端口，第一端口对应时钟同步系统B，第二端口对应时钟同步系统C，三取二功能器101查看第一端口是否接收到时钟信号，若接收到，将时钟同步系统B的时钟信号作为反馈时钟信号，若未接收到，查看第二端口是否接收到时钟信号，若接收到，将时钟同步系统C的时钟信号作为反馈时钟信号，若未接收到，将时钟同步系统A的时钟信号作为反馈时钟信号。
[0054] 第一全数字锁相环102，用于接收输入时钟信号，对所述输入时钟信号进行处理生成计数时钟信号、状态跳转时钟信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，并跟踪所述反馈时钟信号，直至所述计数时钟信号和所述反馈时钟信号的周期相同，相位差保持固定不变，当所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变时，所述多模冗余系统中所有时钟同步系统中的所述全数字锁相环生成相同的计数时钟信号。
[0055] 在本实施例中，第一全数字锁相环102对输入时钟信号进行处理生成的计数时钟信号和状态跳转时钟信号频率相同、相位差的绝对值为180度。第一全数字锁相环102生成的采样时钟信号的上升沿对应状态跳转时钟信号高电平中间位置或低电平中间位置，其中，采样时钟信号的上升沿对应状态跳转信号高电平中间位置或低电平中间位置能够保证稳定采样。计数时钟信号和反馈时钟信号相位差保持90度固定不变。第一全数字锁相环102对输入时钟信号进行处理生成的计数时钟信号、状态跳转时钟信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号的输出波形可以参见图2，图2示出的是第一全数字锁相环生成的各个时钟信号的波形示意图。
[0056] 在本实施例中，第一全数字锁相环102接收到的输入时钟信号为高频信号，可以设定为80MHZ的时钟信号。并且各个时钟同步系统的输入时钟信号频率相同，相位可能会有所差异。
[0057] 其中，第一全数字锁相环102的结构可以参见图3，图3示出的是本申请提供的一种第一全数字锁相环102的一种结构示意图，可以包括：鉴相器301、数字环形滤波器302和数字压控振荡器303。其中：
[0058] 鉴相器301，用于计算所述计数时钟信号和所述反馈时钟信号的相位差，并生成所述相位差对应的相位差信号。
[0059] 其中，鉴相器301在所述计数时钟信号和所述反馈时钟信号的相位差不同时，生成的相位差信号不同。
[0060] 在所述计数时钟信号和所述反馈时钟信号的相位差为90度时，生成的相位差信号如图4所示，图4示出的是相位差信号的一种波形示意图。在所述计数时钟信号和所述反馈时钟信号的相位差为180度时，生成的相位差信号如图5所示，图5示出的是相位差信号的另一种波形示意图，其中图5中相位差信号为高电平信号，可以将该高电平信号的幅值设置为1，当然也可以设置为其他数值。当所述计数时钟信号和所述反馈时钟信号的相位差为0度时，生成的相位差信号如图6所示，图6示出的是相位差信号的再一种波形示意图，其中图6中相位差信号为低电平信号，可以将该低电平信号的幅值设置为0，当然也可以设置为其他数值。
[0061] 其中，当所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变时，所述计数时钟信号和所述反馈时钟信号的相位差为90度。因此，鉴相器301在计算出所述计数时钟信号和所述反馈时钟信号的相位差为90度时，生成的相位差信号为无效信号，并不会触发数字环形滤波器302工作。鉴相器301只有计算出的所述计数时钟信号和所述反馈时钟信号的相位差不是90度时，生成的相位差信号才为有效信号，触发数字环形滤波器302进行工作。
[0062] 数字环形滤波器302，用于接收鉴相器301发送的相位差信号，并生成与所述相位差信号对应的脉冲信号。
[0063] 在本实施例中，如果数字环形滤波器302接收到鉴相器301发送的相位差信号是在反馈时钟信号的相位比计数时钟信号的相位大于90度时由鉴相器301得到的，则数字环形滤波器302生成减脉冲信号。如果数字环形滤波器302接收到鉴相器301发送的相位差信号是在反馈时钟信号的相位比计数时钟信号超的相位小于90度时由鉴相器301得到的，则数字环形滤波器302生成加脉冲信号。
[0064] 数字压控振荡器303，用于接收输入时钟信号，对输入时钟信号进行分频得到计数时钟信号、状态跳转信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，并接收数字环形滤波器302发送的脉冲信号，依据所述脉冲信号和所述输入时钟信号调整所述计数时钟信号的相位，直至所述计数时钟信号的相位和所述反馈时钟信号的相位之差保持固定不变。
[0065] 数字压控振荡器303在接收到数字环形滤波器302发送的减脉冲信号时，数字压控振荡器303在所述输入时钟信号中减去一个脉冲信号，调整所述输入时钟信号的相位，数字压控振荡器303在接收到数字环形滤波器302发送的加脉冲信号时，数字压控振荡器303在所述输入时钟信号中增加一个脉冲信号，调整所述输入时钟信号的相位。
[0066] 数字压控振荡器303对调整后的输入时钟信号进行分频，得到当前计数时钟信号、当前状态跳转信号、当前采样时钟信号和与当前计数时钟信号相位差为90度的时钟信号，当前计数时钟信号相比于之前的计数时钟信号的相位得到调整，然后数字压控振荡器303将当前计数时钟信号发送至鉴相器301，鉴相器301继续比较当前计数时钟信号和所述反馈时钟信号的相位差，并执行相应操作，直至当前计数时钟信号的相位和反馈时钟信号的相位之差保持固定不变。
[0067] 在本实施例中，数字压控振荡器303可以对输入时钟信号进行64分频，得到分频后的计数时钟信号、状态跳转信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号。当然，数字压控振荡器303也可以进行除64分频之外的其他倍数的分频。
[0068] 同步计数器103，用于计算计数时钟信号中同一类型跳变沿的个数，生成同步计数值。其中同一类型跳变沿可以是上升沿或下降沿。
[0069] 第一曼彻斯特编码器104，用于依据所述同步计数值、所述状态跳转时钟信号、所述采样时钟信号以及所述时钟同步系统的状态值生成同步输出信号，其中所述状态值用于描述所述时钟同步系统的运行顺序。
[0070] 在本实施例中，第一曼彻斯特编码器104具体用于使用伪随机序列分别对所述第一曼彻斯特编码器所位于的时钟同步系统的同步计数值和状态值进行加密，依据加密后的同步计数值、加密后的状态值、状态跳转时钟信号和采样时钟信号生成同步输出信号。
[0071] 其生成同步输出信号的具体过程可以是：第一曼彻斯特编码器104组合第一曼彻斯特编码器104所在的时钟同步系统的同步计数值和状态值，得到组合值，且在得到的组合值中状态值位于高位。然后使用采样时钟信号的上升沿对状态跳转信号进行采样，采样得到的数据与组合值进行逻辑运算，生成同步输出信号。其中，时钟同步系统的状态值用于描述时钟同步系统的运行顺序。
[0072] 若计数时钟信号的波形、状态跳转时钟信号的波形和采样时钟信号的波形如图2所示，且第一曼彻斯特编码器101得到的组合值为10101101，其中组合值10101101中的每一位数据依次对应状态跳转时钟信号的一个周期，使用采样时钟信号的上升沿对状态跳转时钟信号进行采样，采样得到的数据和10101101进行异或取反的逻辑运算，生成同步输出信号，如图7所示，图7示出的是同步输出信号的一种波形示意图。
[0073] 第一曼彻斯特编码器104的同步输出信号并非一直携带有同步计数值和第一曼彻斯特编码器104所位于的时钟同步系统的状态值，在第一曼彻斯特编码器104的同步输出信号未携带有同步计数值和第一曼彻斯特编码器104所位于的时钟同步系统的状态值时，第一曼彻斯特编码器104的同步输出信号为与计数时钟信号频率相同，相位差为90度的脉冲信号。因此第一曼彻斯特编码器104所位于的时钟同步系统的同步计数值和状态值每隔一段时间，发送至其他各个时钟同步系统。而第一曼彻斯特编码器104所位于的时钟同步系统的计数时钟信号一直都向其他各个时钟同步系统传送。
[0074] 在本实施例中，可以任意设置第一曼彻斯特编码器104生成携带有同步计数值和状态值的同步输出信号的周期。
[0075] 处理器105，用于获取其他各个时钟同步系统的同步输出信号，分别对其他各个时钟同步系统的同步输出信号进行解析，得到其他各个同步输出信号各自对应的计数时钟信号、与所述其他各个同步输出信号各自对应的计数时钟信号相位差为90度的时钟信号、同步计数值和状态值。
[0076] 在本实施例中，处理器105在获取其他各个时钟同步系统的同步输出信号后，分别对其他各个时钟同步系统的同步输出信号进行解析，得到其他各个同步输出信号对应的计数时钟信号、与计数时钟信号相位差为90度的时钟信号、状态值，然后使用各个时钟同步系统的计数时钟信号分别从各个时钟同步系统的同步输出信号中提取出各个时钟同步系统的同步计数值。
[0077] 处理器105可以但不局限于包括第二全数字锁相环和第二曼彻斯特解码器，且第二全数字锁相环和第二曼彻斯特解码器的个数是多模冗余系统中时钟同步系统的总个数减1。例如，多模冗余系统中时钟同步系统的总个数为n，则第二全数字锁相环的个数为n-1，第二曼彻斯特解码器的个数为n-1。
[0078] 每个第二全数字锁相环与除处理器105所在时钟同步系统之外的时钟同步系统一一对应，每个第二曼彻斯特解码器与除处理器105所在时钟同步系统之外的时钟同步系统一一对应。例如，多模冗余系统包括三个时钟同步系统，分别为A、B和C，处理器105所在时钟同步系统为时钟同步系统A，则处理器105包括两个第二全数字锁相环，分别为第二全数字锁相环1和第二全数字锁相环2，处理器105包括两个第二曼彻斯特解码器，分别为第二曼彻斯特解码器1和第二曼彻斯特解码器2，第二全数字锁相环1和第二曼彻斯特解码器1与时钟同步系统B对应，第二全数字锁相环2和第二曼彻斯特解码器2与时钟同步系统C对应。
[0079] 第二全数字锁相环，用于获取其他各个时钟同步系统中的一个时钟同步系统的同步输出信号，并解析该同步输出信号，得到该同步输出信号对应的时钟同步系统的时钟信号、计数时钟信号，将该同步输出信号对应的时钟同步系统的时钟信号发送至三取二功能器101，将该同步输出信号对应的时钟同步系统的状态值发送至同步判断器106。
[0080] 第二曼彻斯特解码器，用于接收所述第二全数字锁相环解析的同步输出信号和所述第二全数字锁相环得到的计数时钟信号，依据该同步输出信号和该计数时钟信号提取该同步输出信号对应的时钟同步系统的同步计数值和状态值，并发送该同步计数值和该状态值至同步判断器106。
[0081] 同步判断器106，用于对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值，从所有所述待判断同步计数值中提取出一个同步计数值作为各个时钟同步系统的当前同步计数值。
[0082] 在本实施例中，同步判断器106可以包括：组合器、比较器和提取器，其中：
[0083] 组合器，用于对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值。
[0084] 比较器，用于从所有待判断同步计数值中选取数值最大的待判断同步计数值作为当前待判断同步计数值。
[0085] 提取器，用于从当前待判断同步计数值中提取同步计数值，并将提取到的同步计数值作为各个时钟同步系统的当前同步计数值。
[0086] 当然，同步计数器106才选取当前待判断同步技术值时并不局限于从所有待判断同步计数值中提取出最大的待判断同步计数值作为当前待判断同步计数值这一种形式。
[0087] 在本实施例中，由于本时钟同步系统的同步计数值和状态值每隔一段时间，发送至其他各个时钟同步系统，但本时钟同步系统的计数时钟信号一直都向其他各个时钟同步系统传送，因此，各个时钟同步系统的计数时钟信号可能首先实现同步，继而各个时钟同步系统的同步计数值实现同步，当然，并不排除各个时钟同步系统的计数时钟信号和同步计数值同时实现同步的情况。
[0088] 需要说明的是，不同同步模块中的时钟同步系统实现计数时钟信号同步和同步计数值同步，相对于不同同步模块中的时钟同步系统仅实现同步计数值同步来说，同步误差减小，精度提高。
[0089] 其中，同步误差减小，精度提高的原因为：不同同步模块中的时钟同步系统仅实现同步计数值同步时的同步误差值最大为计数时钟信号的一个周期，不同同步模块中的时钟同步系统实现计数时钟信号同步和同步计数值同步时的同步误差值最大为输入时钟信号的一个周期，由于计数时钟信号是由输入时钟信号分频得到的，因此计数时钟信号的频率小于输入时钟信号的频率，由于计数时钟信号的频率小于输入时钟信号的频率，因此计数时钟信号的周期大于输入时钟信号的周期，因此不同同步模块中的时钟同步系统仅实现同步计数值同步时的同步误差值大于不同同步模块中的时钟同步系统实现计数时钟信号同步和同步计数值同步时的同步误差值，所以不同同步模块中的时钟同步系统实现计数时钟信号同步和同步计数值同步的同步误差减小，精度提高。
[0090] 在多模冗余系统中的任意一个同步模块中的时钟同步系统均包括上述三取二功能器101、第一全数字锁相环102、同步计数器103、第一曼彻斯特编码器104、处理器105和同步判断器106。
[0091] 由于多模冗余系统中的各个同步模块各自包括时钟同步系统，且各个同步模块的时钟同步系统相同，因此可以实现多模冗余系统中各个同步模块的时钟同步。在时钟同步系统中，第一全数字锁相环接收输入时钟信号，对所述输入时钟信号进行处理生成计数时钟信号、状态跳转时钟信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，并跟踪三取二功能器从其他时钟同步系统提取到的与计数时钟信号周期相同的反馈时钟信号，直至所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变。当所述计数时钟信号和所述反馈时钟信号的相位差保持固定不变时，多模冗余系统中所有时钟同步系统中的所述全数字锁相环生成的计数时钟信号相同。因此，多模冗余系统中所有时钟同步系统的计数时钟信号实现同步。
[0092] 同时，同步判断器对同一个时钟同步系统的同步计数值和状态值组合，生成各个时钟同步系统各自的待判断同步计数值，从所有所述待判断同步计数值中提取出一个同步计数值作为各个时钟同步系统的当前同步计数值，使得多模冗余系统中各个时钟同步系统的同步计数值相同，即可以实现多模冗余系统中所有同步模块的时钟同步。
[0093] 进一步，在本申请中，所有时钟同步系统实现计数时钟信号同步，且同步计数值相同，使得所有时钟同步系统能够在同一个时刻得到相同的同步计数值，实现了所有同步模块高精度时钟同步。在所有时钟同步系统运行过程中，即使所有时钟同步系统得到相同的同步计数值的时间不同，但所有时钟同步系统的计数时钟信号同步使得所有时钟同步系统得到相同同步计数值的时间间隔很短，从而实现冗余系统中所有同步模块误差小、精度高的时钟同步。
[0094] 此外，上述实施例中的第一曼彻斯特编码器104还用于存储第一曼彻斯特编码器104所位于的时钟同步系统的同步计数值，并对存储的同步计数值进行循环冗余校验运算，生成循环冗余校验码，并将所述循环冗余校验码发送至其他各个时钟同步系统。第一曼彻斯特编码器104所位于的时钟同步系统的处理器105也会接收到其他时钟同步系统各自的循环冗余校验码，以验证得到的其他各个时钟同步系统各自对应的同步计数值是否正确。
[0095] 下面将以多模冗余系统包括两个相互独立的同步模块为例，对两个同步模块中其中一个同步模块的时钟同步系统的工作过程进行说明。假设多模冗余系统包括同步模块A和同步模块B，同步模块A包括时钟同步系统A，同步模块B包括时钟同步系统B。现对时钟同步系统的工作过程进行说明。其中，时钟同步系统A的处理器包括一个第二全数字锁相环和一个第二曼彻斯特解码器。
[0096] 时钟同步系统A的第一全数字锁相环，用于接收输入时钟信号，对输入时钟信号进行处理生成计数时钟信号、状态跳转信号、采样时钟信号和与所述计数时钟信号相位差为90度的时钟信号，将计数时钟信号发送至同步计数器，将状态跳转信号和采样时钟信号发送至第一曼彻斯特编码器，将与所述计数时钟信号相位差为90度的时钟信号发送至三取二功能器。
[0097] 同步计数器在接收到计数时钟信号后，计算计数时钟信号上升沿的个数，生成同步计数值，并将生成的同步计数值发送至第一曼彻斯特编码器。
[0098] 第一曼彻斯特编码器，依据同步计数值、状态跳转时钟信号、采样时钟信号以及时钟同步系统A的状态值生成同步输出信号，并将同步输出信号发送至时钟同步系统B。
[0099] 第二全数字锁相环获取时钟同步系统B的同步输出信号，并解析该同步输出信号，得到时钟同步系统B的时钟信号、计数时钟信号，将时钟同步系统B的时钟信号发送至三取二功能器。
[0100] 第二曼彻斯特解码器接收第二全数字锁相环解析的时钟同步系统B的同步输出信号和第二全数字锁相环得到的计数时钟信号，依据时钟同步系统B的同步输出信号和时钟同步系统B的计数时钟信号提取时钟同步系统B的同步计数值和状态值，并发送时钟同步系统B的同步计数值和状态值至同步判断器。
[0101] 三取二功能器，从时钟同步系统A的时钟信号和时钟同步系统B的时钟信号中提取一个时钟信号作为反馈时钟信号，并将反馈时钟信号发送至第一全数字锁相环，第一全数字锁相环在接收到反馈时钟信号后，跟踪反馈时钟信号，直至计数时钟信号和反馈时钟信号的周期相同，相位差保持固定不变，当计数时钟信号和反馈时钟信号的相位差保持固定不变时，时钟同步系统A中第一全数字锁相环生成的计数时钟信号和时钟同步系统B的第一全数字锁相环生成的计数时钟信号相同。
[0102] 同步判断器，对时钟同步系统A的同步计数值和状态值组合，生成待判断同步计数值A，对时钟同步系统B的同步计数值和状态值组合，生成待判断同步计数值B，从待判断同步计数值A和待判断同步计数值B中提取出一个最大的同步计数值作为时钟同步系统A和时钟同步系统B的当前同步计数值。
[0103] 以多模冗余系统包括三个相互独立的同步模块为例，对三个同步模块中其中一个同步模块的时钟同步系统的工作过程进行说明。其中，在多模冗余系统包括三个相互独立的同步模块时，多模冗余系统即为三模冗余系统。假设多模冗余系统包括同步模块A、同步模块B和同步模块C，同步模块A包括时钟同步系统A，同步模块B包括时钟同步系统B，同步模块C包括时钟同步系统C。现以时钟同步系统A对时钟同步系统的工作过程进行说明。其中，时钟同步系统A包括第一全数字锁相环A、同步计数器A、第一曼彻斯特编码器A、三取二功能器A、处理器A和同步判断器A，处理器A包括两个第二全数字锁相环和两个第二曼彻斯特解码器，两个第二全数字锁相环分别为第二全数字锁相环1和第二全数字锁相环2，两个第二曼彻斯特解码器分别为第二曼彻斯特解码器1和第二曼彻斯特解码器2。
[0104] 第一全数字锁相环A，接收输入时钟信号A，对输入时钟信号A进行处理生成计数时钟信号A、状态跳转信号A、采样时钟信号A和与所述计数时钟信号A相位差为90度的时钟信号A，将计数时钟信号A发送至同步计数器A，将状态跳转信号A和采样时钟信号A发送至第一曼彻斯特编码器A，将时钟信号A发送至三取二功能器A。
[0105] 同步计数器A在接收到计数时钟信号A后，计算计数时钟信号A上升沿的个数，生成同步计数值A，并将生成的同步计数值A发送至第一曼彻斯特编码器A。
[0106] 第一曼彻斯特编码器A，依据同步计数值A、状态跳转时钟信号A、采样时钟信号A以及时钟同步系统A的状态值A生成同步输出信号A，并将同步输出信号A发送至时钟同步系统B和时钟同步系统C。
[0107] 第二全数字锁相环1获取时钟同步系统B的同步输出信号B，并解析同步输出信号B，得到时钟同步系统B的时钟信号B、计数时钟信号B，将时钟信号B发送至三取二功能器A。
[0108] 第二曼彻斯特解码器1接收第二全数字锁相环1解析的时钟同步系统B的同步输出信号B和第二全数字锁相环1得到的计数时钟信号B，依据同步输出信号B和计数时钟信号B提取时钟同步系统B的同步计数值B和状态值B，并发送同步计数值B和状态值B至同步判断器A。
[0109] 第二全数字锁相环2获取时钟同步系统C的同步输出信号C，并解析同步输出信号C，得到时钟同步系统C的时钟信号C、计数时钟信号C，将时钟信号C发送至三取二功能器A。
[0110] 第二曼彻斯特解码器2接收第二全数字锁相环2解析的时钟同步系统C的同步输出信号C和第二全数字锁相环2得到的计数时钟信号C，依据同步输出信号C和计数时钟信号C提取时钟同步系统C的同步计数值C和状态值C，并发送同步计数值C和状态值C至同步判断器A。
[0111] 三取二功能器A，从时钟信号B、时钟信号C和时钟信号A中提取一个时钟信号作为反馈时钟信号，并将反馈时钟信号发送至第一全数字锁相环A，第一全数字锁相环A在接收到反馈时钟信号后，跟踪反馈时钟信号，直至计数时钟信号A和反馈时钟信号的周期相同，相位差保持固定不变，当计数时钟信号A和反馈时钟信号的相位差保持固定不变时，计数时钟信号B、计数时钟信号C和计数时钟信号A相同。由于计数时钟信号B、计数时钟信号C和计数时钟信号A相同，因此三个同步模块的计数时钟信号实现同步。
[0112] 同步判断器A，对同步计数值A和状态值A组合，生成待判断同步计数值A，对同步计数值B和状态值B组合，生成待判断同步计数值B，以及对同步计数值C和状态值C组合，生成待判断同步计数值C，从待判断同步计数值A、待判断同步计数值B和待判断同步计数值C中提取出一个最大的同步计数值作为时钟同步系统A、时钟同步系统B和时钟同步系统C的当前同步计数值。时钟同步系统A、时钟同步系统B和时钟同步系统C的当前同步计数值达到一致，实现了三个同步模块的时钟同步。
[0113] 对于上述时钟同步系统A的结构以及工作过程可以参见图8，图8示出的是三模冗余系统中的时钟同步系统的结构以及工作过程示意图。
[0114] 同步模块A、同步模块B和同步模块C之间的数据交互可以参见图9，图9示出的是三模冗余系统中三个同步模块数据交互的示意图。在图9中，同步模块A、同步模块B和同步模块C之间的数据交互为同步输出信号的交互，每个同步模块将各自的同步输出信号发送至其他两个同步模块，并接收其他两个同步模块各自的同步输出信号。
[0115] 三模冗余系统是多模冗余系统中的一种冗余系统，该三模冗余系统包括三个相互独立的同步模块，三个同步模块分别包括一个上述实施例阐述的时钟同步系统，将时钟同步系统应用在三模冗余系统中也可以实现三模冗余系统中所有同步模块的时钟同步。其中应用有上述实施例阐述的时钟同步系统的三模冗余系统的结构示意图请参阅图10所示，每个同步模块各自包括一个时钟同步系统，图10所示的三模冗余系统中除时钟同步系统之外的各个部件的功能与现有技术中各个部件的功能相同，在此不再赘述。
[0116] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0117] 以上对本申请所提供的一种时钟同步系统进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种强噪声条件下微弱信号提取及数字处理系统 | 2020-05-12 | 994 |
| 用于低噪声全数字锁相环的高线性数字时间转换器 | 2020-05-14 | 240 |
| 锁相环路 | 2020-05-18 | 753 |
| 低功耗小面积的USB2.0物理层结构 | 2020-05-23 | 117 |
| 一种基于全数字接收机的调制方式识别方法 | 2020-05-13 | 445 |
| 一种低功耗、高分辨率的全数字锁相环结构 | 2020-05-15 | 98 |
| 多模双连接/双待通信终端的自动频率控制装置和方法 | 2020-05-23 | 787 |
| 一种全数字锁相环 | 2020-05-11 | 142 |
| 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 | 2020-05-20 | 742 |
| SWITCHING CURRENT SOURCE RADIO FREQUENCY OSCILLATOR | 2020-05-26 | 845 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
全数字锁相环热门专利
-
2 一种时钟同步系统
QQ群二维码
意见反馈
意见反馈