〖技术领域〗
[0001] 本
发明涉及
晶体振荡器技术领域，尤其涉及一种具有振荡限幅功能的晶体振荡器电路。〖背景技术〗
[0002] 晶体振荡器具有很好的
频率准确度和稳定度，且体积小、功耗低，常被用作时间频率基准，广泛应用于通信、雷达、导航和制导等系统中。晶体振荡器能够为各种
电子系统提供高
精度的时钟
信号，在一些对晶振时钟性能要求比较高的应用中，晶体振荡器的幅度过大，意味着晶体振荡器被过驱动，会加大晶体振荡器的
辐射干扰较大，影响晶振时钟的
相位噪声特性。因此，对晶体振荡幅度进行控制成为本领域技术人员需要解决的技术问题。〖发明内容〗
[0003] 本发明的目的旨在提供一种具有振荡限幅功能的晶体振荡器电路，对晶体振荡器电路
输出信号的幅度进行控制，提高晶体振荡器电路的可靠性。
[0004] 为了本发明的目的，本发明采取的技术方案如下：
[0005] 一种具有振荡限幅功能的晶体振荡器电路，包括
电流源、晶体振荡器核心电路，晶体振荡器核心电路包括
反相器、反馈
电阻、晶振、比较器、
缓冲器、第一电容以及第二电容；电流源的电流输出端与反相器的驱动端连接；反相器的输入端和输出端分别与反馈电阻的两端、晶振的输入端和输出端、比较器的两个输入端、第一电容的一端和第二电容的一端连接，接地端接地；比较器的输出端与缓冲器的输入端连接，缓冲器的输出端输出
时钟信号；
[0006] 所述具有振荡限幅功能的晶体振荡器电路还包括振荡限幅控制电路；所述振荡限幅控制电路包括第三电容、第四P
沟道MOS管以及跨导
运算放大器；所述第四P沟道MOS管的源极、第三电容的一端以及跨导
运算放大器的
反相输入端与所述反相器的驱动端连接；所述第四P沟道MOS管的栅极与第三电容的另一端以及跨导运算放大器的输出端连接，漏极接地；所述跨导运算放大器的同相输入端接收参考
电压。
[0007] 作为具体的实施方式，所述电流源包括第零独立电流源、第一独立电流源、第二独立电流源……第N独立电流源、第二
开关至第N开关，N为正整数，且N≥2；所述第零独立电流源的输入端接收参考电流，输出端与第一独立电流源的输入端、第二独立电流源的输入端……第N独立电流源的输入端连接；所述第一独立电流源的输出端与反相器的驱动端连接，第二独立电流源至第N独立电流源的输出端分别与第二开关的一端至第N开关的一端连接，第二开关的另一端至第N开关的另一端均与反相器的驱动端连接。
[0008] 作为具体的实施方式，所述第零独立电流源包括第零P沟道MOS管，第零P沟道MOS管的漏极接收参考电流，栅极与漏极连接，且与第一独立电流源的输入端、第二独立电流源的输入端……第N独立电流源的输入端连接。
[0009] 作为具体的实施方式，所述第n独立电流源包括第n个P沟道MOS管，第n个P沟道MOS管的栅极与第零独立电流源的输出端连接，n为正整数，且2≤n≤N；所述第n个P沟道MOS管的源极接电源，漏极与第n开关的一端连接。
[0010] 作为具体的实施方式，所述反相器包括第一P沟道MOS管、第二P沟道MOS管、第三P沟道MOS管、第一N沟道MOS管、第二N沟道MOS管以及第三N沟道MOS管；所述第一P沟道MOS管的源极、第二P沟道MOS管的源极以及第三P沟道MOS管的源极相互连接，连接点为所述反相器的驱动端；所述第一P沟道MOS管的栅极与第一N沟道MOS管的栅极连接，连接点为所述反相器的输入端，所述第一P沟道MOS管的栅极与第二P沟道MOS管的栅极、第三P沟道MOS管的栅极连接，所述第一N沟道MOS管的栅极与第二N沟道MOS管的栅极、第三N沟道MOS管的栅极连接；第三P沟道MOS管的漏极与第三N沟道MOS管的漏极连接，连接点为所述反相器的输出端，所述第一P沟道MOS管的漏极、第二P沟道MOS管MP2的漏极分别与第一N沟道MOS管MN1的漏极、第二N沟道MOS管MN2的漏极连接，并与第三P沟道MOS管MP3的漏极、第三N沟道MOS管MN3的漏极连接；所述第一N沟道MOS管的源极、第二N沟道MOS管的源极以及第三N沟道MOS管的源极连接，连接点为所述反相器的接地端。
[0011] 进一步地，所述具有振荡限幅功能的晶体振荡器电路还包括第四N沟道MOS管；第四N沟道MOS管的栅极与所述反相器的驱动端连接，源极和漏极接地。
[0012] 本发明有益效果：
[0013] 由以上技术方案可知，本发明通过振荡限幅控制电路对振荡幅度较大时的晶体振荡器核心电路进行钳位限幅，限制晶体振荡器核心电路输出信号的振荡幅度。进一步地，本发明通过开关闭合/断开，控制输出电流给电流给晶体振荡器核心电路的独立电流源的数量，进而控制电流源输出给晶体振荡器核心电路的电流大小。〖
附图说明〗
[0014] 为了更清楚地说明本发明
实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本发明中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
[0015] 图1是本发明实施例一提供的具有振荡限幅功能的晶体振荡器电路的结构
框图；
[0016] 图2是本发明实施例一提供的具有振荡限幅功能的晶体振荡器电路的电路原理图；
[0017] 图3是本发明实施例二提供的具有振荡限幅功能的晶体振荡器电路的电路原理图。〖具体实施方式〗
[0018] 下面结合附图，对本发明进行详细的说明。
[0019] 为了使本发明的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0020] 实施例一
[0021] 如图1所示，一种具有振荡限幅功能的晶体振荡器电路，包括电流源100、晶体振荡器核心电路200、振荡限幅控制电路300以及第四N沟道MOS管MN4；晶体振荡器核心电路包括反相器INV、反馈电阻RF、晶振XTAL、比较器CMP、缓冲器BUF、第一电容C1以及第二电容C2；振荡限幅控制电路包括第三电容C3、第四P沟道MOS管MP4以及跨导运算放大器OTA；电流源100的电源端接电源VDD，电流输入端接收参考电流IREF，电流输出端与反相器INV的驱动端、第四P沟道MOS管MP4的源极、第四N沟道MOS管MN4的栅极、第三电容C3的一端以及跨导运算放大器OTA的反相输入端连接；反相器INV的输入端与反馈电阻RF的一端、晶振XTAL的输入端XI、比较器CMP的同相输入端以及第一电容C1的一端连接，输出端与反馈电阻RF的另一端、晶振XTAL的输出端X0、比较器CMP的反相输入端以及第二电容C2的一端连接；第三电容C3的另一端与第四P沟道MOS管MP4的栅极以及跨导运算放大器OTA的输出端连接；跨导运算放大器OTA的同相输入端接收参考电压VREF；比较器CMP的输出端与缓冲器BUF的输入端连接，缓冲器BUF的输出端输出时钟信号CLKO；反相器INV的接地端，跨导运算放大器OTA的接地端，第四P沟道MOS管MP4的漏极，第四N沟道MOS管MN4的源极、漏极以及第一电容C1的另一端、第二电容C2的另一端接地GND。
[0022] 在本实施例中，晶振XTAL与第一电容C1、第二电容C2组成谐振网络，谐振网络的中心频率即为晶振XTAL的固有振荡频率；反相器INV与谐振网络构成负阻振荡器，电流源100接收参考电流IREF，输出激励给反相器INV；反馈电阻RF用于降低晶振XTAL因为过激励被损坏的
风险；晶振XTAL的输入端XI和输出端XO振荡，输出
正弦波信号给比较器CMP，比较器CMP对正弦波信号进行整形，输出方波信号给缓冲器BUF，缓冲器BUF用于提高晶体振荡器核心电路的输出带负载能
力。
[0023] 在本实施例中，具有振荡限幅功能的晶体振荡器电路控制晶体振荡器核心电路输出的时钟信号的工作原理如下：
[0024] 当晶振XTAL刚起振时，晶振XTAL的输入端XI和输出端XO输出的信号的振荡幅度较小，反相器INV驱动端的驱动电压VOSC也比较小(因为晶振XTAL的振荡幅度和驱动电路，即反相器INV的驱动
能量大小在一定范围内成正比)，驱动电压VOSC小于参考电压VREF；跨导运算放大器OTA输出经过过放大的电压给第四P沟道MOS管MP4的栅极，该经过过放大的电压接近
电源电压VDD，第四P沟道MOS管MP4断开，反相器INV驱动端的驱动电压VOSC不会被拉低，即晶振XTAL的输出端XO输出的信号的振荡幅度较小时，振荡限幅控制电路300不会开启钳位限幅的功能；
[0025] 随着振荡时间的推移，晶振XTAL的输入端XI和输出端XO输出信号的振荡幅度振荡幅度越来越大，反相器INV驱动端的驱动电压VOSC也越来越大，直到驱动电压VOSC大于参考电压VREF，跨导运算放大器OTA输出经过过放大的电压给第四P沟道MOS管MP4的栅极，该经过过放大的电压被下拉到地电压GND，第四P沟道MOS管MP4导通，第四P沟道MOS管MP4驱动端的驱动电压VOSC被拉低，振荡限幅控制电路300开启钳位限幅的功能，相当于流入晶体振荡器核心电路的电流变小，其晶体振荡器核心电路输出信号的振荡幅度会因此下降，经过不断的反馈控制，晶体振荡器核心电路输出信号的振荡幅度最终得到精确的控制。
[0026] 如图2所示，在本实施例中，电流源100包括第零独立电流源110、第一独立电流源111、第二独立电流源112、第三独立电流源113、第四独立电流源114、第二开关S2、第三开关S3以及第四开关S4；第零独立电流源110的输入端接收参考电流IREF，输出端与第一独立电流源111的输入端、第二独立电流源112的输入端、第三独立电流源113的输入端以及第四独立电流源114的输入端连接，输出电流给第一独立电流源111、第二独立电流源112、第三独立电流源113以及第四独立电流源114；第一独立电流源111的输出端与反相器INV的驱动端连接，第二独立电流源112的输出端、第三独立电流源113的输出端以及第四独立电流源114的输出端分别与第二开关S2的一端、第三开关S3的一端以及第四开关S4的一端连接，第二开关S2的另一端、第三开关S3的另一端以及第四开关S4的另一端与反相器INV的驱动端连接，第二开关S2、第三开关S3以及第四开关S4通过闭合/断开分别控制第二独立电流源112、第三独立电流源113以及第四独立电流源114输出电流/停止输出电流给晶体振荡器核心电路，进而控制电流源100输出给晶体振荡器核心电路的电流大小。
[0027] 如图2所示，在本实施例中，第零独立电流源110包括第零P沟道MOS管MP_0，第一独立电流源111包括第一个P沟道MOS管MP_1，第二独立电流源111包括第二个P沟道MOS管MP_2，第三独立电流源113包括第三个P沟道MOS管MP_3，第四独立电流源114包括第四个P沟道MOS管MP_4；第零P沟道MOS管MP_0的漏极接收参考电流IREF，栅极与漏极连接，且与第一个P沟道MOS管MP_1的栅极、第二个P沟道MOS管MP_2的栅极、第三个P沟道MOS管MP_3的栅极以及第四个P沟道MOS管MP_4的栅极连接；第零P沟道MOS管MP_0的源极、第一个P沟道MOS管MP_1的源极、第二个P沟道MOS管MP_2的源极、第三个P沟道MOS管MP_3的源极以及第四个P沟道MOS管MP_4的源极接电源VDD；第一个P沟道MOS管MP_1的漏极与反相器INV的驱动端连接；第二个P沟道MOS管MP_2的漏极、第三个P沟道MOS管MP_3的漏极以及第四个P沟道MOS管MP_4的漏极分别与第二开关S2的一端、第三开关S3的一端以及第四开关S4的一端连接，第二开关S2的另一端、第三开关S3的另一端以及第四开关S4的另一端与反相器INV的驱动端连接。
[0028] 如图2所示，在本实施例中，反相器INV包括第一P沟道MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第一N沟道MOS管MN1、第二N沟道MOS管MN2以及第三N沟道MOS管MN3；第一P沟道MOS管MP1的源极、第二P沟道MOS管MP2的源极以及第三P沟道MOS管MP3的源极相互连接，连接点为为反相器INV的驱动端，与电流源100的电流输出端、第四P沟道MOS管MP4的源极、第四N沟道MOS管MN4的栅极、第三电容C3的一端以及跨导运算放大器OTA的反相输入端连接；第一P沟道MOS管MP1的栅极以及第一N沟道MOS管MN1的栅极连接，连接点为为反相器INV的输入端，与反馈电阻RF的一端、晶振XTAL的输入端XI、第一电容C1的一端以及比较器CMP的同相输入端连接，且第一P沟道MOS管MP1的栅极与第二P沟道MOS管MP2的栅极、第三P沟道MOS管MP3的栅极连接，第一N沟道MOS管MN1的栅极与第二N沟道MOS管MN2的栅极、第三N沟道MOS管MN3的栅极连接；第三P沟道MOS管MP3的漏极与第三N沟道MOS管MN3的漏极连接，连接点为反相器INV的输出端，第一P沟道MOS管MP1的漏极、第二P沟道MOS管MP2的漏极分别与第一N沟道MOS管MN1的漏极、第二N沟道MOS管MN2的漏极连接，并与第三P沟道MOS管MP3的漏极、第三N沟道MOS管MN3的漏极连接；第一N沟道MOS管MN1的源极、第二N沟道MOS管MN2的源极以及第三N沟道MOS管MN3的源极相互连接，连接点为反相器INV的接地端。
[0029] 在本实施中，晶体振荡器核心电路输出信号的振荡幅度的最高值取决于参考电压VREF，晶振XTAL的输出端XO电压的最高幅度近似为VREF-0.1V，其中0.1V近似为第一P沟道MOS管MP1、第二P沟道MOS管MP1以及第三P沟道MOS管MP1的导通电压VDS。
[0030] 在本实施例中，参考电压VREF是由参考电压生成器生成电压信号，参考电流IREF是由参考电流生成器生成电流信号。
[0031] 实施例二
[0032] 本实施例与实施例一的区别在于：电流源100包括第零独立电流源110、第一独立电流源111、第二独立电流源112……第N独立电流源11N、第二开关S2至第N开关SN，N为正整数，且N≥2；第零独立电流源110的输入端接收参考电流IREF，输出端与第一独立电流源111的输入端、第二独立电流源112的输入端……第N独立电流源11N的输入端连接，输出电流给第一独立电流源111、第二独立电流源112……第N独立电流源11N；第一独立电流源111的输出端与反相器INV的驱动端连接，第二独立电流源112至第N独立电流源11N的输出端分别与第二开关S2至第N开关SN的一端连接，第二开关S2至第N开关SN的另一端均与反相器INV的驱动端连接，第二开关S2至第N开关SN通过闭合/断开分别控制第二独立电流源112至第N独立电流源11N输出电流/停止输出电流给晶体振荡器核心电路，进而控制电流源100输出给晶体振荡器核心电路的电流大小。
[0033] 以上所述仅是本发明的优选实施例，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
