技术领域
[0001] 本公开大体上涉及频移键控(“FSK”)解调器，且更具体来说，但非排他地，涉及具有辅助
电荷泵和差分限幅器的FSK解调器。
背景技术
[0002] FSK解调器可以用若干种不同方法实施，例如，用实现千兆位数据范围的注入锁定技术，用具有高效
整流器的基于PLL的解调器，或者用混合器和包络检测器，或者用完全数字处理。
[0003] 如果
锁相环路(“PLL”)带宽大到足以使得压控
振荡器(“VCO”)输入跟随调制
信号，那么PLL可充当精确调频(“FM”)解调器。
[0004] PLL解调器还广泛地用于
信号处理，通过选择低增益VCO，可以实现提供高
信噪比(“SNR”)的高解调灵敏度。然而，在使用标准PLL时，低VCO增益意味着较小的调谐范围。
[0005] 然而，对于集成PLL，需要相对较大的调谐范围来补偿
温度和技术参数的变化。这使得简单的集成PLL解调器无法具有高
分辨率。因此，高度灵敏的集成PLL解调器必须在保持低VCO增益的同时具有相对较宽的调谐范围。使用具有高灵敏度的主PLL路径无法提供所需误码率，但是通过使用具有电荷泵和全差分比较器的辅助路径来恢复数据，可以实现所需误码率。
[0006] 基于PLL的解调器将VCO的控制
电压用作解调数据，它是需要放大的小信号，这使得所获得的SNR为低。对于高SNR应用，例如，USBPD FSK收发器，需要使用
跟踪输入信号并在输出处利用高SNR对输入信号进行解调的基于PLL的解调器。
发明内容
[0007] 在下文呈现了各种
实施例的简要概述。实施例解决了形成使用辅助电荷泵和差分限幅器的基于PLL的FSK解调器的需要。
[0008] 为了解决
现有技术的这些和其它缺点，且根据形成使用辅助电荷泵和差分限幅器的基于PLL的FSK解调器的需要，呈现了各种示例性实施例的简要概述。在以下概述中可以进行一些简化和省略，意在突显和介绍各种示例性实施例的一些方面，而不是为了限制本发明的范围。
[0009] 在随后的部分中接着呈现的是足以允许本领域的普通技术人员制作和使用本发明概念的优选的示例性实施例的详细描述。
[0010] 各种实施例涉及一种基于PLL的FSK解调器，所述FSK解调器包括：PFD，其被配置成接收输入信号；全差分辅助电荷泵，其被配置成接收并放大来自PFD的
输出信号；电容器，其被配置成对来自辅助电荷泵的输入信号进行滤波；以及全差分限幅器，其被配置成对输入信号进行解调并输出恢复后的数据。
[0011] 在本公开的实施例中，基于PLL的FSK解调器另外包括PLL环路，所述PLL环路包括：电荷泵，其被配置成接收输入信号；二阶环路
滤波器，其被配置成对来自电荷泵的输入信号进行滤波；以及低增益环形压控振荡器(“VCO”)，其被配置成从控制电压提供解调数据。
[0012] 在本公开的实施例中，电容器是高带宽
低通滤波器。
[0013] 在本公开的实施例中，全差分辅助电荷泵具有宽带宽以提供输入信号的快速稳定。
[0014] 在本公开的实施例中，限幅器是具有
磁滞的差分比较器。
[0015] 在本公开的实施例中，限幅器被配置成将全差分辅助电荷泵的差分输出变成CMOS电平。
[0016] 各种实施例涉及一种用于使用基于PLL的FSK解调器跟踪输入信号并对输入信号进行解调的方法，所述方法包括以下步骤：通过PFD接收输入信号，通过全差分辅助电荷泵接收并放大来自PFD的输入信号，通过电容器对来自辅助电荷泵的输入信号进行滤波，通过限幅器对输入信号进行解调，以及通过限幅器输出恢复后的数据。
[0017] 在本公开的实施例中，用于跟踪输入信号并对输入信号进行解调的方法，所述方法另外包括以下步骤：通过单输出电荷泵接收输入信号，通过二阶
环路滤波器对来自单输出电荷泵的输入信号进行滤波，以及通过VCO从控制电压提供解调数据。
[0018] 在本公开的实施例中，电容器是高带宽低通滤波器。
[0019] 在本公开的实施例中，辅助电荷泵具有宽带宽以提供输入信号的快速稳定。
[0020] 在本公开的实施例中，限幅器是具有磁滞的差分比较器。
[0021] 在本公开的实施例中，限幅器被配置成将辅助电荷泵的差分输出变成CMOS电平。
附图说明
[0022] 附图与下文的详细描述一起并入在
说明书中且形成说明书的一部分，并且用于进一步说明包括所主张发明的概念的实施例且阐释那些实施例的各种原理和优点，在附图中，相同的参考标号贯穿不同视图指代相同或功能上相似的元件。
[0023] 在以下说明书中更充分地公开这些和其它更详细的和具体的特征，其中参考了附图，附图中：
[0024] 图1示出当前实施例的正在进行调制和解调的FSK信号的图形；
[0025] 图2示出当前实施例的具有辅助电荷泵路径的基于PLL的FSK解调器的
框图；以及[0026] 图3示出当前实施例的使用图2中的FSK解调器的FSK接收器的框图。
具体实施方式
[0027] 应理解，图式仅仅是示意性的且未按比例绘制。还应理解，贯穿图式使用的相同附图标记表示相同或相似的零件。
[0028] 描述和图式示出各种例子实施例的原理。因此将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但其体现了本发明的原理且包括在本发明的范围内。此外，本文中叙述的所有例子主要明确地意在用于教学目的以辅助读者理解本发明的原理及由
发明人所提供的概念，从而深化此项技术，且所有例子不应解释为限于此类特定叙述的例子及条件。另外，除非另外指明(例如，“或另外”或“或在替代方案中”)，否则如本文所使用的术语“或”指代非排他性的“或”(即，“和/或”)。并且，本文所描述的各种实施例不一定相互排斥，因为一些实施例可以与一个或多个其它实施例组合以形成新的实施例。例如“第一”、“第二”、“第三”等描述词并不意图限制所论述元件的次序，而是用于区分一个元件与下一元件，且通常可以互换。
[0029] 当前实施例针对一种基于锁相环路(“PLL”)频移键控(“FSK”)解调器，其包括其中辅助电荷泵连接到PLL中具有高带宽滤波器的
相位-
频率检测器(“PFD”)的路径和差分限幅器。
[0030] 更高带宽实现了解调数据的快速稳定时间，同时PLL环路可以更慢(例如，PLL环路滤波器带宽更低)以实现更好的
相位噪声性能。例如，主PLL环路的带宽在1MHz到2MHz之间，且辅助PLL环路的带宽在4MHz到5MHz之间。
[0031] 当前实施例针对一种可用于高信噪比(“SNR”)应用的解调器，其具有较小的误码率(“BER”)。
[0032] 基于PLL的FSK解调器将压控振荡器(“VCO”)的控制电压用作解调信号，但是使用所述
节点会影响PLL噪声性能，另外它是一种需要放大的弱信号。使用来自VCO的控制电压会在FSK解调器输出处产生较低SNR。
[0033] 当前实施例获得PFD输出，并在这之后使用具有更高带宽低通滤波器的额外电荷泵，这使得跟踪速度更快。
[0034] 当前实施例的FSK解调器实现了低噪声和快速响应，因为在PFD之后的辅助路径避免了PLL相位噪声劣化。
[0035] 图1示出当前实施例的正在进行调制和解调的FSK信号的图形100。
[0036] 图形100示出两种类型的数据：0/1数据101和FSK信号102。
[0037] 图形100示出0/1数据101和FSK调制的结果，即FSK信号102。在恢复数据时，将调制FSK信号102变成0/1数据101的是FSK解调。
[0038] 图2示出当前实施例的具有辅助电荷泵路径的基于PLL的FSK解调器200的框图。
[0039] FSK解调器200包括输入FSK信号201、PFD 202、电荷泵203、二阶环路滤波器204和VCO 205，它们是PLL环路209的一部分。额外路径206包括电荷泵207、作为滤波器的电容器210和差分限幅器208。
[0040] PLL环路209是整数N个PLL，其中N＝i。额外路径206包括电荷泵207和差分限幅器208，所述差分限幅器208对来自PFD 202的传入信号进行解调，所述传入信号已经过滤波和硬限制。
[0041] PLL环路209包括PFD 202、电荷泵203、二阶环路滤波器204和低增益环形VCO 205。VCO的低增益减小了控制电压的噪声影响和PLL环路209的
电流消耗。
[0042] 在当前实施例中，PLL环路209的带宽需要为BW≈2(Δf+1/τb)，其中Δf是偏离频率，τb是位速率，对于通用
串行总线(“USB”)电
力递送(“PD”)FSK信号，所述带宽应为大致1.3MHz，其中Δf＝0.5MHz，且τb＝300KHz/2。但是针对其它应用可以使用其它值。
[0043] 基于输入信号201，PLL带宽被设计为1.3MHz。电荷泵207可具有较宽带宽，以提供输出信号的快速稳定。稳定时间与1/带宽成正比，因此带宽越宽，稳定时间越快。差分限幅器208是具有磁滞的差分比较器，它将信号变成CMOS电平信号。初始稳定时间小于50μs，但在初始唤醒时间之后在转换期间，它小于2μs。同样，针对其它应用可以使用其它PLL带宽和稳定时间。
[0044] 基于PLL的解调器将VCO的控制电压用作解调数据，但是它是一种需要放大的信号，并且获取所述节点并将其放大使得SNR更低，这是由于Vc具有
低电压电平。
[0045] Vc是灵敏节点，触摸它将影响VCO的相位噪声性能，这使得PLL相位噪声较差，导致所获得的解调FSK的SNR较低。然而，Vc可以进行滤波，这将提供恢复后的数据，但最小值和最大值(高/低或1/0)之间的差较小且需要放大。由于过程变化和DC电平改变，设置
低信号和高信号之间的
阈值以将它们隔开增加了数据丢失的可能性，且预期会出现较大的占空比失真。
[0046] 在图2中，电荷泵203具有单个输出，同时电荷泵207是全差分的。电荷泵207的差分输出通过使用小型电容器210来进行滤波并被输入到具有磁滞的差分限幅器208中，这使得差分限幅器208对电荷泵208的输出的DC电平不太敏感。
[0047] 将转变任何相对极性改变作为“0到1”或“1到0”的转换，且占空比可为大致50％。
[0048] 图3示出当前实施例的使用图2中的FSK解调器的FSK接收器300的框图。
[0049] 输入信号301被输入到BPF 302中，然后输入到方形
缓冲器中并输入到PFD 304中。PLL环路305包括PFD 304、电荷泵306、低通滤波器307、VCO 308和1/N反馈定标器314(其中对于当前应用，N＝1)。
[0050] 额外路径包括电荷泵310、电容器311和差分限幅器312。
[0051] 当前实施例的FSK解调器可用于低噪声，这意味着具有等于解调信号的低BER和低占空比失真的高SNR的应用，即需要处理恢复后的数据的数字核心，不需要高度精确的时钟来对信号进行进一步处理。
[0052] 从前述描述中将显而易见的是，可以
硬件形式实施本发明的各种示例性实施例。此外，各种示例性实施例可实施为存储在非暂时性机器可读存储媒体，例如易失性或非易失性
存储器上的指令，所述指令可以通过至少一个处理器读取和执行以执行本文中详细描述的操作。非暂时性机器可读存储媒体可包括用于以机器可读形式存储信息的任何机构，例如，个人计算机或膝上型计算机、
服务器或其它计算装置。因此，非暂时性机器可读存储媒体可包括
只读存储器(ROM)、
随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、闪存存储器装置，以及类似的存储媒体，并且不包括瞬时信号。
[0053] 本领域的技术人员应了解，本文中的任何框图表示体现本发明的原理的说明性
电路的概念视图。类似地，应了解，任何
流程图表、流程图、状态迁移图、伪码等等表示可大体上表示在机器可读媒体中并因此由计算机或处理器执行的各种过程，无论此类计算机或处理器是否明确地示出。
[0054] 因此，应理解，以上描述打算是说明性而非限制性的。在阅读以上描述后，将清楚除所提供的例子以外的许多实施例和应用。范围不应参考以上描述或下面的
摘要来确定，而是实际上应参考所附
权利要求书以及此类权利要求所授权的等效物的全部范围来确定。预期并且打算，未来的开发将用本文中所论述的技术进行，并且所公开的系统和方法将并入到所述未来的实施例中。总之，应理解，本
申请能够进行
修改和变化。
[0055] 然而，这些益处、优点、问题解决方案以及可能使任何益处、优点或解决方案发生或变得更显著的任何元件不应被理解为任何或所有权利要求的重要、必要或基本特征。本发明仅由所附权利要求书限定，包括在本申请未决期间做出的任何修正和所发布的那些权利要求的所有等效物。
[0056] 除非本文中明确地进行相反指示，否则权利要求书中所用的所有术语都旨在被给定如在本文中所述的技术方面博学的人员所理解的其最广泛的合理构造和其普通含义。具体地说，除非权利要求相反地叙述了明确限制，否则例如“一”、“所述(the)”、“所述(said)”等单数冠词的使用应理解为列举一个或多个所指示的要素。
[0057] 提供本公开的摘要，使得读者能够快速确定技术公开内容的性质。在理解以下内容的情况下进行提交：摘要将不会用于解释或限制权利要求书的范围或含义。另外，在前述详细描述中，可以看出在各种实施例中，出于精简本发明的目的将各种特征分组在一起。不应将本公开的方法解释为反映以下意图：所主张的实施例需要比每一权利要求中明确叙述的特征多的特征。实际上，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入到详细描述中，其中每一权利要求独自作为单独主张的主题。
