技术领域
[0001] 本
发明涉及一种用于高速接口电路的自适应
电荷泵锁相环，属于集成电路技术领域。
背景技术
[0002] 锁相环是一种利用反馈控制原理实现的
频率及
相位的同步技术，能够提供低噪声的时钟
信号，在无线通信、导航、计算机等领域中得到了广泛的应用。电荷泵锁相环是数模混合锁相环的典型代表，其理论静态相位误差为零，具有高速、低抖动、低功耗等显著优势，是目前应用最为广泛的锁相环。
[0003] 高速接口电路是一种重要的集成电路，广泛用于数据传输，能够充分利用传输媒介的信道容量，大幅降低通信成本。锁相环是高速接口电路的核心电路模
块之一，通常用于为高速接口电路提供参考时钟，该参考时钟的
质量直接影响到高速接口电路的数据传输速率、误码率等重要技术指标，因此锁相环的性能对高速接口电路至关重要。
[0004] 高速接口电路工作环境复杂，易受外部和内部信号的干扰，使锁相环可能受到串扰而锁定在错误的频率上，造成高速接口电路工作异常。目前常见的电荷泵锁相环大多不具备抗干扰频率纠错的能
力，如果锁相环锁定频率错误，需要花费较长的时间恢复到正确频率，甚至无法恢复到正确频率。
发明内容
[0005] 本发明解决的技术问题是：克服
现有技术的不足，提供一种用于高速接口电路的自适应电荷泵锁相环，利用自适应电路结构提高锁相环路的
稳定性、减小锁相环输出
时钟信号的噪声，并且引入
电压检测模块实时监测压控
振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
[0006] 本发明解决技术的方案是：一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路；所述锁相环路包括鉴频鉴相器B103、电荷泵B104、电荷泵B105、压控振荡器B109、输出时钟
缓冲器B110、
分频器B111、电容C131、电容C132，还包括辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、
偏置电路B108、与
门G111、
开关；
[0007] 锁相环路工作前，时钟计数器B102对经输入时钟缓冲器B101输入的外部时钟源CLKS进行计数，计数值达到预设的值时即认为外部时钟源CLKS的幅度和频率已稳定，时钟计数器B102输出的信号ENT从低电平跳变为高电平；电压检测模块B106控制开关闭合使电源对电容C131充电，当充电电压VCN达到设定的起始工作电压值VP时，电压检测模块B106输出的使能信号ENV从低电平跳变为高电平；低压差线性稳压器B107在电压VCN的电位上升过程中开始工作，生成
输出电压VLDO，当VLDO的电压值达到预设值后，低压差线性稳压器B107输出的使能信号ENL从低电平跳变为高电平；信号ENT、ENL、ENV均跳变为高电平后，与门G111的
输出信号ENA跳变为高电平，启动鉴频鉴相器B103、电荷泵B104和电荷泵B105，锁相环路开始工作；
[0008] 锁相环路工作时，电压检测模块实时监测锁相环路中压控振荡器的控制电压VCN，若控制电压VCN超出预设范围，则使锁相环暂时停止工作，将压控振荡器的控制电压设置在预设值后再重启锁相环路。
[0009] 优选的，所述的开关包括PMOS管M121、NMOS管M122；输入时钟缓冲器B101的输入端连接外部时钟源CLKS，输入时钟缓冲器B101的输出端同时连接时钟计数器B102的输入端和鉴频鉴相器B103的参考时钟输入端CLKIN；时钟计数器B102的输出端连接与门G111的第一输入端；鉴频鉴相器B103的反馈时钟输入端CLKFB连接分频器B111的输出端，鉴频鉴相器B103的使能信号输入端END同时连接电荷泵B104的使能信号输入端ENC、电荷泵B105的使能信号输入端ENC和与门G111的输出端；鉴频鉴相器B103的鉴相信号输出端DOUT连接电荷泵B104的鉴相信号输入端DIN，鉴频鉴相器B103的相位比较信号输出端COMP同时连接电荷泵B104的
电流控制端SW和电荷泵B105的电流控制端SW，鉴频鉴相器B103的鉴相反信号输出端DOUTB连接电荷泵B105的鉴相信号输入端DINB；电荷泵B104的偏置电压输入端VBC同时连接电荷泵B104的输出端、电荷泵B105的偏置电压输入端VBC、电压检测模块B106的电压输入端VIN、低压差线性稳压器B107的输入端、偏置电路B108的输入端、压控振荡器B109的第一控制电压输入端VC1、PMOS管M121的漏极、NMOS管M122的漏极和电容C131的上端；电荷泵B105的输出端同时连接压控振荡器B109的第二控制电压输入端VC2和电容C132的下端；电压检测模块B106的使能信号输出端ENVOUT连接与门G111的第三输入端，电压检测模块B106的充
电信号输出端CH连接PMOS管M121的栅极，电压检测模块B106的放电信号输出端DISCH连接NMOS管M122的栅极；低压差线性稳压器B107的使能信号输出端ENLOUT连接与门G111的第二输入端，低压差线性稳压器B107的电压输出端VLOUT同时连接压控振荡器的电源端VSO和电容C132的上端；偏置电路B108的输出端连接压控振荡器的偏置电压输入端VBO；压控振荡器B109的输出端连接输出时钟缓冲器B110的输入端；输出时钟缓冲器B110的输出端同时连接时钟输出端CLKOUT和分频器B111的输入端；PMOS管M121的源极连接电源VDD；NMOS管M122的源极接地；电容C131的下端接地。
[0010] 优选的，所述电荷泵B104和电荷泵B105均有2种工作模式，分别为大电流模式和小电流模式，模式切换由鉴频鉴相器B103的相位比较信号输出端COMP输出的信号CPSW控制，当CPSW为高电平时，电荷泵B104和电荷泵B105工作在大电流模式，当CPSW为低电平时，电荷泵B104和电荷泵B105工作在小电流模式；所述的大电流模式用于
加速锁相环路的锁定过程；所述的小电流模式用于锁相环进入锁定状态后降低功耗。
[0011] 优选的，通过下述方式判定锁相环路进入锁定状态：
[0012] 鉴频鉴相器B103实时检测分别从参考时钟输入端CLKIN和反馈时钟输入端CLKFB输入的两路时钟信号的
相位差，如该相位差小于预设定值P并持续预设的时钟周期数，即认为锁相环进入锁定状态。
[0013] 优选的，大电流模式下电荷泵输出的电流至少为小电流模式下输出电流的两倍。
[0014] 优选的，所述电压检测模块B106包括PMOS管M201、PMOS管M202、NMOS管M203、NMOS管M204、PMOS管M205、NMOS管M206、
反相器G211、反相器G212、反相器G213、反相器G214、与非门G221、与非门G222、与非门G223、与非门G224、与非门G225；
[0015] PMOS管M201的栅极同时连接PMOS管M202的栅极和地，PMOS管M201的漏极同时连接NMOS管M203的漏极和反相器G213的输入端，PMOS管M201的源极接电源；PMOS管M202的漏极同时连接NMOS管M204的漏极和反相器G211的输入端，PMOS管M202的源极接电源；NMOS管M203的栅极同时连接电压输入端VIN、NMOS管M204的栅极和PMOS管M205的栅极，NMOS管M203的源极接地；NMOS管M204的源极接地；PMOS管M205的漏极同时连接NMOS管M206的漏极和与非门G221的第一输入端，PMOS管M205的源极接电源；NMOS管M206的栅极接电源，NMOS管M206的源极接地；反相器G211的输出端同时连接反相器G212的输入端和与非门G222的第二输入端；反相器G212的输出端连接与非门G223的第一输入端；反相器G213的输出端连接与非门G224的第二输入端；反相器G214的输入端连接与非门G225的输入端，反相器G214的输出端连接使能信号输出端ENVOUT；与非门G221的第二输入端同时连接与非门G222的输出端和与非门G225的第一输入端，与非门G221的输出端同时连接放电信号输出端DISCH和与非门G222的第一输入端；与非门G223的第二输入端同时连接充电信号输出端CH和与非门G224的输出端，与非门G223的输出端同时连接与非门G224的第一输入端和与非门G225的第二输入端。
[0016] 优选的，由NMOS管M204和PMOS管M202的宽长比决定压控振荡器的控制电压预设值。
[0017] 优选的，所述PMOS管M201的宽长比和PMOS管M202的宽长比相同，NMOS管M203的宽长比大于NMOS管M204的宽长比。
[0018] 优选的，NMOS管M203的宽长比与NMOS管M204的宽长比的比值在3～12之间。
[0019] 优选的，VLDO的电压值预设值为
电源电压值的70％～90％。
[0020] 本发明与现有技术相比的有益效果是：
[0021] 本发明提供的用于高速接口电路的自适应电荷泵锁相环中包含电压检测电路，能够实时监测压控振荡器的控制电压，当控制电压过高或过低时，即表明压控振荡器的振荡频率过高或过低，此时电压检测电路输出
控制信号使锁相环暂停工作，并将压控振荡器的控制电压重置在合适值后再重启锁相环，使锁相环重新进入锁定过程，从而避免因锁相环锁定频率错误而导致高速接口电路工作异常。与传统的电荷泵锁相环相比，本发明提供的用于高速接口电路的自适应电荷泵锁相环具有更强的抗干扰性能。
[0022] 本发明提供的用于高速接口电路的自适应电荷泵锁相环中包含具有2种工作模式的电荷泵。在锁相环锁定过程中，电荷泵工作在大电流模式，可以加速锁相环的锁定；在锁相环锁定后，电荷泵工作在小电流模式，可以降低功耗。
附图说明
[0023] 图1为本发明的电荷泵锁相环整体结构示意图；
[0024] 图2为本发明中电压检测模块的结构示意图。
具体实施方式
[0025] 下面结合附图和具体
实施例对本发明做进一步详细描述。
[0026] 图1所示为本发明用于高速接口电路的自适应电荷泵锁相环整体结构示意图。用于高速接口电路的自适应电荷泵锁相环包括锁相环路和辅助电路。锁相环路包括鉴频鉴相器B103、电荷泵B104、电荷泵B105、压控振荡器B109、输出时钟缓冲器B110、分频器B111、电容C131、电容C132，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、PMOS管M121、NMOS管M122。
[0027] 输入时钟缓冲器B101的输入端连接外部时钟源CLKS，输入时钟缓冲器B101的输出端同时连接时钟计数器B102的输入端和鉴频鉴相器的参考时钟输入端CLKIN；时钟计数器B102的输出端连接与门G111的第一输入端；鉴频鉴相器B103的反馈时钟输入端CLKFB连接分频器B111的输出端，鉴频鉴相器B103的使能信号输入端END同时连接电荷泵B104的使能信号输入端ENC、电荷泵B105的使能信号输入端ENC和与门G111的输出端；鉴频鉴相器B103的鉴相信号输出端DOUT连接电荷泵B104的鉴相信号输入端DIN，鉴频鉴相器的相位比较信号输出端COMP同时连接电荷泵B104的电流控制端SW和电荷泵B105的电流控制端SW，鉴频鉴相器B103的鉴相反信号输出端DOUTB连接电荷泵B105的鉴相信号输入端DINB；电荷泵B104的偏置电压输入端VBC同时连接电荷泵B104的输出端、电荷泵B105的偏置电压输入端VBC、电压检测模块B106的电压输入端VIN、低压差线性稳压器B107的输入端、偏置电路B108的输入端、压控振荡器B109的第一控制电压输入端VC1、PMOS管M121的漏极、NMOS管M122的漏极和电容C131的上端；电荷泵B105的输出端同时连接压控振荡器B109的第二控制电压输入端VC2和电容C132的下端；电压检测模块B106的使能信号输出端ENVOUT连接与门G111的第三输入端，电压检测模块B106的充电信号输出端CH连接PMOS管M121的栅极，电压检测模块B106的放电信号输出端DISCH连接NMOS管M122的栅极；低压差线性稳压器B107的使能信号输出端ENLOUT连接与门G111的第二输入端，低压差线性稳压器B107的电压输出端VLOUT同时连接压控振荡器的电源端VSO和电容C132的上端；偏置电路B108的输出端连接压控振荡器的偏置电压输入端VBO；压控振荡器B109的输出端连接输出时钟缓冲器B110的输入端；输出时钟缓冲器B110的输出端同时连接时钟输出端CLKOUT和分频器B111的输入端；PMOS管M121的源极连接电源VDD；NMOS管M122的源极接地；电容C131的下端接地。
[0028] 锁相环路工作前，时钟计数器B102对经输入时钟缓冲器B101输入的外部时钟源CLKS进行计数，计数值达到一定值(如127)后，认为外部时钟源CLKS的幅度和频率已稳定，时钟计数器输出的信号ENT从低电平跳变为高电平；电压检测模块B106的充电信号输出端CH和放电信号输出端DISCH初始均为低电平，电源VDD经PMOS管M121对电容C131充电，电压VCN的电位逐渐上升，达到由电压检测模块B106设定的起始工作电压值VP时，电压检测模块B106的充电信号输出端CH跳变为高电平，使电源VDD停止对电容C131充电，同时电压检测模块B106输出的使能信号ENV从低电平跳变为高电平；低压差线性稳压器B107在电压VCN的电位上升过程中开始工作，生成输出电压VLDO，当VLDO的电位达到一定值(如电源VDD电压值的80％)后，低压差线性稳压器B107输出的使能信号ENL从低电平跳变为高电平；信号ENT、ENL、ENV均跳变为高电平后，与门G111的输出信号ENA跳变为高电平，启动鉴频鉴相器B103、电荷泵B104和电荷泵B105，锁相环路开始工作。
[0029] 锁相环路工作时，鉴频鉴相器B103根据输入时钟和反馈分频器所反馈时钟的相位差或频率差，得到鉴相信号输出给电荷泵B104和电荷泵B105；电荷泵B104和电荷泵B105在所述鉴相信号作用下，分别对电容C131和电容C132进行充电或使之放电，调节电压VCN和VCP的电位；压控振荡器B109在两路电压VCN和VCP的作用下产生振荡时钟，经输出时钟缓冲器B110输出给外部和反馈分频器B111，反馈分频器B111将振荡时钟分频后反馈给鉴频鉴相器B103；
[0030] 锁相环路工作时，鉴频鉴相器B103实时检测分别从参考时钟输入端CLKIN和反馈时钟输入端CLKFB输入的两路时钟信号的相位差，若该相位差大于一定值P，则判定锁相环未锁定，鉴频鉴相器B103从相位比较信号输出端COMP输出的信号CPSW为高电平，控制电荷泵B104和电荷泵B105工作在大电流模式下，加速锁相环路的锁定过程；若该相位差小于一定值P并持续数个时钟周期，即认为锁相环进入锁定状态，信号CPSW从高电平跳变为低电平，控制电荷泵B104和电荷泵B105工作在小电流模式下，从而降低功耗；
[0031] 锁相环路工作时，电压VCN同时作为5个模块的控制电压或偏置电压。(1)作为电荷泵B104和电荷泵B105的偏置电压，控制电荷泵B104和电荷泵B105的输出电流，电压VCN的值与电荷泵B104和电荷泵B105的输出电流值成正相关关系；(2)作为低压差线性稳压器B107的偏置电压，控制低压差线性稳压器B107的输出电压VLDO，VLDO是压控振荡器B109的电源电压，电压VCN的值与VLDO的电压值成正相关关系；(3)作为偏置电路B108的偏置电压，控制偏置电路B108的输出电压VB，VB是压控振荡器B109的偏置电压，电压VCN的值与VB的电压值成正相关关系；(4)作为压控振荡器B109的第一控制电压，能够控制压控振荡器的振荡频率，电压VCN的值与压控振荡器B109的振荡频率成正相关关系。如此设计的目的是，使电荷泵B104和电荷泵B105的输出电流以及压控振荡器B109的电源电压VLDO和偏置电压VB跟随压控振荡器B109的振荡频率同步变化，从而使锁相环的环路带宽值与压控振荡器B109的振荡频率之间的比值保持为一个常数。根据锁相环理论，这有利于提升锁相环路的稳定性，降低锁相环输出时钟的噪声。
[0032] 如图2所示，电压检测模块B106由PMOS管M201、PMOS管M202、NMOS管M203、NMOS管M204、PMOS管M205、NMOS管M206、反相器G211、反相器G212、反相器G213、反相器G214、与非门G221、与非门G222、与非门G223、与非门G224、与非门G225组成；
[0033] PMOS管M201的栅极同时连接PMOS管M202的栅极和地，PMOS管M201的漏极同时连接NMOS管M203的漏极和反相器G213的输入端，PMOS管M201的源极接电源；PMOS管M202的漏极同时连接NMOS管M204的漏极和反相器G211的输入端，PMOS管M202的源极接电源；NMOS管M203的栅极同时连接电压输入端VIN、NMOS管M204的栅极和PMOS管M205的栅极，NMOS管M203的源极接地；NMOS管M204的源极接地；PMOS管M205的漏极同时连接NMOS管M206的漏极和与非门G221的第一输入端，PMOS管M205的源极接电源；NMOS管M206的栅极接电源，NMOS管M206的源极接地；
[0034] 反相器G211的输出端同时连接反相器G212的输入端和与非门G222的第二输入端；反相器G212的输出端连接与非门G223的第一输入端；反相器G213的输出端连接与非门G224的第二输入端；反相器G214的输入端连接与非门G225的输入端，反相器G214的输出端连接使能信号输出端ENVOUT；
[0035] 与非门G221的第二输入端同时连接与非门G222的输出端和与非门G225的第一输入端，与非门G221的输出端同时连接放电信号输出端DISCH和与非门G222的第一输入端；与非门G223的第二输入端同时连接充电信号输出端CH和与非门G224的输出端，与非门G223的输出端同时连接与非门G224的第一输入端和与非门G225的第二输入端。
[0036] 电压检测模块B106的工作原理如下：若某时刻输入电压VIN低于电压检测模块B106设定的
低电压阈值VL，则使能信号输出端EN跳变为或保持低电平，充电信号输出端CH跳变为或保持低电平，放电信号输出端DISCH跳变为或保持低电平，控制外部电路使输入电压VIN上升，直到输入电压VIN上升至电压检测模块B106设定的起始工作电压值VP，使能信号输出端EN跳变为高电平，充电信号输出端CH跳变为高电平，放电信号输出端DISCH保持低电平，输入电压VIN停止变化；若某时刻输入电压VIN高于电压检测模块B106设定的高电压阈值VH，则使能信号输出端EN跳变为或保持低电平，充电信号输出端CH跳变为或保持高电平，放电信号输出端DISCH跳变为或保持高电平，控制外部电路使输入电压VIN下降，直到输入电压VIN下降至电压检测模块B106设定的起始工作电压值VP，使能信号输出端EN跳变为高电平，充电信号输出端CH保持高电平，放电信号输出端DISCH跳变为低电平，输入电压VIN停止变化。低电压阈值VL、起始工作电压值VP和高电压阈值VH之间的关系是VL
[0037] 锁相环路工作时，电压检测模块B106实时检测电压VCN的电位值，若该值低于低电压阈值VL，则电压检测模块B106输出的使能信号ENV从高电平跳变为低电平，从而使与门G111的输出信号ENA跳变为低电平，使鉴频鉴相器B103、电荷泵B104和电荷泵B105停止工作，同时电压检测模块B106的充电信号输出端CH跳变为低电平，使电源VDD经PMOS管M121对电容C131充电，电压VCN的电位逐渐上升，达到起始工作电压值VP时，电压检测模块B106的充电信号输出端CH跳变为高电平，使电源VDD停止对电容C131充电，同时电压检测模块B106输出的使能信号ENV从低电平跳变为高电平，从而使与门G111的输出信号ENA跳变为高电平，重新启动鉴频鉴相器B103、电荷泵B104和电荷泵B105，锁相环路重新开始工作；
[0038] 锁相环路工作时，电压检测模块B106实时检测电压VCN的电位值，若该值高于高电压阈值VH，则电压检测模块B106输出的使能信号ENV从高电平跳变为低电平，从而使与门G111的输出信号ENA跳变为低电平，使鉴频鉴相器B103、电荷泵B104和电荷泵B105停止工作，同时电压检测模块B106的放电信号输出DISCH跳变为高电平，使电容C131经NMOS管M122放电，电压VCN的电位逐渐下降，达到起始工作电压值VP时，电压检测模块B106的放电信号输出端DISCH跳变为低电平，使电容C131停止放电，同时电压检测模块B106输出的使能信号ENV从低电平跳变为高电平，从而使与门G111的输出信号ENA跳变为高电平，重新启动鉴频鉴相器B103、电荷泵B104和电荷泵B105，锁相环路重新开始工作。
[0039] 高速接口电路工作环境和条件复杂，易受外部和内部信号的干扰，使锁相环可能受到串扰而锁定在错误的频率上，造成高速接口电路工作异常。本发明中设计的电压检测模块能够实时监测锁相环中压控振荡器的控制电压，若压控振荡器因外部或内部干扰等因素工作在过高或过低的频率上，则其控制电压也将过高或过低，此时电压检测模块能够使锁相环暂时停止工作，将压控振荡器的控制电压设置在合适值后再重启锁相环，使锁相环重新进入锁定过程，从而纠正干扰造成的锁定错误。
[0040] 以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉
本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
[0041] 本
说明书中未作详细描述的内容属本领域专业技术人员的公知技术。
