本出願は、全般的に電子デバイスに関し、より詳細には、薄膜トランジスタを有するディスプレイを備える電子デバイスに関する。

電子デバイスは、多くの場合、ディスプレイを含む。例えば、セルラー電話機及びポータブルコンピュータは、ユーザに情報を呈示するためのディスプレイを含む。

液晶ディスプレイなどのディスプレイは、複数の層から形成される。液晶ディスプレイは、例えば、上部偏光子層及び下部偏光子層と、カラーフィルタ素子のアレイを含むカラーフィルタ層と、薄膜トランジスタ及び表示ピクセル電極を含む薄膜トランジスタ層と、カラーフィルタ層と薄膜トランジスタ層との間に介挿された液晶材料の層とを有し得る。各表示ピクセルは、典型的には、その表示ピクセル内の表示ピクセル電極構造体に対する信号の印加を制御するための、薄膜トランジスタを含む。

有機発光ダイオードディスプレイなどのディスプレイは、発光ダイオードに基づく表示ピクセルのアレイを有する。このタイプのディスプレイ内では、各表示ピクセルは、発光ダイオードと、その発光ダイオードに対する信号の印加を制御するための、薄膜トランジスタとを含む。

ディスプレイ内には、多くの場合、薄膜ディスプレイ駆動回路機構が含まれる。例えば、ディスプレイ上のゲート駆動回路機構及びデマルチプレクサ回路機構を、薄膜トランジスタから形成することができる。

注意を怠ると、ディスプレイの表示ピクセル及びディスプレイ駆動回路機構内の、薄膜トランジスタ回路機構は、不均一性、過大な漏洩電流、不十分な駆動強度、劣悪な面積効率、ヒステリシス、及び他の問題を呈する恐れがある。それゆえ、改善された電子デバイスのディスプレイを提供可能であることが望ましいであろう。

電子デバイスには、ディスプレイを提供することができる。このディスプレイは、表示ピクセルのアレイを基板上に有し得る。それらの表示ピクセルは、有機発光ダイオード表示ピクセル、又は液晶ディスプレイ内の表示ピクセルとすることができる。

有機発光ダイオードディスプレイ内には、半導体酸化物薄膜トランジスタ、シリコン薄膜トランジスタ、及びコンデンサ構造体を含む、ハイブリッド薄膜トランジスタ構造体を形成することができる。コンデンサ構造体は、半導体酸化物薄膜トランジスタに重ね合わせることができる。コンデンサ構造体はまた、ソース−ドレイン金属層、ポリシリコン層、及びゲート金属層から形成された、複数の重なり合う電極層から形成することもでき、使用することができる。

有機発光ダイオード表示ピクセルは、酸化物トランジスタとシリコントランジスタとの組み合わせを有し得る。発光ダイオードに結合される駆動トランジスタなどのトランジスタは、酸化物トランジスタ構造体から形成することができ、スイッチングトランジスタは、シリコントランジスタ構造体から形成することができる。

液晶ディスプレイ内では、ディスプレイ駆動回路機構は、シリコン薄膜トランジスタ回路機構を含み得るものであり、表示ピクセルは、酸化物薄膜トランジスタに基づき得る。シリコントランジスタゲート及び酸化物トランジスタゲートを形成する際に、単一層又は2つの異なる層のゲート金属を使用することができる。シリコントランジスタは、フローティングゲート構造体に重なり合うゲートを有し得る。酸化物トランジスタは、ディスプレイ駆動回路機構内に組み込むことができる。

ディスプレイ駆動回路機構は、表示ピクセルのアレイ内の酸化物トランジスタ回路機構よりも低い電圧振幅に、シリコントランジスタ回路機構を晒すように構成することができる。

一実施形態に係る、有機発光ダイオード表示ピクセルのアレイを有する有機発光ダイオードディスプレイ、又は表示ピクセルのアレイを有する液晶ディスプレイなどの、例示的なディスプレイの図である。

一実施形態に係る、半導体酸化物薄膜トランジスタ及びシリコン薄膜トランジスタを有する有機発光ダイオード内で使用することが可能なタイプの、例示的な有機発光ダイオード表示ピクセルの図である。

一実施形態に係る、例示的な薄膜トランジスタ構造体の側断面図である。

一実施形態に係る、更なる例示的な薄膜トランジスタ構造体の側面図である。

一実施形態に係る、酸化物薄膜トランジスタ及びシリコン薄膜トランジスタを含むことが可能なタイプの、例示的な有機発光ダイオード表示ピクセルの図である。

一実施形態に係る、液晶ディスプレイ内の例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、液晶ディスプレイ内の例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、液晶ディスプレイ内の例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、ハイブリッドシリコン−酸化物トランジスタ構造体から形成することが可能なタイプの、例示的な相補型金属酸化物半導体トランジスタインバータの図である。

一実施形態に係る、ハイブリッド相補型金属酸化物半導体トランジスタインバータを形成するために使用することが可能なタイプの、例示的な薄膜トランジスタ構造体の側断面図である。

一実施形態に係る、薄膜ディスプレイ駆動回路機構内のゲート駆動回路機構の回路図である。

一実施形態に係る、ディスプレイ上のディスプレイ駆動回路機構内部の、図11のゲート駆動回路機構内で使用することが可能なタイプの、レベルシフタの図である。

一実施形態に係る、ディスプレイ上のディスプレイ駆動回路機構内部のトランジスタが、過大な電圧を経験することを防止するために使用することが可能な、例示的な回路の回路図である。

一実施形態に係る、液晶ディスプレイ内の例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、液晶ディスプレイ内の、トップゲート半導体酸化物トランジスタを含む、例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、液晶ディスプレイ内の、遮光体を有するトップゲート半導体酸化物トランジスタを含む、例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、液晶ディスプレイ内の、トップゲート半導体酸化物トランジスタを含む、例示的な薄膜トランジスタ回路機構の側断面図である。

一実施形態に係る、有機発光ダイオードディスプレイ内の、トップゲート半導体酸化物トランジスタを含む、例示的な薄膜トランジスタ回路機構の側断面図である。

電子デバイス内のディスプレイには、表示ピクセルのアレイ上に画像を表示するための、駆動回路機構を提供することができる。例示的なディスプレイを図1に示す。図1に示すように、ディスプレイ14は、基板24などの1つ以上の層を有し得る。基板24などの層は、平坦なガラス層などの、平坦な矩形の材料の層から形成することができる。ディスプレイ14は、ユーザに画像を表示するための、表示ピクセル22のアレイを有し得る。表示ピクセルのアレイ22は、基板24上の、表示ピクセル構造体の行及び列から形成することができる。表示ピクセル22のアレイ内には、任意の好適な数(例えば、10以上、100以上、又は1000以上)の行及び列が存在し得る。

ディスプレイ駆動集積回路16などのディスプレイ駆動回路機構を、基板24上の金属配線などの導電経路に、はんだ又は導電性接着剤を使用して結合することができる。ディスプレイ駆動集積回路16(タイミングコントローラチップと称される場合もある)は、経路25を介してシステム制御回路機構と通信するための、通信回路機構を含み得る。経路25は、フレキシブルプリント回路上の配線、又は他のケーブルから形成することができる。制御回路機構は、ディスプレイ14が使用されている、セルラー電話機、コンピュータ、セットトップボックス、メディアプレーヤ、ポータブル電子デバイス、又は他の電子機器などの電子デバイス内の、主論理基板上に配置することができる。動作の間、制御回路機構は、ディスプレイ14上に表示するべき画像についての情報を、ディスプレイ駆動集積回路16に供給することができる。表示ピクセル22上に画像を表示するために、ディスプレイ駆動集積回路16は、対応する画像データをデータ線Dに供給する一方で、ゲート駆動回路機構18及びデマルチプレクシング回路機構20などの支援薄膜トランジスタディスプレイ駆動回路機構に、クロック信号及び他の制御信号を発行することができる。

ゲート駆動回路機構18は、基板24上に(例えば、ディスプレイ14の右縁部及び左縁部上に、ディスプレイ14の単一の縁部上のみに、又はディスプレイ14内の他の場所に)形成することができる。デマルチプレクサ回路機構20を使用することにより、ディスプレイ駆動集積回路16からのデータ信号を、複数の対応するデータ線D上に分配することができる。この図1の例示的な配置構成では、データ線Dは、ディスプレイ14を通って垂直方向に延びている。各データ線Dは、表示ピクセル22の対応の列に関連付けられる。ゲート線Gが、ディスプレイ14を通って水平方向に延びている。各ゲート線Gは、表示ピクセル22の対応の行に関連付けられる。ゲート駆動回路機構18は、ディスプレイ14の左側に、ディスプレイ14の右側に、あるいは図1に示すように、ディスプレイ14の右側及び左側の双方に配置することができる。

ゲート駆動回路機構18は、ディスプレイ14内のゲート線G上に、ゲート信号(走査信号と称される場合もある)をアサートすることができる。例えば、ゲート駆動回路機構18は、ディスプレイ駆動集積回路16から、クロック信号及び他の制御信号を受信することができ、それらの受信信号に応じて、表示ピクセル22の第1の行内のゲート線信号Gから開始して、ゲート線G上のゲート信号を順番にアサートすることができる。各ゲート線がアサートされると、そのゲート線がアサートされた行内の、対応する表示ピクセルが、データ線D上に現れる表示データを表示する。

デマルチプレクサ回路機構20及びゲート線駆動回路機構18などのディスプレイ駆動回路機構は、基板24上の薄膜トランジスタから形成することができる。薄膜トランジスタはまた、表示ピクセル22内の回路機構を形成する際にも使用することができる。表示性能を向上させるために、漏洩電流、スイッチング速度、駆動強度、均一性などの所望の基準を満たす、ディスプレイ14内の薄膜トランジスタ構造体を使用することができる。このディスプレイ14内の薄膜トランジスタは、一般に、任意の好適なタイプの(例えば、シリコンベース、半導体酸化物ベースなどの)薄膜トランジスタ技術を使用して形成することができる。

本明細書で例として説明される場合がある、1つの好適な配置構成では、ディスプレイ14上の一部の薄膜トランジスタ内のチャネル領域(アクティブ領域)は、シリコン(例えば、LTPS又は低温ポリシリコンと称される場合もある、低温プロセスを使用して堆積されたポリシリコンなどの、シリコン)から形成され、ディスプレイ14上の他の薄膜トランジスタ内のチャネル領域は、半導体酸化物材料(例えば、IGZOと称される場合もある、アモルファスのインジウム・ガリウム・亜鉛酸化物)から形成される。必要に応じて、これらの薄膜トランジスタを形成する際に、アモルファスシリコン、IGZO以外の半導体酸化物などの、他のタイプの半導体を使用することができる。このタイプのハイブリッドディスプレイ構成では、シリコントランジスタ(例えば、LTPSトランジスタ)は、スイッチング速度及び良好な駆動電流などの属性が所望される場合に(例えば、液晶ダイオードディスプレイ内のゲートドライバのために、又はスイッチング速度が考慮事項となる、有機発光ダイオード表示ピクセルの部分内で)使用することができ、その一方で、酸化物トランジスタ(例えば、IGZOトランジスタ)は、低い漏洩電流が所望される場合(例えば、液晶ダイオード表示ピクセル及びディスプレイ駆動回路機構内で)、又は高いピクセル間の均一性が所望される場合に(例えば、有機発光ダイオード表示ピクセルのアレイ内で)使用することができる。他の考慮事項(例えば、電力消費、資源の消費、ヒステリシスなどに関連する考慮事項)もまた、考慮に入れることができる。

IGZO薄膜トランジスタなどの酸化物トランジスタは、一般的に、nチャネルデバイス(すなわち、NMOSトランジスタ)である。シリコントランジスタは、pチャネル設計又はnチャネル設計を使用して製造することができる(すなわち、LTPSデバイスは、PMOS又はNMOSのいずれかとすることができる)。これらの薄膜トランジスタ構造体の組み合わせにより、最適性能を提供することができる。

有機発光ダイオードディスプレイ内では、各表示ピクセルは、対応の有機発光ダイオードを含む。例示的な有機発光ダイオード表示ピクセル22−1の概略図を、図2に示す。図2に示すように、表示ピクセル22−1は、発光ダイオード26を含み得る。正の電源電圧ELVDDを、正の電源端子34に供給することができ、接地電源電圧ELVSSを、接地電源端子36に供給することができる。駆動トランジスタ28の状態により、ダイオード26を通って流れる電流の量、またそれゆえ、表示ピクセル22−1からの放射光40の量が制御される。

データの連続フレーム間で、トランジスタ28が所望の状態に保持されることを確実にするために、表示ピクセル22−1は、蓄積コンデンサCstなどの蓄積コンデンサを含み得る。蓄積コンデンサCst上の電圧が、ノードAでトランジスタ28のゲートに印加されることにより、トランジスタ28が制御される。スイッチングトランジスタ30などの1つ以上のスイッチングトランジスタを使用して、蓄積コンデンサCst内に、データをロードすることができる。スイッチングトランジスタ30がオフである場合、データ線Dは、蓄積コンデンサCstから絶縁され、端子A上のゲート電圧は、蓄積コンデンサCst内に記憶されているデータ値に等しい(すなわち、従前の表示データのフレームからのデータ値が、ディスプレイ14上に表示される)。表示ピクセル22−1に関連付けられる行内のゲート線G(走査線と称される場合もある)がアサートされると、スイッチングトランジスタ30がオンになり、データ線D上の新たなデータ信号が、蓄積コンデンサCst内にロードされる。このコンデンサCst上の新たな信号は、ノードAでトランジスタ28のゲートに印加されることにより、トランジスタ28の状態を調節し、発光ダイオード26によって放射される、対応する光40の量を調節する。

図2のピクセル22−1などの有機発光ダイオード表示ピクセルは、図3に示すタイプの薄膜トランジスタ構造体を使用することができる。このタイプの構造体では、2つの異なるタイプの半導体が使用される。図3に示すように、回路機構72は、発光ダイオードカソード端子42及び発光ダイオードアノード端子44などの、表示ピクセル構造体を含み得る。有機発光ダイオード放射材料47を、カソード42とアノード44との間に介挿することができる。誘電体層46は、表示ピクセルのレイアウトを画定するために役立ち得るものであり、ピクセル画定層と称される場合もある。薄膜トランジスタ構造体52の上部に、平坦化層50を形成することができる。薄膜トランジスタ構造体52は、基板24上のバッファ層54上に形成することができる。

薄膜トランジスタ構造体52は、シリコントランジスタ58を含み得る。トランジスタ58は、「トップゲート」設計を使用して形成されたLTPSトランジスタとすることができ、有機発光ダイオード表示ピクセル内のスイッチングトランジスタとしての機能を果たし得る(例えば、図2のピクセル22−1内のトランジスタ30を参照)。トランジスタ58は、ゲート絶縁層64(例えば、シリコン酸化物の層)によって覆われる、ポリシリコンチャネル62を有し得る。ゲート66は、パターン化された金属(例えば、一例として、モリブデン)から形成することができる。ゲート66は、層間誘電体の層(例えば、シリコン窒化物層68及びシリコン酸化物層70)によって覆うことができる。ソース−ドレインコンタクト74及び76が、ポリシリコン層62の対向側部に接触することにより、シリコン薄膜トランジスタ58を形成することができる。

薄膜トランジスタ構造体52はまた、薄膜トランジスタ及びコンデンサ構造体60も含み得る。構造体60は、蓄積コンデンサ(すなわち、図2の蓄積コンデンサCst)及び酸化物薄膜トランジスタ構造体を含み得る。この蓄積コンデンサは、ポリシリコン層62’(層62と同じ層の一部としてパターン化されるもの)から形成された第1の端子(プレート、電極、又は電極層と称される場合もある)を有し得る。ゲート絶縁層64の延長部分とすることができる、ゲート絶縁層64’により、端子62’を覆うことができる。このコンデンサは、金属層66’から形成された第2の端子を有し得る。金属層66’は、トランジスタ58のゲート66を形成する際に使用されるものと同じ金属層から、パターン化することができる。誘電体層68及び誘電体層70により、金属層66’を覆うことができる。構造体60内の薄膜トランジスタは、「ボトムゲート」酸化物トランジスタとすることができる。コンデンサCstの第2の端子(すなわち、図2のノードA)としての機能を果たす、層66’はまた、この酸化物トランジスタのゲートとしての機能も果たし得る。この酸化物トランジスタは、図2の駆動トランジスタ28としての機能を果たし得る。この酸化物トランジスタの「ゲート絶縁体」は、層間誘電体の層(すなわち、層68及び層70)から形成することができる。この酸化物トランジスタのチャネル半導体は、酸化物層80(例えば、IGZO)から形成することができる。酸化物層80を、ポリシリコンのコンデンサ電極層62’に重ね合わせる(すなわち、酸化物トランジスタを、コンデンサに重ね合わせる)ことにより、スペースを節約することができる。ソース−ドレイン端子82及び84は、半導体酸化物層80の対向端部に接触する金属から形成することができる。

LTPSトランジスタ及び酸化物トランジスタなどのトランジスタは、種々のレイアウトで形成することができる。例えば、LTPSトランジスタは、高いキャリア移動度を有する傾向がある。結果として、LTPSトランジスタは、適切な低いW/Lの比率を確実にするように、比較的長いゲート長L及び比較的短いゲート幅を有することにより、これらのトランジスタの比較的高い移動度が相殺される場合がある。このことにより、LTPSトランジスタは、ピクセルレイアウトに関して比較的非効率なものとなる恐れがある。酸化物トランジスタは、より小さいアスペクト比を有するW/Lの比率(例えば、LTPSの場合の3/30に対して、酸化物の場合は4/4)で、構築することができる。これらのレイアウト効率の考慮事項により、表示ピクセル22−1内の駆動トランジスタとして、酸化物トランジスタを使用することが好ましい可能性がある。LTPSトランジスタによって提供される比較的速いスイッチング速度により、図2のトランジスタ30などのスイッチングトランジスタに関しては、LTPSトランジスタを使用することが好ましいものとなる可能性がある。

より多くの(例えば、3つ以上、4つ以上、5つ以上、6つ以上、7つ以上、又は8つ以上の)トランジスタを有する表示ピクセル内では、いずれのトランジスタをLTPS技術を使用して実装し、いずれのトランジスタを酸化物技術を使用して実装するかについての選択は、それらの2つのタイプのトランジスタ間で、トランジスタ性能の考慮事項をバランス調整するように実施することができる。

駆動トランジスタを実装する場合、LTPSトランジスタは、酸化物トランジスタよりも大きいサイズ(より長いチャネル長さ)を呈する傾向があり、酸化物トランジスタよりも大きい暗電流を呈する傾向があり、酸化物トランジスタよりも劣悪な均一性を呈する恐れがある。LTPS駆動トランジスタはまた、酸化物駆動トランジスタよりも大きいヒステリシスを呈する恐れもある。これらの要因の結果として、多くの場合、有機発光ダイオード表示ピクセル内の駆動トランジスタは、酸化物トランジスタから形成することが有利であり得る。酸化物駆動トランジスタは、低い漏洩電流及び最小限のヒステリシスを呈し得る。

スイッチングトランジスタを実装する場合、LTPSトランジスタは、酸化物トランジスタよりも小さくすることができ、酸化物トランジスタよりも少量の寄生容量を呈し得るものであり、酸化物トランジスタよりも低い電力消費を呈し得るものである。これらのような要因の結果として、多くの場合、有機発光ダイオード表示ピクセル内のスイッチングトランジスタは、LTPSトランジスタから形成することが有利であり得る。LTPSスイッチングトランジスタは、高いスイッチング速度及び低い寄生容量を呈し得る。

単一の有機発光ダイオード表示ピクセル内に、LTPSトランジスタ及び酸化物トランジスタの双方を実装する際に(例えば、図2の表示ピクセル回路22−1などの回路を実装するために)使用することが可能な、例示的なハイブリッド薄膜トランジスタ構造体を、図4に示す。図4のハイブリッド薄膜トランジスタ構造体114は、シリコン薄膜トランジスタ108、コンデンサ(Cst)110、及び酸化物トランジスタ112を含む。シリコントランジスタ108は、ポリシリコン層90から形成される。ゲート絶縁層92が、ポリシリコン層90を覆う。ゲート絶縁層92の上部に、ゲート金属の層がパターン化されることにより、ゲート94、コンデンサ電極96、及びゲート電極98が形成される。シリコン窒化物層116及びシリコン酸化物層118などの層間誘電体材料の層により、それらのパターン化ゲート金属構造体を覆うことができる。シリコントランジスタ108に関するソース−ドレインコンタクト100及び94は、チャネル領域106の近傍で、ポリシリコン層90に接触することができる(すなわち、短絡させることができる)。トランジスタ108のゲート94は、トランジスタ108のポリシリコンチャネル領域106に隣接する、領域104内のポリシリコン層90内に、低密度のドレイン注入部が形成されることを可能にするための、注入マスクとしての機能を果たし得る。

シリコントランジスタ108のソース−ドレイン100及び102、並びに酸化物トランジスタ112のソース−ドレイン122及び124は、層間誘電体116及び層間誘電体118上の共通の金属層の、パターン化部分から形成することができる。

コンデンサ110は、金属電極120、及びポリシリコン層90の部分126から形成される、第1の端子を有し得る。コンデンサ110は、金属電極96から形成された第2の端子を有し得る。

酸化物トランジスタ112は、IGZO層128などの半導体酸化物層、ソース−ドレインコンタクト122及び124、並びにゲート98を有し得る。ゲート98は、トランジスタ112に関するチャネル領域としての機能を果たす半導体酸化物128から、誘電体116及び誘電体118によって隔てられる。誘電体116及び誘電体118は、それゆえ、酸化物トランジスタ112に関するゲート絶縁体としての機能を果たす。

図5は、ディスプレイ14内で使用することが可能な、別の例示的な有機発光ダイオードピクセル回路の回路図である。ピクセル22−2は、発光ダイオード26内に電流を駆動するための、駆動トランジスタ28を含む。蓄積コンデンサCstを使用して、フレーム間で、トランジスタ28のゲート上の信号を記憶する。ピクセル間のトランジスタ性能の変動を調整する、補償スキームを実装するために、感知線SENSINGが使用される。スイッチングトランジスタ30−1及び30−2に制御信号を印加する際に、ゲート線SCAN及びSCAN2が使用される。

表示ピクセル22−2内での性能を最適化するために、図3及び図4に示すタイプのハイブリッド構造体、あるいは、シリコン薄膜トランジスタ及び/又は酸化物薄膜トランジスタ並びにコンデンサを形成するための他の構成を使用することが、望ましい場合がある。例えば、駆動トランジスタ28を酸化物トランジスタ(例えば、NMOS酸化物トランジスタ)から形成し、その一方で、トランジスタ30−1及び30−2などのスイッチングトランジスタを、シリコントランジスタから、又はシリコン(NMOS及び/又はPMOS)トランジスタと酸化物(NMOS)トランジスタとの混合から形成することが、望ましい場合がある。

第1の例示的構成では、トランジスタ30−1は酸化物トランジスタであり、トランジスタ30−2は酸化物トランジスタであり、トランジスタ28は酸化物トランジスタである。第2の例示的構成では、トランジスタ30−1はシリコントランジスタであり、トランジスタ30−2はシリコントランジスタであり、トランジスタ28は酸化物トランジスタである。図3の構造体又は図4の構造体などの、ハイブリッドトランジスタ構造体を、このシナリオで(例えば、トランジスタ30−1及びトランジスタ28並びにコンデンサCstを実装するために)使用することができる。例示的な第3の構成では、トランジスタ30−1はシリコントランジスタであり、トランジスタ30−2は酸化物トランジスタであり、トランジスタ28は酸化物トランジスタである。第2の例示的構成と同様に、図3の構造体又は図4の構造体などの、ハイブリッドトランジスタ構造体を使用して、トランジスタ30−1及びトランジスタ28並びにコンデンサCstを実装することができる。

必要に応じて、ディスプレイ14は、液晶ディスプレイとすることができる。このタイプのシナリオでは、ディスプレイ14の各ピクセルは、ディスプレイ内の液晶層の関連部分に電界を印加するための電極構造体と、画像データのフレーム間に、その電極上の電荷を蓄積するためのコンデンサと、電極に対する電界の印加を制御するための薄膜トランジスタとを含み得る。1つの好適な配置構成では、液晶ディスプレイ内のゲート駆動回路機構18及びデマルチプレクサ回路機構20(図1)は、シリコントランジスタから形成することができ、表示ピクセル22内の薄膜トランジスタは、酸化物トランジスタから形成することができる。シリコントランジスタは、高い移動度のチャネル領域を有し、速いスイッチング速度及び高い駆動電流に適していると同時に、低電圧かつ低電力で動作する。表示ピクセル22内の酸化物薄膜トランジスタは、低い漏洩電流を呈する。

シリコントランジスタ及び酸化物トランジスタの双方を有する液晶ディスプレイを形成する際に使用することが可能なタイプの薄膜トランジスタ構造体を、図6に示す。図6に示すように、薄膜トランジスタ構造体242は、シリコン薄膜トランジスタ構造体216(例えば、ディスプレイ駆動回路機構18及びデマルチプレクサ回路機構20などの周辺回路の諸部分を形成するためのもの)、及び酸化物薄膜トランジスタ構造体240(例えば、図1のディスプレイ14によって示されるタイプのレイアウトを有する液晶ディスプレイ内の、表示ピクセル22を形成するためのもの)を含み得る。

構造体216及び構造体240は、基板24上のバッファ層202上に形成することができる。ポリシリコン層204を、バッファ202上に堆積させることができる。ゲート絶縁層206を、ポリシリコン層204上に形成することができる。金属の共通層をパターン化することにより、金属構造体218、220、及び金属構造体228を形成することができる。構造体218は、ソース−ドレインコンタクト212及び214と、ポリシリコン204から形成されたチャネルとを含むシリコントランジスタに関する、ゲートとしての機能を果たし得る。金属構造体228は、半導体酸化物層224(例えば、IGZO)と、ソース−ドレイン端子222及び226とから形成された酸化物トランジスタに関する、ゲートとしての機能を果たし得る。金属構造体228はまた、ディスプレイ14内のバックライトが、酸化物層224に到達することを阻止するために役立つ、遮光体としての機能も果たし得るため、構造体240内には、別個の遮光構造体を組み込む必要がない。窒化シリコン層208及び窒化シリコン層210などの層間誘電体は、構造体216内のゲート218を覆うことができ、かつ、構造体240の酸化物トランジスタ内のゲート228に関する、ゲート絶縁体としての機能を果たし得る。

金属230は、酸化物層224から形成される表示ピクセル薄膜酸化物トランジスタの、ソース−ドレイン226に接触する。金属230は、有機層232によって支持することができる。有機層232の表面上で、金属230は、複数のフィンガ部を有する電極を形成することができる。誘電体層236により、共通電極(Vcom)234から電極230を絶縁することができる。動作の間、電極230と電極234との間に、電界が生成される。これらの電界は、ディスプレイ内の液晶材料を通過する。必要に応じて、ディスプレイ14は、Vcom電極234の諸部分から形成される、容量式タッチセンサを組み込むことができる。このタイプの構成では、電極234を形成する際に使用される材料(例えば、インジウムスズ酸化物などの、やや抵抗性の導電材料とすることができる)の抵抗を低減する助けとなるように、線238などの、任意選択の金属線を使用することができる。

層208及び層210の厚さは、約6000オングストロームとすることができる。この比較的大きい厚さは、ゲート218とソース−ドレイン214などの近傍の金属構造体との間の容量を最小化するために役立ち得るが、酸化物トランジスタ内のスイッチング速度を制限する恐れがある。この懸念に対処するために、図7での構造体242’によって使用されるタイプの設計を、使用することができる。図7の配置構成では、ゲート218を形成する際に使用された金属層とは別個の金属の層から形成される、酸化物トランジスタに関するゲートを作り出すために、追加的な半導体製造マスクを使用することができる。この手法では、単一の3000オングストロームの誘電体層210’(例えば、シリコン窒化物及びシリコン酸化物の副層から形成されるもの)のみを使用して、酸化物層224から酸化物トランジスタゲート228’を隔てることにより、酸化物トランジスタのスイッチング速度を向上させることができる。図7の構造体242’の配置構成により、ゲート218とゲート228’とは、異なる金属から形成することが可能となる。例えば、ゲート218は、シリコントランジスタのアクティブ化に関連付けられる昇温に対応するように、Moなどの耐熱金属から形成することができ、その一方で、ゲート228’は、銅などの、より低い抵抗の金属から形成することができる。

一部の適用では、高い駆動電圧(ゲートとソース及びドレインとの間)の処理を考慮することが、必要となり得る。図8のトランジスタ構造体242”は、シリコントランジスタゲート上での比較的大きい(例えば、20ボルトの)振幅を処理することが所望されるシナリオで、使用することができる。この状況では、ゲート絶縁層206は、20ボルトの信号からの損傷に耐えるためには不十分に薄い恐れがある。例えば、ゲート絶縁体206は、厚さ約800オングストロームとすることができ、この厚さは、20ボルトの駆動電圧を確実に処理するためには、十分に厚いものではない恐れがある。ゲート絶縁層206が過度にストレス印加されないことを確実にするために、ゲート構造体218をフローティング(電気的絶縁)金属構造体に変換することができ、追加的な金属層(すなわち、酸化物トランジスタ240のゲート228’を形成するようにパターン化されるものと同じ金属層の一部)を、シリコントランジスタゲート218’を形成する際に使用することができる。フローティングゲート218は、シリコントランジスタ216の動作の間に、フローティングゲート218が制御信号で駆動されない場合であっても、ポリシリコン層204のソース及びドレインコンタクト部分内に作製される低密度ドレイン(LDD)注入部に関するマスクとしての機能を果たすように、維持することができる。

ハイブリッドシリコン/酸化物液晶ディスプレイ内では、ゲート駆動回路機構18及びデマルチプレクサ回路機構20などのディスプレイ駆動回路機構は、シリコントランジスタから形成する必要はない。必要に応じて、このディスプレイ駆動回路機構のうちの一部を、酸化物トランジスタから形成することができる。例えば、図9の例示的なCMOSインバータ300などの、ディスプレイ14の周辺回路機構内の低駆動電流CMOSタイプ回路は、酸化物トランジスタを含み得る。PMOS酸化物トランジスタを形成することは、難易度が高い恐れがあるため、インバータ300などの回路は、必要に応じて、(一例として)NMOS酸化物トランジスタ及びPMOSシリコントランジスタを使用して形成することができる。

図10の例示的な薄膜トランジスタ構造体302などの、ハイブリッド酸化物−シリコン薄膜トランジスタ構造体は、ゲート駆動回路機構18及びデマルチプレクサ回路機構20などのディスプレイ駆動回路機構内の、CMOSタイプ回路機構を形成する際に使用することができる。図10に示すように、構造体302は、基板24上に形成されたポリシリコン層308を有し得る。Pチャネルアクティブ区域310を、ゲート312の下に形成することができる。ゲート絶縁層306(例えば、シリコン酸化物)により、シリコン層308内のシリコンチャネル領域310から、ゲート312を隔てることができる。誘電体層302(例えば、シリコン酸化物及びシリコン窒化物の副層)により、ゲート312を覆うことができる。誘電体層306により、ゲート312を、重なり合う酸化物層312から隔てることができる。酸化物層312は、IGZO材料などの半導体酸化物とすることができる。ゲート312は、第1のパターン化金属層から形成することができる。出力端子322、ソース端子316、及びドレイン端子318を形成する際に、第2のパターン化金属層を使用することができる。不活性化層320により、端子316及び端子312を覆うことができる。ゲート312は、モリブデン、モリブデンタングステン、タングステン、又は他の金属などの材料から形成することができる。金属構造体322、316、及び金属構造体318などの構造体を形成するための金属は、アルミニウム、モリブデンなどの金属から形成することができる。

図10の配置構成では、ゲート314は、2つのトランジスタに関する共通(共用)ゲートとしての機能を果たす。具体的には、ゲート314(例えば、図9の端子Vinを参照)は、シリコン層308から形成されたPMOSシリコントランジスタ(図9のトランジスタTP)に関するゲート、及び酸化物層312から形成されたNMOS酸化物トランジスタ(図9のトランジスタTN)に関するゲートの双方の機能を果たす。酸化物層312は、ゲート314の上方に配置され、シリコン層310は、ゲート314の下方に配置される。図10の共用ゲート配置構成により、図9に示すタイプのCMOSインバータを、コンパクトに実装することが可能となる。

図11は、液晶ディスプレイ上で使用することが可能な、例示的なゲート駆動回路機構18を示す。回路機構18は、シリコントランジスタに関して、比較的小さい電圧振幅(例えば、15ボルト又は16ボルトの振幅)を有する信号を使用する一方で、より大きい電圧振幅(例えば、20ボルト以上の振幅)を有するゲート信号Gを生成することにより、それらのゲート信号によって駆動されている表示ピクセル22内の酸化物薄膜トランジスタの、良好な動作を確実にすることができる。

図11に示すように、回路機構18は、直列に連結されたSRラッチ400又は他のレジスタ回路から形成された、シフトレジスタを有し得る。図11での回路機構の各行は、液晶ディスプレイ内の表示ピクセル22の別個の行に関連付けられ、その表示ピクセルの行に、対応のゲート信号Gを提供する。動作の間、シフトレジスタにクロック信号LOAD CLOCKが印加されている間に、回路機構18内のシフトレジスタの第1の行内のラッチに、トリガ信号TRIGGERを印加することができる。このトリガ信号は、シフトレジスタを通って波及的に降下する、カスケード信号を引き起こす。これに応じて、各ラッチ400は、その出力OUTを順番にアサートする。ゲート駆動回路機構18の各行は、出力信号OUTを受信する、対応のレベルシフタ404及びバッファ404を有する。

出力信号OUTは、15Vの高電圧(又は、他の好適な電圧)〜0ボルト(又は、他の好適な電圧)の範囲にわたる。このタイプの構成に関連付けられる15ボルトの振幅は、ラッチ400内のシリコン薄膜トランジスタによって許容し得るものであるが、その一方で、20ボルトの振幅などの、より大きい電圧振幅は、シリコン薄膜トランジスタに過度にストレス印加する恐れがある。レベルシフタ402は、レベルシフタ402からの経路406上の出力が、5ボルト〜−11ボルト(すなわち、レベルシフタ402内のシリコントランジスタによって許容し得る、16ボルトの振幅)の範囲となるように、ラッチ400からの15ボルト〜0ボルトの信号OUTをシフトさせる。バッファ404は、ラッチ400からの15ボルト〜0ボルトの信号OUTを、入力信号IN_Hとして受信し、5ボルト〜−11ボルトの信号を、入力信号IN_Lとして受信する。バッファ404は、好ましくは、シリコン薄膜トランジスタを含む。このバッファ404の設計は、液晶ディスプレイ上の表示ピクセル22のアレイ内の酸化物トランジスタを制御するために適切なタイプの、大きい電圧振幅(例えば、15ボルト〜−11ボルト)を有する出力信号(ゲート線信号G)を、バッファ404が生成することを可能にする。

図12は、レベルシフタ402を実装するために使用することが可能なタイプの、例示的な回路の回路図である。ラッチ400の出力OUTからの信号は、レベルシフタ402の入力410で受信することができ、バッファ404に関する、対応するレベルシフトされた出力信号(信号IN_L)を、レベルシフタ402の出力412で提供することができる。必要に応じて、レベルシフタ402に関して、他のレベルシフタ設計を使用することができる。図12の構成は、単なる例示に過ぎない。レベルシフタ402を形成する際に、シリコン薄膜トランジスタを使用することができる。

図13の回路機構404は、図11のバッファ404を実装する際に使用することが可能な設計の一実施例である。この設計では、信号IN_H及び信号IN_Lは、異なる対応の電圧振幅を有する、同一の矩形波パルスである。信号IN_Hは、15〜0ボルトの範囲にわたる。信号IN_Lは、5〜−11ボルトの範囲にわたる。この実施例での、対応する出力信号(ゲート線信号)Gは、15ボルト〜−11ボルトの範囲にわたる矩形波パルスであり、それゆえ、20ボルト超の振幅を有する。

接地電圧GNDが、トランジスタT2及びトランジスタT3のゲートに印加される。このことにより、回路414の出力振幅が20ボルトを超える場合であっても、回路414のトランジスタによって経験される最大電圧は、約16ボルト未満に制限される。トランジスタT2及びトランジスタT3のゲート上の接地電圧GNDは、過大なソース端子電圧振幅が検出される場合は常に、これらのトランジスタをオフにさせ、トランジスタT1及びトランジスタT4を防護する。一例として、トランジスタT1及びトランジスタT2を考察する。トランジスタT2は、閾値電圧Vthによって特徴付けることができる。トランジスタT1のソースSが、電圧GND−Vthを下回り始めると、トランジスタT2がオフになり、トランジスタT1を絶縁する。トランジスタT3及びトランジスタT4も、同じ方式で動作する。この配置構成を使用することにより、バッファ414内のトランジスタのいずれも、過大な電圧振幅に晒されることがなく、トランジスタT1、T2、T3、及びトランジスタT4を、シリコン薄膜トランジスタから形成することが可能となる。

必要に応じて、他の回路構成を使用して、表示ピクセル22内の酸化物トランジスタに対応するように、ゲート線信号Gが大きい電圧振幅を有する環境内で、ゲート駆動回路機構18が動作することを可能にすることができる。一例として、シリコン薄膜トランジスタ構造体を使用することに加えて、酸化物薄膜トランジスタ構造体を使用して、レベルシフタトランジスタのサブセット、及び出力バッファトランジスタのサブセットを実装することができる。

図14は、液晶ディスプレイ内で使用することが可能なタイプの、更なる薄膜トランジスタ回路機構の側断面図である。図14に示すように、薄膜トランジスタ構造体242は、シリコン薄膜トランジスタ構造体216(例えば、ディスプレイ駆動回路機構18及びデマルチプレクサ回路機構20などの周辺回路の諸部分を形成するためのもの)、及び酸化物薄膜トランジスタ構造体240(例えば、図1のディスプレイ14によって示されるタイプのレイアウトを有する液晶ディスプレイ内の、表示ピクセル22を形成するためのもの)を含み得る。

構造体216及び構造体240は、基板24上のバッファ層202上に形成することができる。ポリシリコン層204を、バッファ202上に堆積させることができる。ゲート絶縁層206を、ポリシリコン層204上に形成することができる。金属の共通層をパターン化することにより、金属構造体218、220、及び金属構造体228を形成することができる。構造体218は、ソース−ドレインコンタクト212及び214と、ポリシリコン204から形成されたチャネルとを含むシリコントランジスタに関する、ゲートとしての機能を果たし得る。金属構造体228は、半導体酸化物層224(例えば、IGZO)と、ソース−ドレイン端子222及び226とから形成された酸化物トランジスタに関する、ゲートとしての機能を果たし得る。金属構造体228はまた、ディスプレイ14内のバックライトが、酸化物層224に到達することを阻止するために役立つ、遮光体としての機能も果たし得るため、構造体240内には、別個の遮光構造体を組み込む必要がない。窒化シリコン層208及び窒化シリコン層210などの層間誘電体は、構造体216内のゲート218を覆うことができ、かつ、構造体240の酸化物トランジスタ内のゲート228に関するゲート絶縁体としての機能を果たし得る。

金属構造体218、220、及び金属構造体228、並びに、相互接続線502などのルーティング線は、第1の金属層(M1層と称される場合もある)から形成することができる。構造体240の酸化物トランジスタに関するソース−ドレインコンタクトを形成する、金属222及び金属226、並びに、相互接続線500などのルーティング線は、第2の金属層(SD1層と称される場合もある)から形成することができる。金属構造体212、214、及び、相互接続線506などのルーティング線は、第3の金属層(SD2層と称される場合もある)から形成することができる。誘電体層232Bにより、第2の金属層を、第3の金属層から隔てることができる。誘電体層232Aにより、第3の金属層を、金属層234などの金属構造体から隔てることができる。

金属230は、金属層504に接触することにより、酸化物層224から形成された表示ピクセル薄膜酸化物トランジスタの、ソース−ドレイン226に結合される。金属230は、有機層232Bによって支持することができる。有機層232Bの表面上で、金属230は、複数のフィンガ部を有する電極を形成することができる。誘電体層236により、共通電極(Vcom)234から電極230を絶縁することができる。動作の間、電極230と電極234との間に、電界が生成される。これらの電界は、ディスプレイ内の液晶材料を通過する。必要に応じて、ディスプレイ14は、Vcom電極234の諸部分から形成される、容量式タッチセンサを組み込むことができる。このタイプの構成では、電極234を形成する際に使用される材料(例えば、インジウムスズ酸化物などの、やや抵抗性の導電材料とすることができる)の抵抗を低減する助けとなるように、線238などの、任意選択の金属線を使用することができる。

ディスプレイ14内のルーティング線間の容量結合は、スイッチング損失をもたらす可能性がある一例として、ソース−ドレイン構造体222は、ディスプレイ14内のデータ線に結合することができる。この線上の電圧は、Vcom(電極234)に対して切り替わり、電力損失をもたらす可能性がある。誘電体層232A及び誘電体層232Bの存在は、このデータ線とVcom電極との間の容量結合を低減するために役立つことにより、電力損失を低減することができる。これらの誘電体層の存在はまた、ディスプレイ14内のルーティング線との間の容量結合(例えば、ルーティング線と、第1の金属層及び第2の金属層、第1の金属層及び第3の金属層などの他の構造体との間の容量結合)も低減することができる。層232A及び層232Bは、低誘電率の有機誘電体又は他の誘電体材料から形成することができる。一例として、層232A及び層232Bは、アクリルポリマー、他のポリマー、スピンオンガラスと称される場合もあるタイプの誘電体(例えば、スリットコーティング工具を介して堆積されたスピンオンガラスポリマー)、シロキサン系材料などとすることができる。

図15は、トップゲート半導体酸化物トランジスタを含む液晶ディスプレイに関する、例示的な薄膜トランジスタ回路機構の側断面図である。図15に示すように、薄膜トランジスタ構造体242は、シリコン薄膜トランジスタ構造体216、及び半導体酸化物薄膜トランジスタ構造体240を含み得る。シリコン薄膜トランジスタ構造体216は、ディスプレイ駆動回路機構18及びデマルチプレクサ回路機構20などの、周辺回路内で使用することができ、かつ/又は、液晶ディスプレイ内の表示ピクセル22に関する回路を形成する際に使用することができる。半導体酸化物薄膜トランジスタ構造体240は、ディスプレイ駆動回路機構18及びデマルチプレクサ回路機構20などの、周辺回路内で使用することができ、かつ/又は、液晶ディスプレイ内の表示ピクセル22に関する回路を形成する際に使用することができる。シリコン(ポリシリコン)トランジスタ216などのトランジスタは、nチャネルデバイス又はpチャネルデバイスとすることができる。半導体酸化物トランジスタ240などのトランジスタは、nチャネルデバイス又はpチャネルデバイスとすることができる。

構造体216及び構造体240は、基板24上のバッファ層202上に形成することができる。バッファ層202は、無機誘電体などの誘電体から形成することができる。バッファ層202は、構造体216及び構造体240内に、基板24内のイオンが移動することを防止するために役立ち得る。

ポリシリコン層204を、バッファ202上に堆積させることができる。ゲート絶縁層206を、ポリシリコン層204上に形成することができる。ゲート絶縁層206は、シリコン酸化物などの誘電体(例えば、100nmのシリコン酸化物層)から形成することができる。金属の共通層をパターン化することにより、金属構造体218、220、及び金属構造体228を形成することができる。構造体218は、ソース−ドレインコンタクト212及び214と、ポリシリコン204から形成されたチャネルとを含むシリコントランジスタに関する、ゲートとしての機能を果たし得る。金属構造体228は、半導体酸化物層224(例えば、IGZO)と、ソース−ドレイン端子222及び226とから形成された、トップゲート酸化物トランジスタ(すなわち、半導体酸化物トランジスタ)に関する、ゲートとしての機能を果たし得る。1つ以上の層間誘電体(ILD)の層により、金属構造体218、220、及び金属構造体228を覆うことができる。例えば、層208などの第1の誘電体層、及び層210などの第2の誘電体層により、金属構造体218、220、及び金属構造体228を覆うことができる。(例として)層208は、シリコン窒化物層とすることができ、層210は、シリコン酸化物層とすることができる。ゲート228と、ソース−ドレイン電極222及び226との間には、横方向の重なり合いが存在しないため、ゲート228とソース−ドレイン構造体222及び226との間の寄生容量を、最小限に抑えることができる。更には、図15の酸化物トランジスタの層208及び層210は、図14のボトムゲート酸化物トランジスタ内の層208及び層210よりも厚くすることにより、寄生容量を更に低減することができる。

金属構造体218、220、及び金属構造体228は、第1の金属層(M1層と称される場合もある)から形成することができる。構造体240の酸化物トランジスタに関するソース−ドレインコンタクトを形成する、金属222及び金属226、並びに、構造体216のシリコントランジスタに関するソース−ドレインコンタクトを形成する、金属212及び金属214は、第2の金属層(SD1層又はM2層と称される場合もある)から形成することができる。金属線238などの金属構造体を、第3の金属層(M3層と称される場合もある)から形成することができる。誘電体232(例えば、ポリマー層などの有機誘電体層)により、第2の金属層を、第3の金属層から隔てることができる。

金属230は、酸化物層224から形成される表示ピクセル薄膜酸化物トランジスタの、ソース−ドレイン226に接触する。金属230は、有機層232によって支持することができる。有機層232の表面上で、金属230は、複数のフィンガ部を有する電極(例えば、ディスプレイ内の表示ピクセルに関するピクセル電極)を形成することができる。誘電体層236により、共通電極(Vcom)234から電極230を絶縁することができる。動作の間、電極230と電極234との間に、電界が生成される。これらの電界は、図15の構造体の上部に形成される、ディスプレイ内の液晶材料を通過する。必要に応じて、ディスプレイ14は、Vcom電極234の諸部分から形成される、容量式タッチセンサを組み込むことができる。このタイプの構成では、電極234を形成する際に使用される材料(例えば、インジウムスズ酸化物などの、やや抵抗性の導電材料とすることができる)の抵抗を低減する助けとなるように、線238などの、任意選択の金属線を使用することができる。

図16に示すように、半導体酸化物トランジスタ240の下、又はディスプレイ内の他の場所に、遮光体520などの、任意選択の遮光構造体を形成することができる。遮光体520は、金属、酸化金属、暗色ポリマー、又は他の遮光材料などの、不透明材料から形成することができる。遮光体520の存在は、漂遊光が、半導体酸化物トランジスタ構造体240又は他の重なり合う構造体の動作を妨害することを、防止するために役立ち得る。

図17の実施例では、図15の誘電体層232が、2つの誘電体層232A及び誘電体層232Bに分割されている。層232Aは、トランジスタ216及びトランジスタ240の、ソース−ドレイン電極に重ね合わせることができる。層232Bは、ソース−ドレイン金属層から形成された、ソース−ドレイン電極及び他の金属構造体と、層208及び層210との間に介挿することができる。図14に関連して説明されたように、このタイプの2層の手法により、デバイス216及びデバイス240の金属構造体間の、容量結合を低減することができる。有機発光ダイオードディスプレイ内の、トップゲート半導体酸化物トランジスタを含む、例示的な薄膜トランジスタ回路機構の側断面図を、図18に示す。図18に示すように、回路機構72は、発光ダイオードカソード端子42及び発光ダイオードアノード端子44などの、表示ピクセル構造体を含み得る。有機発光ダイオード放射材料47を、カソード42とアノード44との間に介挿することができる。ピクセル画定層46は、表示ピクセルのレイアウトを画定するために役立つ、誘電体層46とすることができる。層46は、漂遊光を遮断するために役立つように、黒色ポリマーなどのポリマーから形成することができる。

薄膜トランジスタ構造体52の上部に、平坦化層50を形成することができる。薄膜トランジスタ構造体52は、基板24上のバッファ層54上に形成することができる。基板24は、金属、ガラス、ポリマー、他の材料、又はこれらの材料の組み合わせから形成することができる。バッファ層54は、基板24内のイオンが、構造体52の動作を妨害することを防止するために役立つ、無機誘電体層から形成することができる。バッファ層54と基板24との間に、任意選択の機能層522を介挿することができる。機能層522は、応力緩和層、遮光層、コンデンサなどの構成要素(例えば、ピクセル回路及び/又は周辺回路に関するコンデンサ電極)を形成する際に使用される層などとすることができる。

薄膜トランジスタ構造体52は、シリコントランジスタ58を含み得る。トランジスタ58は、トップゲート設計を使用して形成されたLTPSトランジスタとすることができ、有機発光ダイオード表示ピクセル内のスイッチングトランジスタとしての機能を果たし得る(例えば、図2のピクセル22−1内のトランジスタ30を参照)。トランジスタ58はまた、周辺回路(例えば、駆動回路機構18及びデマルチプレクサ回路機構20)内で使用することもできる。

トランジスタ58は、ゲート絶縁層64(例えば、100nmの厚さ又は他の好適な厚さを有する、シリコン酸化物の層)によって覆われる、ポリシリコンチャネル62を有し得る。ゲート66は、パターン化された金属(例えば、一例として、モリブデン)から形成することができる。ゲート66は、層間誘電体の層(例えば、シリコン窒化物層68及びシリコン酸化物層70)によって覆うことができる。ソース−ドレインコンタクト74及び76が、ポリシリコン層62の対向側部に接触することにより、シリコン薄膜トランジスタ58を形成することができる。

誘電体層526により、ソース−ドレイン構造体74及び76を覆うことができる。任意選択の金属層524を、層526上に形成することができ、必要に応じて、下層の金属構造体に、ビア(例えば、ビア528を参照)を通じて接触させることができる。構造体66は、第1の(「M1」)金属層内に形成することができる。ソース−ドレイン電極74及び76は、第2の金属層内に形成することができる。金属層524は、第3の(「M3」)金属層の一部として形成することができる。層524は、トランジスタ58及び/又はトランジスタ60の諸部分に重ね合わせることができ、コンデンサ又は信号相互接続線(すなわち、ルーティング)を形成するために使用することができる。層524には、放射材料層47を重ね合わせることができ、層524は、放射材料47からの漂遊光が、下層のトランジスタ構造体に到達することなどを防止する、遮光構造体を形成することができる。

半導体酸化物薄膜トランジスタ構造体60及びシリコン薄膜トランジスタ構造体58などの、薄膜トランジスタ構造体は、有機発光ダイオードディスプレイ内のピクセル回路の一部を形成する際に使用することができ、かつ/又は、周辺回路機構18及び周辺回路機構20の一部を形成する際に使用することができる。図18の薄膜トランジスタ60は、トップゲート半導体酸化物トランジスタとすることができる。シリコントランジスタ58に関するゲート絶縁体としての機能を果たす、ゲート絶縁層64はまた、酸化物トランジスタ60に関するゲート絶縁体としての機能も果たす。

金属ゲート532が、酸化物トランジスタ60のゲートを形成する。この酸化物トランジスタのチャネル半導体は、半導体酸化物層128(例えば、IGZO)から形成することができる。ソース−ドレイン端子534及び536は、半導体酸化物層128の対向端部に接触する金属から形成することができる。金属構造体530及び金属構造体538は、ルーティングのために使用することができ、ゲート66及びゲート532を形成するようにパターン化されるものと同じ金属の層から形成することができる。ソース−ドレイン構造体534及び536は、ソース−ドレイン構造体74及び76を形成する際に使用されるものと同じ金属の層から形成することができる。

一実施形態によれば、基板と、その基板上の表示ピクセルのアレイと、基板上の薄膜トランジスタから形成されたディスプレイ駆動回路機構であって、このディスプレイ駆動回路機構が、シリコン薄膜トランジスタを含み、表示ピクセルのアレイが、半導体酸化物薄膜トランジスタを含む、ディスプレイ駆動回路機構と、そのシリコン薄膜トランジスタに関するゲートとして、及び半導体酸化物薄膜トランジスタに関するゲートとしての機能を果たす、共通ゲートを形成するようにパターン化されたゲート金属の層とを含む、液晶ディスプレイが提供される。

別の実施形態によれば、半導体酸化物薄膜トランジスタは、半導体酸化物層を有し、共通ゲートは、その半導体酸化物層の下方に存在する。

別の実施形態によれば、基板上のポリシリコンの層が、シリコン薄膜トランジスタに関するシリコンチャネルを形成し、共通ゲートは、そのポリシリコンの層の上方に存在する。

別の実施形態によれば、この液晶ディスプレイは、半導体酸化物薄膜トランジスタのゲートと、半導体酸化物層との間に介挿された、シリコン窒化物の層及びシリコン酸化物の層を含む。

一実施形態によれば、基板と、その基板上の表示ピクセルのアレイと、基板上の薄膜トランジスタから形成されたディスプレイ駆動回路機構であって、このディスプレイ駆動回路機構が、シリコン薄膜トランジスタを含み、表示ピクセルのアレイが、半導体酸化物薄膜トランジスタを含む、ディスプレイ駆動回路機構と、そのシリコン薄膜トランジスタに関するシリコンチャネルを形成する、基板上のポリシリコンの層と、そのシリコン薄膜トランジスタに関するゲートを形成する第1のゲート金属の層と、その第1のゲート金属の層とは異なり、かつ半導体酸化物薄膜トランジスタに関するゲートを形成する、第2のゲート金属の層とを含む、液晶ディスプレイが提供される。

一実施形態によれば、基板と、その基板上の表示ピクセルのアレイと、基板上の薄膜トランジスタから形成されたディスプレイ駆動回路機構であって、このディスプレイ駆動回路機構が、シリコン薄膜トランジスタを含み、表示ピクセルのアレイが、半導体酸化物薄膜トランジスタを含む、ディスプレイ駆動回路機構と、そのシリコン薄膜トランジスタに関するシリコンチャネルを形成する、基板上のポリシリコンの層と、そのシリコン薄膜トランジスタに関するフローティングゲートを形成する第1のゲート金属の層と、そのフローティングゲートに重なり合い、かつ誘電体の層によってフローティングゲートから隔てられる、シリコン薄膜トランジスタに関するゲートを形成する第2のゲート金属の層とを含み、その第2のゲート金属の層の一部分が、半導体酸化物薄膜トランジスタに関するゲートを形成する、液晶ディスプレイが提供される。

一実施形態によれば、基板と、その基板上の表示ピクセル回路のアレイと、その表示ピクセル回路のアレイ内に信号を駆動するディスプレイ駆動回路機構とを含み、このディスプレイ駆動回路機構が、基板上の薄膜トランジスタから形成され、ディスプレイ駆動回路機構が、シリコン薄膜トランジスタを含み、かつ半導体酸化物薄膜トランジスタを含む、液晶ディスプレイが提供される。

別の実施形態によれば、この液晶ディスプレイは、シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタの双方に関する共用ゲートを形成する、金属層を含む。

別の実施形態によれば、半導体酸化物薄膜トランジスタは、その共用ゲートの上方に半導体酸化物層を有する。

別の実施形態によれば、シリコン薄膜トランジスタは、その共用ゲートの下方にポリシリコン層を有する。

別の実施形態によれば、シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタは、インバータを形成する。

一実施形態によれば、基板と、その基板上の表示ピクセルのアレイと、基板上の薄膜トランジスタから形成されたディスプレイ駆動回路機構であって、このディスプレイ駆動回路機構が、シリコン薄膜トランジスタを含み、表示ピクセルのアレイが、半導体酸化物薄膜トランジスタを含む、ディスプレイ駆動回路機構と、シリコン薄膜トランジスタに関するゲート及び半導体酸化物薄膜トランジスタに関するゲートを含む、第1のパターン化された金属の層と、半導体酸化物薄膜トランジスタに関するソース−ドレインコンタクトを含む、第2のパターン化された金属の層と、ソース−ドレインコンタクトの少なくとも一方に結合された構造体を含む、第3のパターン化された金属の層と、第2のパターン化された金属の層と第3のパターン化された金属の層との間の誘電体層とを含む、液晶ディスプレイが提供される。

別の実施形態によれば、この液晶ディスプレイは、表示ピクセル電極を含む、第4のパターン化された金属の層を含む。

別の実施形態によれば、この液晶ディスプレイは、第3のパターン化された金属の層と第4のパターン化された金属の層との間に、更なる誘電体層を含む。

別の実施形態によれば、第2のパターン化された金属の層と第3のパターン化された金属の層との間の誘電体層は、有機誘電体層である。

別の実施形態によれば、第3のパターン化された金属の層と第4のパターン化された金属の層との間の誘電体層は、有機誘電体層である。

別の実施形態によれば、この液晶ディスプレイは、第1のパターン化された金属の層と第2のパターン化された金属の層との間に、無機誘電体層を含む。

別の実施形態によれば、第1のパターン化された金属の層は、ルーティング線を含む。

別の実施形態によれば、第2のパターン化された金属の層は、ルーティング線を含む。

別の実施形態によれば、第3のパターン化された金属の層は、ルーティング線を含む。

一実施形態によれば、発光ダイオードと、この発光ダイオードに結合された半導体酸化物薄膜トランジスタと、シリコン薄膜トランジスタとを含む、有機発光ダイオードディスプレイ内の表示ピクセル内の表示ピクセル回路が提供される。

別の実施形態によれば、半導体酸化物薄膜トランジスタは、ゲートを有する駆動トランジスタを含み、表示ピクセルは、そのゲートと発光ダイオードとの間に結合された、コンデンサを含む。

別の実施形態によれば、シリコン薄膜トランジスタは、ポリシリコンチャネルを有し、そのコンデンサに結合される。

別の実施形態によれば、表示ピクセル回路は、金属の層を含み、コンデンサは、第1の電極及び第2の電極を有し、第1の電極及びゲートは、その金属の層の一部分から形成され、シリコン薄膜トランジスタは、その金属の層の別の部分から形成されたゲートを有する。

別の実施形態によれば、シリコン薄膜トランジスタは、ポリシリコンの層の一部分から形成されたチャネルを有し、第2の電極は、そのポリシリコンの層の更なる部分から形成され、酸化物トランジスタは、半導体酸化物の層から形成されたチャネルを有し、この半導体酸化物の層から形成されたチャネルは、そのポリシリコンの層の更なる部分に重なり合う。

一実施形態によれば、シリコン薄膜トランジスタに関するシリコン層と、酸化物トランジスタに関する半導体酸化物層と、シリコン薄膜トランジスタに関する第1のゲートを形成するようにパターン化され、かつ酸化物トランジスタに関する第2のゲートを形成するようにパターン化された、金属の層とを含む、ハイブリッド薄膜トランジスタ構造体が提供される。

別の実施形態によれば、このハイブリッド薄膜トランジスタ構造体は、その金属の層の一部分から形成された電極層を有する、コンデンサを含む。

別の実施形態によれば、このハイブリッド薄膜トランジスタ構造体は、シリコン薄膜トランジスタに関するソース−ドレインコンタクトを形成する部分と、酸化物トランジスタに関するソース−ドレインコンタクトを形成する部分と、コンデンサ内の電極層を形成する部分とを有する、更なる金属の層を含む。

別の実施形態によれば、このコンデンサは、第1のゲートを形成するようにパターン化される金属の層の一部分から形成された、更なる電極層を有する。

別の実施形態によれば、シリコン層は、ポリシリコン層を含み、このポリシリコン層の一部分は、コンデンサ内の電極層を形成する更なる金属の層の諸部分に短絡される、そのコンデンサに関する電極層を形成する。

一実施形態によれば、発光ダイオードと、この発光ダイオードに結合された薄膜トランジスタとを含み、それらの薄膜トランジスタが、少なくとも1つの半導体酸化物チャネル領域、及び少なくとも1つのシリコンチャネル領域を含む、有機発光ダイオードディスプレイが提供される。

別の実施形態によれば、薄膜トランジスタは、半導体酸化物チャネル領域から形成され、発光ダイオードに結合された、半導体酸化物薄膜トランジスタを含む。

別の実施形態によれば、薄膜トランジスタは、シリコンチャネル領域から形成された、シリコン薄膜トランジスタを含む。

別の実施形態によれば、薄膜トランジスタは、半導体酸化物チャネル領域から形成され、発光ダイオードに結合された、半導体酸化物薄膜トランジスタと、シリコンチャネル領域から形成された、シリコン薄膜トランジスタとを含む。

別の実施形態によれば、半導体酸化物薄膜トランジスタは、ゲートを有する駆動トランジスタを含む。

別の実施形態によれば、この有機発光ダイオードディスプレイは、そのゲートと発光ダイオードとの間に結合された、コンデンサを含む。

別の実施形態によれば、シリコンチャネル領域は、そのコンデンサに結合されたポリシリコンチャネル領域を含む。

別の実施形態によれば、この有機発光ダイオードディスプレイは、金属の層を含み、コンデンサは、第1の電極及び第2の電極を有し、第1の電極及びゲートは、その金属の層の一部分から形成され、シリコン薄膜トランジスタは、その金属の層の別の部分から形成されたゲートを有する。

別の実施形態によれば、薄膜トランジスタは、シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを含み、シリコンチャネル領域が、ポリシリコンの層の一部分から形成されて、シリコン薄膜トランジスタの一部を形成し、第2の電極は、そのポリシリコンの層の更なる部分から形成される。

別の実施形態によれば、半導体酸化物チャネル領域は、半導体酸化物薄膜トランジスタの一部を形成し、半導体酸化物チャネル領域は、そのポリシリコンの層の更なる部分に重なり合う。

一実施形態によれば、基板と、その基板上の表示ピクセル回路のアレイと、その表示ピクセル回路のアレイ内にゲート線信号を駆動するディスプレイ駆動回路機構とを含み、このディスプレイ駆動回路機構が、レベルシフタ回路機構を含む、液晶ディスプレイが提供される。

別の実施形態によれば、表示ピクセル回路のアレイは、半導体酸化物薄膜トランジスタ回路機構を含む。

別の実施形態によれば、ディスプレイ駆動回路機構は、基板上に形成された、シリコン薄膜トランジスタを含む。

別の実施形態によれば、ディスプレイ駆動回路機構は、ゲート駆動回路機構を含み、レベルシフタ回路機構は、このゲート駆動回路機構の一部を形成する。

別の実施形態によれば、ゲート駆動回路機構は、シフトレジスタを更に含む。

別の実施形態によれば、レベルシフタ回路機構は、シフトレジスタに結合される。

別の実施形態によれば、ゲート駆動回路機構は、バッファ回路機構を含む。

別の実施形態によれば、バッファ回路機構は、レベルシフタ回路機構に結合され、ゲート線信号を生成する。

別の実施形態によれば、シフトレジスタは、第1の電圧振幅を有する信号を供給し、レベルシフタは、その第1の電圧振幅を、第2の電圧振幅に調節し、バッファ回路機構は、第1の電圧振幅を有するシフトレジスタからの信号を受信し、かつ第2の電圧振幅を有するレベルシフタからの信号を受信する。

別の実施形態によれば、シフトレジスタは、第1の電圧振幅を有する信号を供給し、レベルシフタは、その第1の電圧振幅を、第2の電圧振幅に調節する。

別の実施形態によれば、ゲート駆動回路機構は、第1の電圧振幅を有するシフトレジスタからの信号を受信する、バッファ回路機構を含む。

一実施形態によれば、基板と、その基板上の表示ピクセル回路のアレイであって、それらの表示ピクセル回路が、半導体酸化物薄膜トランジスタを含む、表示ピクセル回路のアレイと、基板上のシリコン薄膜トランジスタから形成されたディスプレイ駆動回路機構とを含み、このディスプレイ駆動回路機構が、ゲート駆動回路機構を含み、このゲート駆動回路機構が、第1の電圧振幅を有する信号を受信して、その第1の電圧振幅を第2の電圧振幅に調節する、レベルシフタ回路機構を含む、液晶ディスプレイが提供される。

別の実施形態によれば、ゲート駆動回路機構は、表示ピクセル回路のアレイ内に、ゲート線信号を駆動する。

別の実施形態によれば、半導体酸化物薄膜トランジスタは、それぞれ半導体酸化物チャネル領域を有し、シリコン薄膜トランジスタは、それぞれポリシリコンチャネル領域を有する。

別の実施形態によれば、ゲート駆動回路機構は、シフトレジスタを更に含み、レベルシフタ回路機構は、このシフトレジスタに結合される。

別の実施形態によれば、ゲート駆動回路機構は、第1の電圧振幅を有するシフトレジスタからの信号を受信し、かつ第2の電圧振幅を有するレベルシフタからの信号を受信する、バッファ回路機構を含む。

一実施形態によれば、基板上の半導体酸化物薄膜トランジスタ表示ピクセル回路のアレイと、第1の電圧振幅を有する信号を受信して、その第1の電圧振幅を第2の電圧振幅に調節する、レベルシフタを含む、基板上のシリコン薄膜トランジスタゲート駆動回路機構とを含み、このシリコン薄膜トランジスタゲート駆動回路機構が、半導体酸化物薄膜トランジスタ表示ピクセル回路のアレイを制御する、液晶ディスプレイが提供される。

別の実施形態によれば、シリコン薄膜トランジスタ回路機構は、それぞれがポリシリコンチャネル領域を有する、シリコン薄膜トランジスタを含み、シリコン薄膜トランジスタゲート駆動回路機構は、シフトレジスタを含む。

別の実施形態によれば、シリコン薄膜トランジスタゲート駆動回路機構は、バッファ回路機構を含む。

別の実施形態によれば、この液晶ディスプレイは、レベルシフタに結合されたシフトレジスタ回路機構を含み、バッファ回路機構は、レベルシフタからの信号及びシフトレジスタからの信号を受信し、半導体酸化物薄膜トランジスタ表示ピクセル回路のアレイに、ゲート線信号を提供する。

一実施形態によれば、基板と、その基板上の表示ピクセル回路のアレイと、基板上のディスプレイ駆動回路機構とを含み、このディスプレイ駆動回路機構及び表示ピクセルが、薄膜トランジスタを含み、それらの薄膜トランジスタが、少なくとも1つのトップゲート半導体酸化物トランジスタ、及び少なくとも1つのシリコントランジスタを含む、液晶ディスプレイが提供される。

別の実施形態によれば、この液晶ディスプレイは、シリコントランジスタに関する第1のゲート、及びトップゲート半導体酸化物トランジスタに関する第2のゲートを形成するようにパターン化される、ゲート金属の層を含む。

別の実施形態によれば、この液晶ディスプレイは、シリコントランジスタに関するシリコンチャネルを形成する、基板上のポリシリコンの層を含み、第1のゲートは、そのポリシリコンの層の上方に存在する。

別の実施形態によれば、この液晶ディスプレイは、トップゲート半導体酸化物トランジスタに関する半導体酸化物チャネルを形成する、基板上の半導体酸化物層を含み、第2のゲートは、その半導体酸化物層の上方に存在する。

別の実施形態によれば、この液晶ディスプレイは、ゲート絶縁層を含む。

別の実施形態によれば、ゲート絶縁層の第1の部分が、第1のゲートとポリシリコン層との間に介挿される。

別の実施形態によれば、ゲート絶縁層の第2の部分が、第2のゲートと半導体酸化物層との間に介挿される。

別の実施形態によれば、この液晶ディスプレイは、薄膜トランジスタに関するソース−ドレイン電極を含み、このソース−ドレイン電極は、パターン化された金属の層から形成される。

別の実施形態によれば、この液晶ディスプレイは、ソース−ドレイン電極が形成される金属の層と、第1のゲート及び第2のゲートとの間に介挿された、シリコン酸化物層を含む。

別の実施形態によれば、この液晶ディスプレイは、ソース−ドレイン電極が形成される金属の層と、第1のゲート及び第2のゲートとの間に介挿された、シリコン窒化物層を含む。

別の実施形態によれば、この液晶ディスプレイは、表示ピクセル電極と、その表示ピクセル電極とソース−ドレイン電極との間に介挿された、有機層とを含む。

別の実施形態によれば、この液晶ディスプレイは、表示ピクセル電極と、その表示ピクセル電極とソース−ドレイン電極との間に介挿された、第1の有機層と、ソース−ドレイン電極とシリコン酸化物層との間に介挿された、第2の有機層とを含む。

一実施形態によれば、この液晶ディスプレイは、半導体酸化物層の下に、遮光体を含む。

一実施形態によれば、発光ダイオードと、この発光ダイオードに結合されたトップゲート半導体酸化物薄膜トランジスタと、シリコン薄膜トランジスタとを含む、有機発光ダイオードディスプレイが提供される。

一実施形態によれば、この有機発光ダイオードディスプレイは、シリコン薄膜トランジスタに関する第1のゲート、及びトップゲート半導体酸化物トランジスタに関する第2のゲートを形成するようにパターン化される、ゲート金属の層を含む。

別の実施形態によれば、この有機発光ダイオードディスプレイは、シリコントランジスタに関するシリコンチャネルを形成する、ポリシリコンの層と、トップゲート半導体酸化物トランジスタに関する半導体酸化物チャネルを形成する、半導体酸化物層とを含み、第1のゲートは、このポリシリコンの層の上方に存在し、第2のゲートは、この半導体酸化物層の上方に存在する。

別の実施形態によれば、発光ダイオードは、カソード、アノード、及び、アノードとカソードとの間の有機放射層を含み、この有機発光ダイオードディスプレイは、第1のゲートとポリシリコンの層との間に介挿された第1の部分を有し、かつ第2のゲートと半導体酸化物層との間に介挿された第2の部分を有する、ゲート絶縁体と、アノードに結合された、半導体酸化物薄膜トランジスタ内のソース−ドレイン電極とを含む。

一実施形態によれば、発光ダイオードと、シリコン薄膜トランジスタと、ソース−ドレイン電極を有し、そのソース−ドレイン電極に結合された半導体酸化物層を有し、ゲートを有する、半導体酸化物薄膜トランジスタと、シリコン薄膜トランジスタの少なくとも一部、及び半導体酸化物薄膜トランジスタの少なくとも一部に重なり合う、遮光層とを含む、有機発光ダイオードディスプレイが提供される。

別の実施形態によれば、発光ダイオードは、カソード、アノード、及び、アノードとカソードとの間の有機放射層を含み、この有機放射層は、遮光層に重なり合い、この有機発光ダイオードディスプレイは、シリコン薄膜トランジスタに関するゲート絶縁体としての機能を果たす、第1の部分を有し、かつ半導体酸化物薄膜トランジスタに関するゲート絶縁体としての機能を果たす、第2の部分を有する、ゲート絶縁層を含む。

別の実施形態によれば、この有機発光ダイオードディスプレイは、アノードに結合された、半導体酸化物薄膜トランジスタ内のソース−ドレイン電極を含む。

上記は、単なる例示に過ぎず、説明される実施形態の範囲及び趣旨から逸脱することなく、当業者によって様々な修正を実施することができる。上記の実施形態は、個々に、又は任意の組み合わせで、実装することができる。