技术领域
[0001] 本
发明涉及显示技术领域，特别涉及一种阵列基板。
背景技术
[0002] 在一般在
像素设计和LCD制程中，在第一层制作图形，除了TFT栅极外，还会添加有阵列基板公共
电极(第一公共电极)部件，由于其金属具备不透光且屏蔽
电场的作用，因而又被称为“遮光金属”。
[0003] 常见的阵列基板的像素设计中，均在第一金属层设置第一公共电极，其主体结构能够屏蔽扫描线的侧向电场，可以用于保护像素电极；而主区设置为网格状第一公共电极，也能屏蔽数据线高压高频的跳变电场对像素电极的耦合影响，使得像素
电压更稳定，防止串扰或画面品味降低甚至异常的产生。在像素中部，使得第一公共
电极形成Mesh网络，对于大尺寸LCD来说，不但可以有降低阻抗，稳压
信号的作用，而且可以发挥遮蔽共享公共电极的效应。
[0004] 第一公共电极虽然有着若干优势，但是受限于工艺本身的限制。如图1所示，金属成膜工艺对像素结构的影响，实际曝光蚀刻图形化使得金属图形侧边的直
角设计
钝化为圆弧，在当金属侧边剖面延伸方向与偏光镜(POL)偏振轴呈45°夹角时，第一公共电极的十字交叉处会出现暗态出现漏光。通过POL旋转45°能清晰发现，十字星消失，但原本暗的金属边均亮起，这说明其是漏光的主要原因。
[0005] 因此需要改善阵列基板的像素结构设计，避免或减少像素中心区的交叉或拐角，而同时又需要保持第一公共电极对特定区域数据线电场的屏蔽作用；此外，断续的金属走线延展到像素区中，在制程中或者使用中，也会存在一定的
静电放电(ESD)炸伤
风险。
发明内容
[0006] 本发明的目的在于，通过减少第一公共电极的横向走线，进而减少了在像素区的交叉以及拐角，可以有效改善像素在暗态下漏光以及
对比度差等问题。
[0007] 为解决上述技术问题，本发明提供一种阵列基板，包括多个子像素，呈阵列式排布，每一子像素分为主区和次区；第一金属层，具有一第三横向走线，设于所述主区与所述次区之间；在所述主区中，所述第一金属层具有第一纵向走线和第一横向走线；每一纵列子像素对应至少一第一纵向走线；所述第一横向走线靠近所述次区且间隔所述第三横向走线，且所有第一纵向走线垂直连接至所述第一横向走线；在所述次区中，所述第一金属层具有第二纵向走线和第二横向走线，每一纵列子像素对应一第二纵向走线，所述第二横向走线靠近所述主区且间隔所述第三横向走线，且所有第二纵向走线垂直连接至所述第二横向走线；以及第二金属层，具有第三纵向走线，从所述主区延伸至所述次区，一第三纵向走线对应于一第二纵向走线以及一第一纵向走线。
[0008] 进一步地，非同一所述主区中具有两根相邻的第一纵向走线；一
连接线连接在这两根第一纵向走线远离所述次区的一端，所述连接线平行于所述第一横向走线。
[0009] 进一步地，在所述子像素还包括数据线，设在所述主区和所述次区之外，所述数据线位于所述第二金属层中且垂直于所述第三横向走线；所述第三横向走线为扫描线。
[0010] 进一步地，还包括：黑色矩阵，对应设于所述数据线上方；和/或所述黑色矩阵对应设于第三横向走线上方。
[0011] 进一步地，在所述主区中，所述黑色矩阵在所述第一金属层上的投影，从所述数据线延伸至最接近所述数据线的一条第一纵向走线上。
[0012] 进一步地，所述次区中的黑色矩阵的宽度小于所述主区中的黑色矩阵的宽度。
[0013] 进一步地，所述主区和次区分别对应有四个畴的
液晶分子。
[0014] 进一步地，还包括主区
薄膜晶体管，包括第一源极、第一漏极、第一栅极；第一电容，为主区存储电容，其一端连接至所述主区
薄膜晶体管的第一源极或第一漏级，另一端连接至第一公共电极；第二电容，为主区液晶电容，其一端连接至所述主区薄膜晶体管的第一源极或第二漏级，另一端连接至第二公共电极；所述第一栅极连接至所述第三横向走线；所述第一漏极或第一源极连接至所述数据线。
[0015] 进一步地，在所述次区，还包括次区薄膜晶体管，包括第二源极、第二漏极、第二栅极；共享薄膜晶体管，包括第三源极、第三漏极、第三栅极；第三电容，为次区液晶电容，其一端连接至所述次区薄膜晶体管的第二源极或第二漏级，另一端连接至第一公共电极；第四电容，为次区存储电容，其一端连接至所述次区薄膜晶体管的第二源极或第二漏级；所述第二漏级或第二源极连接至所述数据线；所述第三源极或第三漏级连接至所述第三横向走线；所述第三漏级或第三源极连接至所述数据线。
[0016] 进一步地，所述第一薄膜晶体管的源极和漏级、所述第二薄膜晶体管的源极和漏级、第三薄膜晶体管的源极和漏级以及所述数据线设置在第二金属层；所述第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第三薄膜晶体管的栅极以及扫描线在设置在第一金属层。
[0017] 本发明的有益效果是：本发明提供了一种阵列基板，通过减少网络状第一公共电极设计的横向走线，减少像素间电极走线的交叉或拐角，进而避免漏光的风险；同时通过对相邻像素间第一公共电极的第一纵向走线相互连接，防止破坏网络状第一公共电极设计所带来的问题。最后还在数据线上方添加黑色矩阵，可以遮盖数据线两侧大量低液晶效率的区域，并且提高液晶面板的对比度。
附图说明
[0018] 下面结合附图和
实施例对本发明作进一步的描述。
[0019] 图1为
现有技术中金属图形侧边的圆弧漏光处的结构示意图；
[0020] 图2为本发明子像素的结构示意图；
[0021] 图3为本发明相邻子像素之间相互连接的结构示意图；
[0022] 图4为本发明主区的黑色矩阵宽度的结构示意图；
[0023] 图5为本发明次区的黑色矩阵宽度的结构示意图；
[0025] 阵列基板100
[0026] 子像素150；第一金属层10；第二金属层20；
[0027] 主区110；次区120；黑色矩阵140；
[0028] 第一纵向走线101；第二纵向走线102；第一横向走线103；
[0029] 第二横向走线122；第三横向走线111；第三纵向走线114；
[0030] 主区薄膜晶体管107；第一电容104；第二电容105；
[0031] 次区薄膜晶体管121；第三电容123；第四电容124；
[0032] 共享薄膜晶体管113；数据线112。
具体实施方式
[0033] 以下是各实施例的说明是参考附加的图式，用以例示本发明可以用实施的特定实施例。本发明所提到的方向用语，例如上、下、前、后、左、右、内、外、侧等，仅是参考附图式的方向。本发明提到的元件名称，例如第一、第二等，仅是区分不同的元部件，可以更好的表达。在图中，结构相似的单元以相同标号表示。
[0034] 本文将参照附图来详细描述本发明的实施例。本发明可以表现为许多不同形式，本发明不应仅被解释为本文阐述的具体实施例。本发明提供这些实施例是为了解释本发明的实际应用，从而使本领域其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种
修改方案。
[0035] 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0036] 如图2所示，本发明提供一种阵列基板100，包括多个子像素150、第一金属层10、第二金属层20以及黑色矩阵140。
[0037] 所述子像素150呈阵列式排布，所述像素结构为八畴3T像素结构，其为PSVA像素，所述子像素150分为主区110和次区120。
[0038] 所述第一金属层10具有一第三横向走线111，设于所述主区110与所述次区120之间；所述第三横向走线111为像素结构中的扫描线，于TFT器件起到栅极
开关的作用。
[0039] 在所述主区110中，所述第一金属层10具有第一纵向走线101和第一横向走线103；每一纵列子像素150对应至少一第一纵向走线101；所述第一横向走线103靠近所述次区120且间隔所述第三横向走线111，且所有第一纵向走线101垂直连接至所述第一横向走线103。
[0040] 本发明的第一公共电极走线，并没有构成现有的网络状结构，而是剔除了远离所述次区的横向的第一公共电极走线，但是朝向所述子区的第一公共电极横向走线即是所述第一横向走线103保留。
[0041] 在所述次区120中，所述第一金属层10具有第二纵向走线102和第二横向走线122，每一纵列子像素150对应一第二纵向走线102，所述第二横向走线122靠近所述主区110且间隔所述第三横向走线111，且所有第二纵向走线102垂直连接至所述第二横向走线122。
[0042] 所述第二金属层20具有第三纵向走线114，所述第三纵向走线114从所述主区110延伸至所述次区120，第三纵向走线114对应于一第二纵向走线102以及一第一纵向走线101。所述第三纵向走线114既是本发明的共享公共电极(Sharecom)。
[0043] 如图3所示，非同一所述主区110中具有两根相邻的第一纵向走线101；一连接线12连接在这两根第一纵向走线101远离所述次区120的一端，所述连接线12平行于所述第一横向走线103。
[0044] 相邻子像素150左右互联在一定程度上弥补了破坏第一公共电极网状走线所带来的尖端放电ESD的风险。因而切实可行。
[0045] 所述子像素150还包括，主区薄膜晶体管107、第一电容104、第二电容105、次区薄膜晶体管121、第三电容123、第四电容124、共享薄膜晶体管113、以及数据线112；
[0046] 所述数据线112垂直与所述扫描线111，所述数据线112设置在所述第二金属层20中。
[0047] 所述第一电容104为主区存储电容Cst，所述第一电容104一端连接至所述主区薄膜晶体管107的第一源极或第一漏级，另一端连接至所述第一公共电极(即是阵列基板公共电极Acom)。所述第二电容105为主区液晶电容Clc，所述第二电容105一端连接至所述主区薄膜晶体管107的第一源极或第二漏级，另一端连接至所述第二公共电极(即彩膜基板公共电极CFcom)；所述第一栅极连接至所述第三横向走线111；所述第一漏极或第一源极连接至所述数据线112。
[0048] 所述第三电容123为次区存储电容Cst，所述第三电容123一端连接至所述次区薄膜晶体管121的第二源极或第二漏级，另一端连接至所述第一公共电极(即是阵列基板公共电极Acom)；所述第四电容124为次区液晶电容Cst，所述第四电容124一端连接至所述次区薄膜晶体管121的第二源极或第二漏级；所述第二漏级或第二源极连接至所述数据线112；所述第三源极或第三漏级连接至所述第三横向走线111；所述第三漏级或第三源极连接至所述数据线112。
[0049] 所述主区110和次区120分别对用有四个畴的液晶分子。在一般的制备过程中，所述主区薄膜晶体管107的源极和漏级、所述次区薄膜晶体管121的源极和漏级、共享薄膜晶体管113的源极和漏级以及所述数据线112在第二金属层20制作；所述主区薄膜晶体管107的栅极、次区薄膜晶体管121的栅极、共享薄膜晶体管113的栅极以及扫描线111在第一金属层10上制作。
[0050] 本发明通过连接线12连接相邻的子像素150，这又产生了走线的拐角，为了使像素结构不漏光，可通过在数据线112上方设置黑色矩阵140进行遮蔽。
[0051] 所述黑色矩阵140对应设于所述数据线112上方；和/或所述黑色矩阵140对应设于第三横向走线111上方。在所述主区110中，所述黑色矩阵140在所述第一金属层10上的投影，从所述数据线112延伸至最接近所述数据线112的一条第一纵向走线101上。所述次区120中的黑色矩阵140的宽度小于所述主区110中的黑色矩阵140的宽度。
[0052] 如图4所示，所述黑色矩阵140的剖面为梯形，具有上底和下底，所述主区110数据线112所对应黑色矩阵140的上底长度为15～19um，最优为18um，也可以为16um或18um。相邻的子像素150之间的相邻的第一纵向走线101间距为12～16um，最优为15um，也可以为13um或14um；所述DBS电极宽度为12.5um；所述主区110的黑色矩阵140可以遮盖所述数据线112两侧大量低液晶效率的区域，比如缝隙等，因而对比度提高比较明显。
[0053] 如图5所示，所述次区120数据线112所对应黑色矩阵140的上底长度为12～16um，最优为14um，也可以为13um或15um；所述DBS电极宽度为7um；所述次区120的黑色矩阵140可以遮盖所述数据线112两侧大量低液晶效率的区域，比如缝隙等，因而对比度提高比较明显。
[0054] 参见图6，其为本发明提供的子像素150结构的电路示意图。所述子像素150呈阵列式排布，每个子像素150可分为主区110和次区120，包括主区薄膜晶体管107，主区液晶电容，主区存储电容，次区薄膜晶体管121，次区液晶电容，次区存储电容以及共享薄膜晶体管113；所述DBS信号线20垂直连接所述数据线112。
[0055] 所述主区存储电容也即是所述第一电容104，所述主区液晶电容既是所述第二电容105；所述次区存储电容即是所述第三电容123，所述次区液晶电容既是所述第四电容124。
[0056] 对应每一行子像素150分别设置一条扫描线111。对应每一列子像素150分别设置一条数据线112；主区薄膜晶体管107的栅极连接扫描线111，其源极/漏极连接数据线112，在其漏极/源极与公共电极第一公共电极(或CFcom)之间并联连接主区液晶电容105和主区存储电容104。
[0057] 次区薄膜晶体管121的栅极连接扫描线111，其源极/漏极连接数据线112，在其漏极/源极与公共电极第一公共电极之间并联连接次区存储电容和次区液晶电容；共享薄膜晶体管113的栅极连接扫描线111，其源极和漏极分别连接次区薄膜晶体管121的漏极/源极和第三纵向走线114。
[0058] 本发明的核心是为了减少像素中心的金属走线的交叉和拐角的漏光，造成对比度不佳等问题，主要通过避免金属走线的交叉或拐角的设计，进而减少了面板内像素横向第一公共电极的走线设计，并将相邻的像素间(数据线112两侧)的第一公共电极直接相连接，也就是将本发明所述的第一纵向走线101相连接，从而减少像素内走线的交叉或者拐角的设计。同时，相邻像素间的相互靠近的第一纵向走线101的互联，在一定程度上弥补了去除横向第一公共电极所破坏网络状的第一公共电极所带来的风险，以及同时避免了尖端放电ESD。因而本发明切实可行。
[0059] 综上，本发明的阵列基板100通过减少网络状第一公共电极设计的横向走线，减少像素间电极走线的交叉或拐角，进而避免漏光的风险；同时通过对相邻像素间第一公共电极的第一纵向走线101相互连接，防止破坏网络状第一公共电极设计所带来的问题。最后还在数据线112上方添加黑色矩阵140，可以遮盖数据线112两侧大量低液晶效率的区域，提高液晶面板的对比度。
[0060] 应当指出，对于经充分说明的本发明来说，还可具有多种变换及改型的实施方案，并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明，而不是对发明的限制。总之，本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。
