阵列基板及其制作方法专利检索-薄膜晶体管有源矩阵显示技术专利检索查询-专利查询网

阵列基板及其制作方法

阅读：461发布：2020-05-08

专利汇可以提供阵列基板及其制作方法专利检索，专利查询，专利分析的服务。并且本发明提供一种阵列基板及其制作方法，阵列基板的制作方法通过采用多段式掩膜板对位于源漏极金属层上的光刻胶层进行曝光显影，以使对应显示区的第一薄膜晶体管沟道区域的剩余光刻胶层的厚度等于对应GOA区的第二薄膜晶体管沟道区域的剩余光刻胶层的厚度，从而经过灰化处理后完全去除光刻胶层，使得后续第一薄膜晶体管沟道区域和第二薄膜晶体管沟道区域能够刻蚀完全，避免第一薄膜晶体管的源漏极、以及第二薄膜晶体管源漏极之间出现短路情况发生，从而弥补因显示区和GOA区薄膜晶体管密度差异等原因造成的显影液作用效率不同的缺陷。，下面是阵列基板及其制作方法专利的具体信息内容。

权利要求

1.一种阵列基板的制作方法，其特征在于，包括以下步骤：
S10：提供衬底基板，所述衬底基板包括显示区和GOA区，在所述衬底基板上依次形成栅极、栅绝缘层、有源层以及源漏极金属层；
S20：在所述源漏极金属层上形成光刻胶层；
S30：采用掩膜板对所述光刻胶层进行曝光显影，以使对应所述显示区的第一薄膜晶体管沟道区域剩余所述光刻胶层的厚度等于对应所述GOA区的第二薄膜晶体管沟道区域剩余所述光刻胶层的厚度；
S40：对剩余所述光刻胶层进行灰化处理，完全去除对应位于所述显示区的所述第一薄膜晶体管沟道区域和对应位于所述GOA区的所述第二薄膜晶体管沟道区域的所述光刻胶层；以及
S50：对对应所述显示区和所述GOA区域的所述源漏极金属层进行刻蚀处理，以在所述显示区形成所述第一薄膜晶体管的源漏极和沟道区域，在所述GOA区形成所述第二薄膜晶体管的源漏极和沟道区域。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，位于所述显示区的所述第一薄膜晶体管的密度小于位于所述GOA区的所述第二薄膜晶体管的密度。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述光刻胶层为正性光刻胶层，所述掩膜板对应所述GOA区的透光率小于所述掩膜板对应所述显示区的透光率。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述掩膜板对应所述显示区的透光率为所述掩膜板对应所述GOA区的透光率的20％～60％。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述掩膜板对应所述显示区的厚度大于所述掩膜板对应所述GOA区的厚度。
6.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述第一薄膜晶体管沟道区域的长度等于所述第二薄膜晶体管沟道区域的长度，每相邻两个所述第一薄膜晶体管之间的距离大于每相邻两个所述第二薄膜晶体管之间的距离。
7.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述第一薄膜晶体管沟道区域的长度大于所述第二薄膜晶体管沟道区域的长度，每相邻两个所述第一薄膜晶体管之间的距离等于每相邻两个所述第二薄膜晶体管之间的距离。
8.根据权利要求1所述的制作方法，其特征在于，所述掩膜板为半色调掩膜板或灰阶掩膜板或两者的组合。
9.一种阵列基板，其特征在于，包括：
衬底基板，包括显示区和GOA区；
第一薄膜晶体管，设置于所述衬底基板上的所述显示区，所述第一薄膜晶体管包括第一栅极、所述栅绝缘层、所述有源层以及位于所述有源层上的源漏极和沟道区域；以及第二薄膜晶体管，设置于所述衬底基板上的所述GOA区，所述第二薄膜晶体管包括位于第二栅极、所述栅绝缘层、所述有源层以及位于所述有源层上的源漏极和沟道区域；
其中，所述第一薄膜晶体管沟道区域在垂直于所述衬底基板上表面的方向的深度与所述第二薄膜晶体管沟道区域在垂直于所述衬底基板上表面的方向的深度相等。
10.根据权利要求9所述的阵列基板，其特征在于，位于所述显示区的所述第一薄膜晶体管的密度小于位于所述GOA区的所述第二薄膜晶体管的密度。

说明书全文

阵列基板及其制作方法

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。

背景技术

[0002] 薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)的发展趋势为超窄边框、超低成本以及提升良率，为了实现这样的目的，引入阵列基板行驱动技术(Gate driver On Array，GOA)技术，即直接将栅极驱动电路制作在阵列基板上，来代替外接驱动芯片。

[0003] 在GOA产品中，除了在阵列基板显示区设置有薄膜晶体管以外，位于阵列基板外围GOA区也存在大量的薄膜晶体管，即阵列基板存在至少两种类型的薄膜晶体管。而在实际的生产过程中，由于显示区和GOA区的薄膜晶体管密度的差异，导致显影液的作用速率存在差异，具体表现为，显示区所占面积大，薄膜晶体管密度小，显影速率则较快；而GOA区所占面积小，薄膜晶体管密度较大，显影速率则较慢，从而使得阵列基板在曝光显影后，显示区和GOA区残留的光刻胶具有厚度段差，可能造成GOA区薄膜晶体管沟道区域未刻蚀完全以至于源极和漏极发生短路，而显示区薄膜晶体管沟道区域也无法达到期望的设计长度。

[0004] 综上所述，需要提供一种新的阵列基板及其制作方法来解决上述技术问题。

发明内容

[0005] 本发明提供的阵列基板及其制作方法，解决了现有的阵列基板由于位于显示区和GOA区的薄膜晶体管的密度不同，导致显影液在显示区和GOA区作用速率不同，进而导致GOA区薄膜晶体管沟道区域未刻蚀完全，而引起源极和漏极短路的技术问题。

[0006] 为解决上述问题，本发明提供的技术方案如下：

[0007] 本发明实施例提供一种阵列基板的制作方法，包括以下步骤：

[0008] S10：提供衬底基板，所述衬底基板包括显示区和GOA区，在所述衬底基板上依次形成栅极、栅绝缘层、有源层以及源漏极金属层；

[0009] S20：在所述源漏极金属层上形成光刻胶层；

[0010] S30：采用掩膜板对所述光刻胶层进行曝光显影，以使对应所述显示区的第一薄膜晶体管沟道区域剩余所述光刻胶层的厚度等于对应所述GOA区的第二薄膜晶体管沟道区域剩余所述光刻胶层的厚度；

[0011] S40：对剩余所述光刻胶层进行灰化处理，完全去除对应位于所述显示区的所述第一薄膜晶体管沟道区域和对应位于所述GOA区的所述第二薄膜晶体管沟道区域的所述光刻胶层；以及

[0012] S50：对对应所述显示区和所述GOA区域的所述源漏极金属层进行刻蚀处理，以在所述显示区形成所述第一薄膜晶体管的源漏极和沟道区域，在所述GOA区形成所述第二薄膜晶体管的源漏极和沟道区域。

[0013] 根据本发明实施例提供的阵列基板的制作方法，位于所述显示区的所述第一薄膜晶体管的密度小于位于所述GOA区的所述第二薄膜晶体管的密度。

[0014] 根据本发明实施例提供的阵列基板的制作方法，所述光刻胶层为正性光刻胶层，所述掩膜板对应所述GOA区的透光率小于所述掩膜板对应所述显示区的透光率。

[0015] 根据本发明实施例提供的阵列基板的制作方法，所述掩膜板对应所述显示区的透光率为所述掩膜板对应所述GOA区的透光率的20％～60％。

[0016] 根据本发明实施例提供的阵列基板的制作方法，所述掩膜板对应所述显示区的厚度大于所述掩膜板对应所述GOA区的厚度。

[0017] 根据本发明实施例提供的阵列基板的制作方法，所述第一薄膜晶体管沟道区域的长度等于所述第二薄膜晶体管沟道区域的长度，每相邻两个所述第一薄膜晶体管之间的距离大于每相邻两个所述第二薄膜晶体管之间的距离。

[0018] 根据本发明实施例提供的阵列基板的制作方法，所述第一薄膜晶体管沟道区域的长度大于所述第二薄膜晶体管沟道区域的长度，每相邻两个所述第一薄膜晶体管之间的距离等于每相邻两个所述第二薄膜晶体管之间的距离。

[0019] 根据本发明实施例提供的阵列基板的制作方法，所述掩膜板为半色调掩膜板或灰阶掩膜板或两者的组合。

[0020] 本发明实施例提供一种阵列基板，包括：

[0021] 衬底基板，包括显示区和GOA区；

[0022] 第一薄膜晶体管，设置于所述衬底基板上的所述显示区，所述第一薄膜晶体管包括第一栅极、所述栅绝缘层、所述有源层以及位于所述有源层上的源漏极和沟道区域；以及[0023] 第二薄膜晶体管，设置于所述衬底基板上的所述GOA区，所述第二薄膜晶体管包括位于第二栅极、所述栅绝缘层、所述有源层以及位于所述有源层上的源漏极和沟道区域；

[0024] 其中，所述第一薄膜晶体管沟道区域在垂直于所述衬底基板上表面的方向的深度与所述第二薄膜晶体管沟道区域在垂直于所述衬底基板上表面的方向的深度相等。

[0025] 根据本发明实施例提供的阵列基板，位于所述显示区的所述第一薄膜晶体管的密度小于位于所述GOA区的所述第二薄膜晶体管的密度。

[0026] 本发明的有益效果为：本发明提供的阵列基板及其制作方法，通过采用多段式掩膜板对位于源漏极金属层上的光刻胶层进行曝光显影，以使对应显示区的第一薄膜晶体管沟道区域的剩余光刻胶层的厚度等于对应GOA区的第二薄膜晶体管沟道区域的剩余光刻胶层的厚度，从而经过灰化处理后完全去除光刻胶层，使得后续第一薄膜晶体管沟道区域和第二薄膜晶体管沟道区域能够刻蚀完全，避免第一薄膜晶体管的源漏极、以及第二薄膜晶体管源漏极之间出现短路情况发生，从而弥补因显示区和GOA区薄膜晶体管密度差异等原因造成的显影液作用效率不同的缺陷。附图说明

[0027] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0028] 图1为本发明实施例提供的一种阵列基板的制作方法的流程图；

[0029] 图2～图7为本发明实施例提供的一种阵列基板的制作方法的流程示意图；

[0030] 图8为本发明实施例提供的一种阵列基板的平面结构示意图；

[0031] 图9为本发明实施例提供的另一种阵列基板的平面结构示意图；

[0032] 图10为本发明实施例提供的一种阵列基板的截面结构示意图。

具体实施方式

[0033] 以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

[0034] 本发明针对现有技术的阵列基板及其制作方法，由于位于显示区和GOA区的薄膜晶体管的密度不同，导致显影液在显示区和GOA区作用速率不同，进而导致GOA区薄膜晶体管沟道区域未刻蚀完全，而引起源极和漏极短路，本实施例能够解决该缺陷。

[0035] 如图1所示，本发明实施例提供的阵列基板1的制作方法，需要说明的是，本发明实施例是以底栅型阵列基板的制作方法为例进行阐述说明的，顶栅型阵列基板的制作方法同样也在本申请的保护范围内，所述阵列基板1的制作方法包括以下步骤：

[0036] S10：提供衬底基板10，所述衬底基板10包括显示区100a和GOA区100b，在所述衬底基板10上依次形成栅极、栅绝缘层30、有源层40以及源漏极金属层50。

[0037] 需要在所述显示区100a形成有多个第一薄膜晶体管11，用于实现画面显示，以及在所述GOA区100b形成有多个第二薄膜晶体管12，用于输出栅极扫描信号，该栅极扫描信号输出至所述显示区100a的所述第一薄膜晶体管11，用于驱动所述显示区100a中一行像素单元的开启或关闭。

[0038] 具体地，如图2所示，采用第一次光刻工艺在所述衬底基板10的所述显示区100a形成第一栅极201，在所述GOA区100b形成第二栅极202，采用沉积、涂覆或溅射的方式在所述第一栅极201、所述第二栅极202以及所述衬底基板10上依次形成所述栅绝缘层30、有源层40以及源漏极金属层50。

[0039] S20：在所述源漏极金属层50上形成光刻胶层60。

[0040] 具体地，如图3所示，在所述源漏极金属层50的上表面涂覆光刻胶以形成所述光刻胶层60，在本发明实施例中，所述光刻胶层为正性光刻胶层。

[0041] S30：采用掩膜板2对所述光刻胶层60进行曝光显影，以使对应所述显示区100a的第一薄膜晶体管11沟道区域剩余所述光刻胶层60的厚度等于对应所述GOA区100b的第二薄膜晶体管12沟道区域剩余所述光刻胶层60的厚度。

[0042] 具体地，如图4所示为所述阵列基板的曝光处理示意图、图5所示为所述阵列基板的显影处理示意图，对经过曝光处理后的所述光刻胶层60进行显影时，可以通过显影液进行显影，由于所述显示区100a的所述第一薄膜晶体管11的密度通常大于GOA区100b的所述第二薄膜晶体管12的密度，而显影液在密度较大的所述显示区100a内显影速率较快，在密度较小的所述GOA区100b内显影速率较慢，故经过显影处理之后，容易导致所述显示区100a剩余所述光刻胶层60和所述GOA区100b剩余所述光刻胶层60之间存在一定的厚度段差，容易对后续处理步骤造成影响。

[0043] 因此，本发明实施例中，采用所述掩膜板2对所述光刻胶层60进行曝光，所述掩膜板2为多段式掩膜板，所述掩膜板2对应所述GOA区100b的透光率小于所述掩膜板2对应所述显示区100a的透光率；具体地，所述掩膜板包括第一半透光区21、第二半透光区22、非透光区23以及透光区24，其中，所述第一半透光区21对应所述第一薄膜晶体管11沟道区域，所述第二半透光区22对应所述第二薄膜晶体管12沟道区域，所述非透光区23对应形成的源漏极区域，所述透光区24对应其余区域。

[0044] 所述第一半透光区21的透光率小于所述第二半透光区22的透光率，以使对应所述第二薄膜晶体管12沟道区域的所述光刻胶层60在厚度方向上被感光部分大于对应所述第一薄膜晶体管11沟道区域的所述光刻胶层60在厚度方向上被感光部分，从而弥补因所述显示区100a和所述GOA区100b薄膜晶体管密度差异等原因造成的显影液作用效率不同的缺陷，使得经曝光显影处理后的对应所述第二薄膜晶体管12沟道区域剩余所述光刻胶层60的厚度h2等于对应所述第一薄膜晶体管11沟道区域剩余所述光刻胶层60的厚度h1。

[0045] 优选地，所述掩膜板2对应所述显示区100a的透光率为所述掩膜板2对应所述GOA区100b的透光率的20％～60％，也就是说，所述第一半透光区21的透光率为所述第二半透光区22的透光率的20％～60％。

[0046] 可以理解的是，当所述显示区100a的所述第一薄膜晶体管11的密度和所述GOA区100b的所述第二薄膜晶体管12的密度相差较大时，将所述第一半透光区21的透光率与所述第二半透光区22的透光率之间的差值设计较大，相反地，当所述显示区100a的所述第一薄膜晶体管11的密度和GOA区100b的所述第二薄膜晶体管12的密度相差较小时，将所述第一半透光区21的透光率与所述第二半透光区22的透光率之间的差值则设计较小，应根据实际情况进行适应性调整。

[0047] 具体地，若所述掩膜板2的初始透过率为50％，则在实际生产过程中，经曝光处理后的对应所述第二薄膜晶体管12沟道区域剩余所述光刻胶层60与对应所述第一薄膜晶体管11沟道区域剩余所述光刻胶层60之间的厚度段差达到一般情况下，光透过率相差1％，则厚度段差为故可利用该趋势对所述掩膜板2各部分的透过率进行调整与匹配，具体情况如下：

[0048] 所述第一半透光区21的透光率为50％，所述第二半透光区22的透过率为52％；或者，

[0049] 所述第一半透光区21的透光率为48％，所述第二半透光区22的透过率为50％；或者，

[0050] 所述第一半透光区21的透光率为49％，所述第二半透光区22的透过率为51％。

[0051] 进一步地，在一种实施方式中，所述掩膜板2的透光率可以通过调节调膜层中的镉金属和镉的氧化物的相对含量进行调整，其中所述第一半透光区21的调膜层中的镉金属含量较高，而所述第二半透光区22的调膜层中的镉的氧化物含量较高。

[0052] 在另一实施方式中，可以通过使所述掩膜板2对应所述显示区100a的厚度大于所述掩膜板2对应所述GOA区100b的厚度来实现两者透过率的不同，即所述第一半透光区21的厚度大于所述第二半透光区22的厚度。

[0053] 可选地，所述掩膜板2可以为半色调掩膜板或灰阶掩膜板或两者的组合。

[0054] S40：对剩余所述光刻胶层60进行灰化处理，完全去除对应位于所述显示区100a的第一薄膜晶体管11沟道区域和对应位于所述GOA区100b的第二薄膜晶体管12沟道区域的所述光刻胶层60。

[0055] 具体地，如图6所示，通过灰化工艺，可以将对应位于所述显示区100a的第一薄膜晶体管11沟道区域和对应位于所述GOA区100b的第二薄膜晶体管12沟道区域的所述光刻胶层60完全去除，从而避免由于所述光刻胶层60残留，使得后续所述第二薄膜晶体管12沟道区域的金属层未刻蚀完全，所述有源层未露出，从而导致源漏极之间发生短路的情况发生；若对应所述第二薄膜晶体管12沟道区域的所述光刻胶层60无残留，则所述第一薄膜晶体管
11沟道区域则将无法达到期望的设计长度。

[0056] S50：对对应所述显示区100a和所述GOA区100b的所述源漏极金属层50进行刻蚀处理，以在所述显示区100a形成所述第一薄膜晶体管11的源漏极和沟道区域，在所述GOA区100b形成所述第二薄膜晶体管12的源漏极和沟道区域。

[0057] 具体地，如图7所示，可以先采用刻蚀液进行湿法刻蚀处理，之后再进行干法刻蚀处理，以暴露出所述有源层40，从而形成源漏极以及位于源漏极之间的沟道区域，进而形成所述第一薄膜晶体管11和所述第二薄膜晶体管12。

[0058] 其中所述第一薄膜晶体管11的密度小于所述第二薄膜晶体管12的密度，具体可体现在，如图8所示，所述第一薄膜晶体管11沟道区域的长度等于所述第二薄膜晶体管12沟道区域的长度，每相邻两个所述第一薄膜晶体管11之间的距离S1大于每相邻两个所述第二薄膜晶体管12之间的距离S2。

[0059] 或者，如图9所示，所述第一薄膜晶体管11沟道区域的长度大于所述第二薄膜晶体管12沟道区域的长度，每相邻两个所述第一薄膜晶体管11之间的距离S1等于每相邻两个所述第二薄膜晶体管之间的距离S2。

[0060] 需要说明的是，本发明实施例主要是以所述第一薄膜晶体管11的密度小于所述第二薄膜晶体管12的密度为例进行阐述说明的，而设计或制程方面的原因也有可能导致经曝光显影处理后的对应所述阵列基板1的不同区域中的剩余所述光刻胶层60存在厚度段差的情况，例如，显影液流经的先后方向等原因。因此，也可采用本发明实施例中的具有多种透光率的所述掩膜板2进行曝光处理，在此不再赘述。

[0061] 如图10所示，本发明实施例还提供一种阵列基板1，采用上述制作方法制作而成，所述阵列基板1包括衬底基板10、设置于所述衬底基板10上的第一薄膜晶体管11和第二薄膜晶体管12；

[0062] 所述衬底基板10包括显示区100a和GOA区100b，所述第一薄膜晶体管11设置于所述显示区100a，所述第一薄膜晶体管11包括第一栅极201、栅绝缘层30、有源层40以及源漏极金属层50,所述源漏极金属层50包括位于所述显示区100a的源漏极和沟道区域；所述第二薄膜晶体管设置于所述GOA区100b，所述第二薄膜晶体管包括第二栅极202、所述栅绝缘层30、所述有源层40以及源漏极金属层50，所述源漏极金属层50包括位于所述显示区100a的源漏极和沟道区域；

[0063] 其中，所述第一薄膜晶体管沟道区域在垂直于所述衬底基板上表面的方向的深度L2与所述第二薄膜晶体管12沟道区域在垂直于所述衬底基板10上表面的方向的深度L1相等。

[0064] 再次参考图8、图9，所述第一薄膜晶体管在所述显示区100a的密度小于所述第二薄膜晶体管在所述GOA区100b的密度。

[0065] 有益效果为：本发明实施例提供的阵列基板及其制作方法，通过采用多段式掩膜板对位于源漏极金属层上的光刻胶层进行曝光显影，以使对应显示区的第一薄膜晶体管沟道区域的剩余光刻胶层的厚度等于对应GOA区的第二薄膜晶体管沟道区域的剩余光刻胶层的厚度，从而经过灰化处理后完全去除光刻胶层，使得后续第一薄膜晶体管沟道区域和第二薄膜晶体管沟道区域能够刻蚀完全，避免第一薄膜晶体管的源漏极、以及第二薄膜晶体管源漏极之间出现短路情况发生，从而弥补因显示区和GOA区薄膜晶体管密度差异等原因造成的显影液作用效率不同的缺陷。

[0066] 综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

标题	发布/更新时间	阅读量
一种薄膜晶体管阵列基板的制作方法	2020-05-08	222
一种高透明度柔性薄膜晶体管及制作方法	2020-05-08	137
薄膜晶体管及其制备方法、显示装置	2020-05-08	811
一种薄膜晶体管集成的光传感器	2020-05-08	259
用于制造半导体器件的方法及半导体器件	2020-05-11	820
显示面板、显示设备、指纹解锁方法及触控方法	2020-05-11	852
一种阵列基板行驱动电路以及显示装置	2020-05-08	796
包括具有薄膜晶体管和电容感测的双基底的数字微流体设备	2020-05-08	214
薄膜晶体管阵列基板和包括其的数字X射线检测器	2020-05-08	846
液晶显示装置	2020-05-08	877

阵列基板及其制作方法

阵列基板及其制作方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：