| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 121 | 차동 증폭기들 | KR1020177019329 | 2015-12-14 | KR1020170094401A | 2017-08-17 | 코르비쉴리필 |
| 차동증폭기는: 테일트랜지스터(10) 및트랜지스터들(6, 8)의차동쌍을포함하는롱 테일쌍 트랜지스터구성(2); 및복제전압을기준전압에일치시키기위해상기복제회로(4)내피드백전류를변화시키도록구성된복제회로(4)로서, 상기복제회로(4)내상기피드백전류를변화시키는것은상기롱 테일쌍(2)에동상모드전압을결정하기위해상기테일트랜지스터(10)를통과하는테일전류를제어하는상기롱 테일쌍에상기테일트랜지스터(10)에바이어스전압을제공하는, 상기복제회로를포함한다. | ||||||
| 122 | 캐스코드 앰프 | KR1020157015118 | 2012-11-09 | KR101726109B1 | 2017-04-11 | 가토가츠야; 미야시타미요; 오카도시히데; 호리구치겐이치; 모리가즈토미; 무카이겐지; 후지와라다카노부 |
| 복수의소스접지트랜지스터(3)가서로병렬로접속되고, 복수의게이트접지트랜지스터(4)가서로병렬로접속되어있다. 복수의게이트접지트랜지스터(4)의소스(4s)가복수의소스접지트랜지스터(3)의드레인(3d)에각각접속되어있다. 복수의그라운드패드(5)가복수의소스접지트랜지스터(3)의소스(3s)에접속되어있다. 복수의접지용량(6)이복수의게이트접지트랜지스터(4)의게이트(4g)와그라운드패드(5)의사이에접속되어있다. 그라운드패드(5)와복수의게이트접지트랜지스터(4)의사이에서, 복수의소스접지트랜지스터(3)와복수의접지용량(6)이교대로배치되어있다. | ||||||
| 123 | 짝수 고조파 신호를 포획하는 무메모리 능동 디바이스 | KR1020177001543 | 2015-06-19 | KR1020170023976A | 2017-03-06 | 아람파보드 |
| 능동디바이스및 능동디바이스와함께사용되는회로들이개시된다. 일양태에있어서, 능동디바이스는드레인, 게이트및 벌크를가진 n형트랜지스터와드레인, 게이트및 벌크를가진 p형트랜지스터를포함한다. n형트랜지스터와 p형트랜지스터는공통소스를포함한다. 디바이스는 n형트랜지스터의게이트와 p형트랜지스터의게이트사이에결합된제1 커패시터, n형트랜지스터의드레인과 p형트랜지스터의드레인사이에결합된제2 커패시터, 및 n형트랜지스터의벌크와 p형트랜지스터의벌크사이에결합된제3 커패시터를포함한다. 능동디바이스는높은항복전압을갖고메모리가없으며짝수고조파신호를포획한다. | ||||||
| 124 | 캐스코드 앰프 | KR1020157015118 | 2012-11-09 | KR1020150082569A | 2015-07-15 | 가토가츠야; 미야시타미요; 오카도시히데; 호리구치겐이치; 모리가즈토미; 무카이겐지; 후지와라다카노부 |
| 복수의소스접지트랜지스터(3)가서로병렬로접속되고, 복수의게이트접지트랜지스터(4)가서로병렬로접속되어있다. 복수의게이트접지트랜지스터(4)의소스(4s)가복수의소스접지트랜지스터(3)의드레인(3d)에각각접속되어있다. 복수의그라운드패드(5)가복수의소스접지트랜지스터(3)의소스(3s)에접속되어있다. 복수의접지용량(6)이복수의게이트접지트랜지스터(4)의게이트(4g)와그라운드패드(5)의사이에접속되어있다. 그라운드패드(5)와복수의게이트접지트랜지스터(4)의사이에서, 복수의소스접지트랜지스터(3)와복수의접지용량(6)이교대로배치되어있다. | ||||||
| 125 | 고조파 처리 회로 및 이것을 이용한 증폭 회로 | KR1020097004773 | 2007-08-01 | KR101052180B1 | 2011-07-26 | 이시까와,료; 혼조,가즈히꼬 |
| 본 발명은 회로의 소형화가 가능한 고주파 처리 회로 및 그것을 이용한 증폭 회로를 제공한다. 제1 임피던스 조정부와, 제2 임피던스 조정부를 구비한다. 제1 임피던스 조정부는, 결합 분포 상수 선로 CT를 구비한다. 결합 분포 상수 선로 CT는, 증폭용 트랜지스터 S의 출력이 입력되는 것이며, 또한, 상기 증폭용 트랜지스터 S의 출력에서의 기본파의 파장 λ의 1/4의 길이를 갖고 있다. 또한, 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 한쪽으로 조정한다. 제1 임피던스 조정부와 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 다른 쪽으로 조정한다. 증폭기, 고조파 처리 회로, 출력 단자, 임피던스, 증폭 회로, 증폭형 트랜지스터 | ||||||
| 126 | 고조파 처리 회로 및 이것을 이용한 증폭 회로 | KR1020097004773 | 2007-08-01 | KR1020090045317A | 2009-05-07 | 이시까와,료; 혼조,가즈히꼬 |
| 본 발명은 회로의 소형화가 가능한 고주파 처리 회로 및 그것을 이용한 증폭 회로를 제공한다. 제1 임피던스 조정부와, 제2 임피던스 조정부를 구비한다. 제1 임피던스 조정부는, 결합 분포 상수 선로 CT를 구비한다. 결합 분포 상수 선로 CT는, 증폭용 트랜지스터 S의 출력이 입력되는 것이며, 또한, 상기 증폭용 트랜지스터 S의 출력에서의 기본파의 파장 λ의 1/4의 길이를 갖고 있다. 또한, 제1 임피던스 조정부는, 짝수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 한쪽으로 조정한다. 제1 임피던스 조정부와 제2 임피던스 조정부는, 홀수차 고조파에 대한 입력 임피던스를, 실질적으로 무한대 또는 0 중의 다른 쪽으로 조정한다. 증폭기, 고조파 처리 회로, 출력 단자, 임피던스, 증폭 회로, 증폭형 트랜지스터 | ||||||
| 127 | 지상파 튜너의 부스터회로 | KR1020060092262 | 2006-09-22 | KR1020080026968A | 2008-03-26 | 최석동 |
| A booster circuit for a terrestrial tuner is provided to attenuate or block the intensity of a signal previously through a rejection filter before the signal with a strong input intensity is amplified by a booster when the unnecessary strong intensity of signal is inputted except a broadcasting channel signal received through an antenna, thereby preventing interference between the unnecessary signal and the broadcasting channel signal and an oscillator killing phenomenon. A booster circuit for a terrestrial tuner comprises a loop-through(20), a citizen band filter(21), a rejection filter(22) and a booster(23). The loop-though outputs a broadcasting channel signal inputted from an antenna(ANT) to other devices. The citizen band filter removes a citizen band signal from a broadcasting channel signal inputted through an antenna. The rejection filter attenuates a frequency band in which there is no broadcasting signal in the broadcasting channel signal. The booster amplifies the broadcasting channel signal outputted from the rejection filter. | ||||||
| 128 | 전력 증폭기 | KR1020070007162 | 2007-01-23 | KR1020070017435A | 2007-02-09 | 첸닝; 스즈키야스노리; 히로타테쯔오; 야마오야스시 |
| 본 발명은 일정 진폭 신호인 경우에는 연속적인 전력 범위에서 출력 전력을 제어할 수 있으며, 일정치 않은 진폭 신호인 경우에는 왜곡이 적고 고효율 증폭이 가능한 전력 증폭기를 제공한다. 또한, 출력 대역에서, 일정치 않은 진폭의 출력 신호를 보다 적은 왜곡과 높은 효율로 생성할 수 있는 고효율 전력 증폭기를 제공하는 것을 목적으로 한다. 입력 신호(10)를 수신하고, 상기 입력 신호에 응답하여 증폭한 신호를 출력 신호(11)로서 출력하는 전력 증폭기가 개시된다. 상기 증폭기는 입력 신호(10)에 응답하여 증폭 신호를 출력하도록 병렬로 접속된 N개(N은 2 이상의 정수)의 전력 증폭 유닛(12); 상기 N개의 전력 증폭 유닛(12)으로부터의 각 신호를 합성하여 상기 전력 증폭기의 출력 신호(11)로서 출력하는 출력 합성 유닛(14); 및 입력 신호(10)의 진폭에 기초하여 N개의 전력 증폭 유닛(12) 중에서 동작해야 할 전력 증폭 유닛을 선택하는 진폭 제어 유닛(15)으로 구성된다. 또한, 상기 진폭 제어 유닛(15)은, 상기 전력 증폭기의 입력 신호의 진폭을 조정하는 N개의 병렬적인 진폭 조정기와, 출력 신호의 진폭이 입력 신호의 진폭에 대해 실질적으로 연속적인 함수가 되도록, N개의 전력 증폭 유닛으로부터 동작해야 할 전력 증폭 유닛을 선택하여 동작시키고, 또한 진폭 조정기를 제어하는 제어기로 구성되는 것을 특징으로 한다. 또한, 일정 진폭의 신호를 출력하는 국부 발진기를 포함하며, 상기 입력 신호로서의 변조 신호를 수신하고, 상기 변조 신호를 증폭한 신호를 출력 신호로서 출력하고, 또한 N개의 전력 증폭 유닛은 상기 국부 발진기로부터의 출력 신호를 증폭하도록 병렬 접속된 N개의 포화 증폭 유닛으로 구성되며, 진폭 제어 유닛은 상기 변조 신호의 진폭에 따라 상기 포화 증폭 유닛 각각을 온·오프 제어하는 진폭 제어부로 구성되는 것을 특징으로 한다. 전력 증폭기, 포화 증폭 유닛, 진폭 제어 유닛, 출력 합성 회로 | ||||||
| 129 | 전계 효과 트랜지스터용 바이어스 장치 | KR1020017013027 | 2000-03-31 | KR1020010110743A | 2001-12-13 | 브란드트펄-올오프마그누스 |
| 전력증폭기는저 단일-단자공급전압및, 고필수출력전력을갖는애플리케이션용으로제시된다. 증폭기는, 입력부(Pin)에결합된게이트및, 임피던스정합단(60, 70)을통해출력부(pin)에결합된드레인을갖는 FET(10)를포함한다. 트랜지스터게이트는임피던스(30)에의해바이어스되며, 바이패스콘덴서(80, 81)에의해분로되는소스바이어스소자(90, 91)는소스를접지시킨다. 공통소자(A)가트랜지스터소스와임피던스정합단 사이에제공되어, 소스바이어스소자를경유하여접지된다. 이러한것은바이패스콘덴서로알 수있는소스에서의임피던스를발생시키는효과를갖는다. 그러므로, 소스바이패스콘덴서소자를경유하는피크전류는상당히감소될수 있는데, 구체적으로말하면, 콘덴서가더욱처리하기쉬운크기로될 수있으며칩상에서구현될수 있을정도로감소될수 있다는것이다. | ||||||
| 130 | 고 효율 유에이치에프(UHF)선형 전력 증폭기 | KR1019900002560 | 1990-02-27 | KR100135750B1 | 1998-05-15 | 리드에드워드피셔; 마이클조셉코쉬 |
| 내용 없슴 | ||||||
| 131 | COMMUNICATIONS DEVICE WITH RECEIVER CHAIN OF REDUCED SIZE | US15968927 | 2018-05-02 | US20180323821A1 | 2018-11-08 | Laurent CHABERT; Raphael PAULIN |
| A communications device includes a transmission chain coupled to an antenna a receiver chain coupled to the antenna. The receiver chain includes an amplifier device having an input coupled to the antenna. A controlled switching circuit is included in the amplifier device and is operable to selectively disconnect conduction terminals of an amplifying transistor from power supply terminals when the transmission chain is operating to pass a transmit signal to the antenna. | ||||||
| 132 | Buffer with increased headroom | US15178217 | 2016-06-09 | US10063199B2 | 2018-08-28 | Sean T. Morley |
| Provided herein are amplifiers, such as buffers, with increased headroom. An amplifier stage includes a follower transistor and current source configured to receive a power supply voltage comprising an alternating current component and a direct current component. The alternating current component of the power supply voltage has substantially the same frequency and magnitude as the input signal received by the follower transistor. In radio frequency (RF) and intermediate frequency (IF) buffer applications, for example, the increased headroom can allow for linear buffering of an input signals with increased amplitude so that the output power one decibel (OP1dB) compression point can be increased. | ||||||
| 133 | Power amplifier system and associated control circuit and control method | US15348956 | 2016-11-10 | US10056869B2 | 2018-08-21 | Chien-Wei Tseng; Ming-Da Tsai |
| A control circuit of a power amplifier includes a peak detector, a first comparator, a first current source, a second comparator, a second current source and a bias circuit. The peak detector is arranged for detecting an amplitude of an input signal. The first comparator is arranged for comparing the amplitude of the input signal with a first threshold to generate a first comparing result. The first current source is arranged for generating a first current according to the first comparing result The second comparator is arranged for comparing the amplitude of the input signal with a second threshold to generate a second comparing result. The second current source is arranged for generating a second current according to the second comparing result. The bias circuit is arranged for generating a bias voltage according to the first current and the second current to the power amplifier. | ||||||
| 134 | Amplifier system, controller of main amplifier and associated control method | US15241035 | 2016-08-18 | US10027300B2 | 2018-07-17 | Lai-Ching Lin; Ming-Da Tsai |
| The present invention provides a control circuit to stabilize an output power of a power amplifier. The control circuit comprises a voltage clamping loop, a current clamping loop and a loop for reducing power variation under VSWR, where the voltage clamping loop is used to clamp an output voltage of the power amplifier within a defined voltage range, the current clamping loop is used to clamp a current of the power amplifier within a defined current range, and the loop for reducing power variation under VSWR is implemented by an impedance detector to compensate the output power under VSWR variation. | ||||||
| 135 | RF AMPLIFIER | US15865145 | 2018-01-08 | US20180198420A1 | 2018-07-12 | Marco D'Avino; Mark Pieter van der Heijden; Michel Wilhelmus Arnoldus Groenewegen; Leonardus Cornelis Nicolaas de Vreede |
| An RF amplifier is described including an input, an output, a parallel arrangement of a first branch and at least one further branch, each branch comprising a bipolar transistor in a degenerative emitter configuration having a base coupled to the input, a collector coupled to a common collector node, and an emitter degeneration impedance arranged between the emitter and a common rail. The common collector node is coupled to the output, the base of the first branch bipolar transistor is biased at a first bias voltage and the base of the at least one further branch bipolar transistor is biased at a bias voltage offset from the first bias voltage. In operation of the RF amplifier a IM3 distortion current output by the first branch bipolar transistor is in antiphase to a IM3 distortion current output by the at least one further branch bipolar transistor. | ||||||
| 136 | DYNAMIC AMPLIFIER AND CHIP USING THE SAME | US15830355 | 2017-12-04 | US20180183394A1 | 2018-06-28 | Chun-Cheng Liu |
| A dynamic amplifier with a bypass design. An input pair of transistors receives a pair of differential inputs Vip and Vin and further provides first, second and third terminals. A load circuit provides a pair of differential outputs Vop and Von with the load circuit connected at a common mode terminal. In an amplification phase, a driver for amplification is coupled to the first terminal and the load circuit is coupled to the second and third terminals. A bypassing circuit is specifically provided. The bypassing circuit is coupled to the second and third terminals during a bypass period within the amplification phase. | ||||||
| 137 | Method and Apparatus of an Input Resistance of a Passive Mixer to Broaden the Input Matching Bandwidth of a Common Source/Gate LNA | US15884966 | 2018-01-31 | US20180183391A1 | 2018-06-28 | Zaw Soe |
| A common-source Low Noise Amplifier (LNA) comprises a first spiral inductor coupled to a source of a first transistor, a second spiral inductor coupled to a drain of a second transistor, and a third inductor connecting the first transistor to the second transistor. The third inductor is configurable to enable a first capacitance to be coupled in parallel to form a bandpass filter. The first spiral inductor is configurable to enable a second capacitance to be coupled in parallel to form a resonant circuit. A variation of the LNA further includes a drain of a third transistor coupled to a gate of a fourth transistor with a first width, a source of the third transistor coupled to the resonant circuit, and an oscillator clock configured to operate at a first frequency that enables the third transistor, wherein the third transistor presents a first impedance to the resonant circuit, causing the resonant circuit to have a first bandwidth. | ||||||
| 138 | INTER-STAGE NETWORK FOR RADIO FREQUENCY AMPLIFIER | US15840895 | 2017-12-13 | US20180175801A1 | 2018-06-21 | Igor Blednov |
| A device includes a substrate and a package input terminal. The device includes a driver amplifier mounted to the substrate and configured to receive a radio frequency input signal. A first amplifier is mounted to the substrate. The first amplifier includes a first amplifier input terminal. A second amplifier is mounted to the substrate. The second amplifier includes a second amplifier input terminal. An inter-stage network is connected between the driver amplifier and the first amplifier and between the driver amplifier and the second amplifier. The inter-stage network includes a first capacitor connected between the driver amplifier and the first amplifier input terminal, and an inductor having a first terminal and a second terminal. The first terminal of the inductor is connected to the first capacitor. The inter-stage network includes a second capacitor connected between the second terminal of the inductor and the second amplifier input terminal. | ||||||
| 139 | Active device which has a high breakdown voltage, is memory-less, traps even harmonic signals and circuits used therewith | US15367995 | 2016-12-02 | US10003314B2 | 2018-06-19 | Farbod Aram |
| An active device and circuits utilized therewith are disclosed. In an aspect, the active device comprises an n-type transistor having a drain, gate and bulk and a p-type transistor having a drain, gate and bulk. The n-type transistor and the p-type transistor include a common source. The device includes a first capacitor coupled between the gate of the n-type transistor and the gate of the p-type transistor, a second capacitor coupled between the drain of the n-type transistor and the drain of p-type transistor and a third capacitor coupled between the bulk of the n-type transistor and the bulk of p-type transistor. The active device has a high breakdown voltage, is memory less and traps even harmonic signals. | ||||||
| 140 | Body Tie Optimization for Stacked Transistor Amplifier | US15839648 | 2017-12-12 | US20180159475A1 | 2018-06-07 | Simon Edward Willard; Chris Olson; Tero Tapio Ranta |
| A transistor stack can include a combination of floating and body tied devices. Improved performance of the RF amplifier can be obtained by using a single body tied device as the input transistor of the stack, or as the output transistor of the stack, while other transistors of the stack are floating transistors. Transient response of the RF amplifier can be improved by using all body tied devices in the stack. | ||||||
QQ群二维码
意见反馈
意见反馈