子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 用于存储器的除法运算 | CN201480067273.6 | 2014-11-04 | CN105814637A | 2016-07-27 | 凯尔·B·惠勒 |
| 本发明的实例提供用于执行存储器中的除法运算的设备及方法。实例设备包括：第一地址空间，其包括耦合到感测线及第一数目个选择线的第一数目个存储器单元，其中所述第一地址空间存储被除数值。第二地址空间包括耦合到所述感测线及第二数目个选择线的第二数目个存储器单元，其中所述第二地址空间存储除数值。第三地址空间包括耦合到所述感测线及第三数目个选择线的第三数目个存储器单元，其中所述第三地址空间存储余数值。感测电路可经配置以接收所述被除数值及所述除数值，将所述被除数值除以所述除数值，且将余数结果存储于所述第三数目个存储器单元中。 | ||||||
| 2 | 一种栅极驱动电路及显示器 | CN201310754900.0 | 2013-12-31 | CN103928002B | 2016-06-15 | 黄强灿 |
| 本发明公开了一种栅极驱动电路及显示器，所述栅极驱动电路包括多个移位寄存器单元，一逻辑电路，用于接收第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，并输出逻辑脉冲信号，所述逻辑脉冲信号用于驱动多个所述移位寄存器单元和多个使能电路；所述多个使能电路，与所述多个移位寄存器单元一对一连接，用于接收所述移位寄存器单元输出的第一脉冲信号和所述逻辑电路输出的所述逻辑脉冲信号，并输出多个第二脉冲信号，所述多个第二脉冲信号用于驱动多条栅线，其中，每个所述使能电路输出两个所述第二脉冲信号，用于驱动两条栅线。本发明使一个移位寄存器可同时控制两条栅线，减少使用的移位寄存器的个数，从而减少布线空间，实现面板窄边框化。 | ||||||
| 3 | 能够执行缩放、圆整、取指数、圆整、取尾数、化简、范围和分类指令的乘加函数单元 | CN201180045896.X | 2011-09-23 | CN103119532A | 2013-05-22 | A·格雷德斯廷; C·S·安德森; Z·斯波伯; S·卢巴诺维奇; B·艾坦 |
| 描述了一种方法，该方法涉及用函数单元执行第一指令。该第一指令是乘加指令。该方法还包括用函数单元执行第二指令。该第二指令是圆整指令。 | ||||||
| 4 | 比特长度可变数据处理电路及方法 | CN95116047.8 | 1995-09-29 | CN1143219A | 1997-02-19 | 高桥丰文; 田中登志雄; 寺川英明 |
| 本发明揭示一种比特长度可变数据处理电路及方法。其电路设有分别为1字的第1、第2、及第3寄存器(12)、(20)及(22)，存储器的数据装入第1寄存器，从第3寄存器(22)取出比特长度可变数据。第2寄存器(20)及第3寄存器(22)用桶形移位器(16)耦合，该移位器根据减法器(30)给出的移位量将2字数据桶形移位。使用总计3字的寄存器和桶形移位器，最多2次桶形移位就从第3寄存器取出比特长度可变数据，因而可简化电路结构及处理动作。 | ||||||
| 5 | 声码器特殊应用集成电路 | CN95190086.2 | 1995-02-13 | CN1123061A | 1996-05-22 | 张乾春; 兰迪普·辛格; 查尔斯·E·坂牧; 蔡明昌; 普拉山特·坎泰克; J·G·麦克唐纳 |
| 本发明揭示了一种在特殊应用集成电路(ASIC)中实现声码器的方法和装置。该装置包含一按照一减化了的指令组(RISC)结构进行计算的DSP内核(4)。该电路还包含一特别设计的DSP的从属处理器，称为最小化处理器(b)。该装置还包含一特别设计的块归一化电路。 | ||||||
| 6 | 基于块的波峰因子降低(CFR) | CN201280060978.6 | 2012-10-26 | CN103988473B | 2017-06-06 | K·阿扎德特; A·莫利纳; J·H·奥斯莫; 于盟林; R·萨切兹 |
| 提供了基于块的波峰因子降低(CFR)技术。一种示例性的基于块的波峰因子降低方法包括：获取包括多个样本的数据样本块；将数据块应用到波峰因子降低块中；以及从波峰因子降低块提供经处理的数据块。基于块的波峰因子降低方法能够可选地为数据块而迭代执行多次。数据样本块可包括具有至少一个指针块的扩展块。例如，可采用至少两个前指针块和一个后指针块。例如，能够仅仅在数据块样本中以及在第一个前指针块中抵消峰值。 | ||||||
| 7 | 使用最大似然比特流编码的信号的直接数字合成 | CN201280060981.8 | 2012-10-26 | CN103999416B | 2017-03-08 | K·阿扎德特 |
| 提供了用于使用最大似然序列估计的直接合成RF信号的方法和装置。通过对数字RF输入信号执行最大似然序列估计来合成RF数字RF输入信号以产生数字流，以使得在由原型滤波器滤波后所产生的数字流产生基本上最小的误差。所述基本上的最小误差包括所述原型滤波器的数字输出与数字RF输入信号之间的差。所述数字流基本上与输入的数字RF信号相等。所述数字流可以被施加到模拟复原滤波器，并且模拟复原滤波器的输出包括与数字RF输入信号近似的模拟RF信号。 | ||||||
| 8 | 具有计算控制环路的频率特性的功能的数值控制装置 | CN201510080151.7 | 2015-02-13 | CN104865889B | 2016-11-02 | 手塚淳一; 高山贤一; 小川肇 |
| 本发明提供一种具有计算控制环路的频率特性的功能的数值控制装置。在控制环路励振部(12)向控制对象(3)的控制环路(2)输入由正弦波生成部(11)生成的正弦波信号，使用数据取得部(13)以一定周期采样向控制环路(2)输入的输入信号和控制对象(3)输出的输出信号而得的采样数据，频率特性计算部(14)计算控制环路(2)的频率特性来控制控制对象(3)的数值控制装置中，频率特性计算部(14)使用向控制环路(2)多次输入的、通过设置在正弦波生成部(11)中的移相部(10)将正弦波信号的初始相位移动了一定量的正弦波信号的数据，来计算控制环路(2)的频率特性，由此与采样频率无关地提高测定精度。 | ||||||
| 9 | 用于随机数产生器的具有磁阻元件的熵源 | CN201280051736.0 | 2012-09-17 | CN103890712A | 2014-06-25 | 戴维·M·雅各布森; 朱晓春; 吴文清; 肯德里克·海·良·袁; 升·H·康 |
| 本发明揭示熵源和随机数RN产生器。在一个方面中，低能量熵源包含磁阻MR元件和感测电路。所述MR元件被施加静态电流并且具有基于所述MR元件的磁化而确定的可变电阻。感测电路感测所述MR元件的电阻，并且基于所述MR元件的感测到的电阻提供随机值。在另一方面中，RN产生器包含熵源和后处理模块。熵源包含至少一个MR元件，并且基于所述至少一个MR元件提供第一随机值。所述后处理模块接收和处理所述第一随机值(例如，基于密码散列函数、错误检测码、流密码算法等)，并且提供具有改善的随机性特性的第二随机值。 | ||||||
| 10 | 系数推进乘法累积单元 | CN201110443636.X | 2011-12-27 | CN102681814A | 2012-09-19 | A.门克霍夫 |
| 本发明涉及一种系数推进乘法累积单元。为了减少MAC单元的面积和功耗，本公开的某些方面涉及具有反馈路径的MAC单元，反馈路径具有布置于其上的算术元件。经常控制算术元件从而限制在数据路径中需要的位数，从而限制MAC单元所需的功率和面积。 | ||||||
| 11 | 给移位处理提供饱和的方法、设备和程序存储装置 | CN200610054955.0 | 2006-02-27 | CN100495316C | 2009-06-03 | 杰弗里·J·多布科; 柯克·黄 |
| 公开了一种为数字信号处理器操作而给移位处理提供饱和的方法、设备和程序存储装置。产生指令，用于在发生饱和时根据输入数据的位来将操作数移位到最大或最小值。将饱和检测电路与算术移位器和最终判决多路复用器组合。最终判决多路复用器接收来自算术移位器的输出和来自饱和电路的饱和值。当通过饱和检测电路检测到饱和时，最终判决多路复用器分别根据输入数据的MSB等于1还是0来选择饱和最小或饱和最大。 | ||||||
| 12 | 一种用于左移数据的方法与系统 | CN200610000983.4 | 2006-01-13 | CN100416490C | 2008-09-03 | 尼可拉斯·皮尔森 |
| 本发明公开了一种用于左移数据的方法与系统，利用标准移位器饱和左移结果，其中，用于左移数据的方法，其包含左移该数据以产生左移结果，右移该数据以产生右移结果，并且依据该右移结果来判断该左移结果是否需要饱和。本发明提供的用于左移数据的系统，包括：一左移信道，用以左移数据；以及一算术右移信道，用以右移数据，其中该右移信道会右移该数据以使该右移结果包括的位等于从左移信道中被移出去的位。采用本发明的用于左移数据的方法及其系统，能执行左移且能实现适当饱和。 | ||||||
| 13 | 数字信号处理器 | CN03154042.2 | 1995-02-13 | CN100397484C | 2008-06-25 | 张乾春; 兰迪普·辛格; 查尔斯·E·坂牧; 蔡明昌; 普拉山特·坎泰克; J·G·麦克唐纳 |
| 本发明揭示了一种在特殊应用集成电路(ASIC)中实现声码器的方法和装置。该装置包含一按照一减化了的指令组(RISC)结构进行计算的DSP内核(4)。该电路还包含一特别设计的DSP的从属处理器，称为最小化处理器(b)。该装置还包含一特别设计的块归一化电路。 | ||||||
| 14 | 微处理器架构 | CN200580021532.2 | 2005-05-19 | CN101002169A | 2007-07-18 | A·阿里斯托代莫; S·C·利姆; R·富勒尔; A·R·唐普勒; M·泰勒; K-L·王; J·黑克威尔; N·托珀姆; D·汉森 |
| 本发明提供了性能改进的微处理器，其特征在于应用了动态分支预测、统一高速缓存调试单元、64位单向右移桶式移位器、预测性预取存储流水线和可定制的处理器扩展。 | ||||||
| 15 | 数据处理设备 | CN200580019849.2 | 2005-06-08 | CN1969255A | 2007-05-23 | A·A·M·范韦尔 |
| 说明了一种具有位平面提取操作的可编程数据处理设备，位平面提取操作用于从一个值，例如包含4个字节1a到1d的32位值，提取数据。每个字节1a到1d包括8位(分别是a0－a7，b0－b7，c0－c7，d0－d7)。位平面提取操作从这些字节的每一个之中获取一个位，例如第二位(a1，b1，c1，d1)，该位由自变量指定。所述操作包含将这些位(a1，b1，c1，d1)连接并且返回结果值5。取决于特定的数据处理应用，可以对该结果值进行位反转以提供结果值7(例如，如果为了处理升降序性需要位反转，或者其它原因)。位平面提取操作可以作为数据处理操作中的预处理操作，诸如对视频数据的处理中的“绝对差求和”。 | ||||||
| 16 | 声码器特殊应用集成电路 | CN03154042.2 | 1995-02-13 | CN1512486A | 2004-07-14 | 张乾春; 兰迪普·辛格; 查尔斯·E·坂牧; 蔡明昌; 普拉山特·坎泰克; J·G·麦克唐纳 |
| 本发明揭示了一种在特殊应用集成电路(ASIC)中实现声码器的方法和装置。该装置包含一按照一减化了的指令组(RISC)结构进行计算的DSP内核(4)。该电路还包含一特别设计的DSP的从属处理器，称为最小化处理器(b)。该装置还包含一特别设计的块归一化电路。 | ||||||
| 17 | 压缩数据扩展电路及其扩展方法 | CN95116047.8 | 1995-09-29 | CN1108562C | 2003-05-14 | 高桥丰文; 田中登志雄; 寺川英明 |
| 本发明揭示一种比特长度可变数据处理电路及方法。其电路设有分别为1字的第1、第2、及第3寄存器(12)、(20)及(22)，存储器的数据装入第1寄存器，从第3寄存器(22)取出比特长度可变数据。第2寄存器(20)及第3寄存器(22)用桶形移位器(16)耦合，该移位器根据减法器(30)给出的移位量将2字数据桶形移位。使用总计3字的寄存器和桶形移位器，最多2次桶形移位就从第3寄存器取出比特长度可变数据，因而可简化电路结构及处理动作。 | ||||||
| 18 | 半导体器件 | CN201710286489.7 | 2017-04-27 | CN107391082A | 2017-11-24 | 佐野启一郎 |
| 本发明提供一种半导体器件。当由软件执行浮点数据和整数数据的数值类型的转换运算时，CPU的负荷变重。该半导体器件包括存储器、耦合到存储器的总线、耦合到所述总线的总线主设备、以及耦合到总线的转换运算电路。转换运算电路包括浮点数据加减法器、整数数据加减法器、以及移位运算器。半导体器件将浮点数据转换成整数数据或将整数数据转换成浮点数据，无需采用浮点数据的乘法器和除法器。 | ||||||
| 19 | 码算法等)，并且提供具有改善的随机性特性的用于随机数产生器的具有磁阻元件的熵源 第二随机值。 | CN201280051736.0 | 2012-09-17 | CN103890712B | 2017-02-15 | 戴维·M·雅各布森; 朱晓春; 吴文清; 肯德里克·海·良·袁; 升·H·康 |
| 本发明揭示熵源和随机数RN产生器。在一个方面中，低能量熵源包含磁阻MR元件和感测电路。所述MR元件被施加静态电流并且具有基于所述MR元件的磁化而确定的可变电阻。感测电路感测所述MR元件的电阻，并且基于所述MR元件的感测到的电阻提供随机值。在另一方面中，RN产生器包含熵源和后处理模块。熵源包含至少一个MR元件，并且基于所述至少一个MR元件提供第一随机值。所述后处理模块接收和处理所述第一随机值(例如，基于密码散列函数、错误检测码、流密 | ||||||
| 20 | 具有计算控制环路的频率特性的功能的数值控制装置 | CN201510080151.7 | 2015-02-13 | CN104865889A | 2015-08-26 | 手塚淳一; 高山贤一; 小川肇 |
| 本发明提供一种具有计算控制环路的频率特性的功能的数值控制装置。在控制环路励振部(12)向控制对象(3)的控制环路(2)输入由正弦波生成部(11)生成的正弦波信号，使用数据取得部(13)以一定周期采样向控制环路(2)输入的输入信号和控制对象(3)输出的输出信号而得的采样数据，频率特性计算部(14)计算控制环路(2)的频率特性来控制控制对象(3)的数值控制装置中，频率特性计算部(14)使用向控制环路(2)多次输入的、通过设置在正弦波生成部(11)中的移相部(10)将正弦波信号的初始相位移动了一定量的正弦波信号的数据，来计算控制环路(2)的频率特性，由此与采样频率无关地提高测定精度。 | ||||||
QQ群二维码
意见反馈
意见反馈