在集成电路领域，已公知使用计算单元来验证供由AU(算术单元)对两 个操作数和输入进位数字执行的算术操作的结果使用的格式是否没有超过 给定格式。该技术在大多数计算单元中都有应用，如包括在诸如数字信号处 理器(DSP)或微处理器之类的可编程电路中的计算单元。
为了处理这些应用，中央处理单元包括：接收指令并对其进行解码的电 路、和根据解码的指令来处理数据的电路。处理数据的电路典型地包括算术 逻辑单元(ALU)。算术逻辑单元执行诸如加法、减法、乘法、除法、移位数 据等的算术功能，并执行诸如“与”、“或”“与非”、“或非”、“异或”等的 逻辑功能。更具体地，ALU包括两种操作：诸如加法/减法的算术操作和逻 辑操作。
加法和减法直接了当且无例外。当两个i位的数相加时，结果可能由于 进位输出而为二进制的n+1位。在计算机硬件中，典型地将数据表示位固 定宽度的数。这样，0110与1110之和在4位处理器中将是0100，并且上溢 被用于指出结果错误。减法表现类似。在不同的条件下，相同的问题发生在 二进制补码数系统中。在二进制补码表示中，将负数表示为从零减去数量的 结果。就是说，在四位系统中，例如，将负2表示为0000减去0010的结果， 其为1110(忽略了减法所产生的借位或进位)。二进制补码表示具有具有如下 有利特征：可以在不考虑被相加或相减的数是正还是负的情况下进行二进制 补码数的加法和减法。在二进制补码数系统中，当两个正数相加而和为负时， 发生上溢，或反之亦然。明显地，两个32位数的相加和相减可以产生需要 33位来完整表示的结果。第33位的缺失意味着：上溢发生，且将符号位设 置为结果的值而不是结果的适当符号。
带符号的数的乘法需要特别的注意。例如，相同符号的数相乘产生正的 积，但是正数和负数的相乘产生负的积。可以使用一系列的移位和加法来执 行乘法。为了获得数据移位功能，算术逻辑单元包括算术移位器。算术移位 器用于存储一些特定长度的位矢量。其具有两个控制信号：左移位和右移位。 当声明(assert)左移位时，将矢量中的位向左移位一个位，并将0移入到最右 边的位。当声明右移位时，将矢量中的位向右移位一个位，并将最高有效位 的复本移入到最左边的位。
典型地使用移位寄存器实现算术移位器。移位寄存器是以其输入和输出 连接在一起的线性方式建立的一组寄存器，使得当激活电路时数据沿线向下 移位。将字向右或左移位(其相当于乘以或除以2的幂次)用于乘法和除法中， 并且也用于在字节或字边界上对齐数据。
ALU结果在上溢时饱和。算术上溢是当计算产生大于给定寄存器或者 存储单元可以存储或表示的结果时发生的情况。数字处理器可使用自饱和的 数表示，其中产生上溢的任何算术操作将自动把输出设置为具有合适的符号 和等于可以用数字数据字表示的最大值的量的值。例如，ALU饱和逻辑可 用于通过将结果保持在最大(或者最小)值而防止结果上溢。这样，当算术操 作产生对于寄存器太大或太小的值时，用可以表示的最大或最小值替换作为 替代。更具体地：
if((result＝a+/-b)>(2n-1))
     result＝2n-1；
else if((a+/-b)<-2n)
     result＝-2n；
然而，典型地，没有使2x*数据的结果饱和的解决方案。此外，所使用的解 决方案由于循环而非常昂贵。
然后，可以看出，存在为数字信号处理器操作而给移位处理提供饱和的 方法、设备和程序存储装置的需要。

为了解决上述现有技术中的限制，并且为了克服在阅读和理解本说明书 时将变明显的其它限制，本发明公开了一种为数字信号处理器操作而给移位 处理提供饱和的方法、设备和程序存储装置。
本发明通过提供在发生饱和时根据输入的数据的最高有效位而将操作 数移位到最大或最小值的指令，解决了上述的问题。饱和检测电路具有算术 移位器和最终判决多路复用器，该最终判决多路复用器接收来自算术移位器 的输出和来自饱和电路的饱和值。在这里，术语多路复用器预期包括将从几 个输入中选择的一个信号连接到单个输出的任何类型的装置，例如开关、逻 辑装置、编程代码等。当检测到饱和时，最终判决多路复用器根据数据的 MSB等于1还是0来分别选择饱和最小或饱和最大。
根据本发明的原理的具有饱和检测的算术移位器包括：算术移位器，用 于接收输入数据和移位量指示；饱和检测器，其耦接到算术移位器，用于检 测何时发生饱和，并作为响应而产生饱和信号；饱和值发生器，用于产生饱 和值；以及输出选择器，用于选择提供移位器输出数据或响应于饱和信号而 提供饱和值来作为输出。
在本发明的又一个实施例中，公开了一种处理器单元。该处理器单元包 括：存储器，用于在其中存储数据和指令；以及处理器，用于执行算术移位 操作，该处理器被配置为接收输入数据和移位量指示，该处理器还被配置为 用于检测何时发生饱和，在发生饱和时产生用于输出的饱和值，并用于提供 被移位了移位量的输入数据或者响应于检测到饱和而提供饱和值作为输出。
在本发明的又一个实施例中，公开了一种存储控制装置。该存储控制装 置包括：存储控制器，用于处理读取和写入信号；以及处理器单元，其耦接 到存储控制器，该处理器单元执行操作来支持存储操作，其中该处理器单元 被配置为从存储控制器接收移位指令，该移位指令允许在单个循环内将输入 数据移位N位，该处理器还被配置为用于检测移位操作何时导致饱和，在发 生饱和时产生用于输出的饱和值，并用于提供被移位了N位的输入数据或者 响应于检测到饱和而提供饱和值作为输出。
在本发明的又一个实施例中，公开了一种数据存储系统。该数据存储系 统包括：可平移的记录介质，用于在其上存储数据；电机，用于平移记录介 质；接近于记录介质布置的换能器，用于在记录介质上读取和写入数据；致 动器，其耦接到换能器，用于相对于记录介质移动换能器；以及存储控制装 置，用于控制数据存储系统的操作，该存储控制装置还包括：存储控制器， 用于处理读取和写入信号；以及处理器单元，其耦接到存储控制器，该处理 器单元执行操作来支持存储操作，其中该处理器单元被配置为从存储控制器 接收移位指令，该移位指令允许在单个循环内将输入数据移位N位，该处理 器还被配置为用于检测移位操作何时导致饱和，在发生饱和时产生用于输出 的饱和值，并用于提供移位了N位的输入数据或者响应于检测到饱和而提供 饱和值作为输出。
在本发明的又一个实施例中，公开了一种具有饱和检测的算术移位器。 该具有饱和检测的算术移位器包括：用于接收输入数据和移位量指示的装 置；耦接到用于接收输入数据和移位量指示的装置并用于检测何时发生饱和 并作为响应而产生饱和信号的装置；用于产生饱和值的装置；以及用于选择 提供移位器输出数据或响应于饱和信号而提供饱和值作为输出的装置。
在本发明的又一个实施例中，公开了一种处理器单元。该处理器单元包 括：用于在其上存储数据和指令的装置；以及用于进行如下操作的装置：执 行算术移位操作，接收输入数据和移位量指示，检测何时发生饱和，当发生 饱和时产生用于输出的饱和值，以及提供被移位了移位量的输入数据或者响 应于检测到饱和而提供饱和值作为输出。
在附加到本公开、并形成本公开一部分的权利要求中具体指出了表征本 发明的这些和各种其它优点以及新颖性特征。然而，为了更好地理解本发明、 其优点、以及通过其使用而实现的目的，应该参考形成本公开的另一部分的 附图和伴随的描述内容，其中图解和描述了根据本发明的设备的特定例子。

现在参考附图，其中相同的附图标记始终表示对应的部分：
图1图解根据本发明的实施例的算术移位器和饱和检测电路；
图2图解用于实现根据本发明的实施例的算术移位器和饱和检测电路的 数字信号处理电路的方框图；
图3是根据本发明的实施例的用于为数字信号处理器操作而给移位处理 提供饱和的方法流程图；
图4示出根据本发明的一个实施例的硬盘存储系统的示意方框图。

在接下来的实施例描述中，参考形成本公开一部分的附图，并且其中通 过图解示出了可以实践本发明的特定实施例来说明附图。将理解的是，由于 可以在不脱离本发明的范围的情况下进行结构改变，所以可以使用其它实施 例。
本发明提供了一种为数字信号处理器操作而给移位处理提供饱和的方 法、设备和程序存储装置。当发生饱和时，产生了用于根据输入数据位而将 操作数移位到最大或最小值的单个指令。饱和检测电路具有算术移位器和最 终判决多路复用器，该最终判决多路复用器接收来自该算术移位器的输出和 来自饱和电路的饱和值。当检测到饱和时，最终判决多路复用器分别根据数 据的MSB等于1还是0来选择饱和最大或者饱和最小。
图1图解根据本发明的实施例的算术移位器和饱和检测电路100。在图 1中，将数据110和移位量112值提供到算术移位器120。在循环的开始， 算术移位器120提供输出到最大移位器122和最小移位器124。下溢130和 上溢132检测电路分别耦接到最大移位器122和最小移位器132。当算术移 位器120通过最大移位器122和最小移位器124移位数据时，离开算术移位 器120的位填充最大移位器122和最小移位器124。如果算术移位量112是 “n”，则算术移位器120可以在一个循环中执行从0到(2n-1)位的左移位。
饱和判决多路复用器140接收来自下溢130和上溢132检测电路的输入。 这里，术语多路复用器预期包括将从几个输入中选择的一个信号连接到单个 输出的任何类型的装置，例如转换开关、逻辑装置、编程代码等。输入数据 142的最高有效位用于控制饱和判决多路复用器140。最终判决多路复用器 150接收来自算术移位器120的输出194、以及来自输出多路复用器170的 饱和值160。饱和判决多路复用器140提供饱和指示符到“或”门180。对 数据的最高有效位182和算术移位器的最高有效位184进行“或非” (XOR)186。将这个结果与来自饱和判决多路复用器140的饱和指示进行“或” 180。如果二者中的任一个为高，则信号“检测到饱和”190为高。
算术移位器和饱和检测电路100操作如下。当在一个循环内向左移位多 个位时，如果算术移位器120在移位操作期间已经有上溢和下溢的情况，则 不能只通过算术移位器输出来确定算术移位器120。基本上，有两种情况可 以应用饱和。一个情况是算术移位器120的符号与输入数据110的符号不同 时，另一个情况是离开算术移位器120的位194不相同(即不是所有位都为 零或者一)时。
算术移位器和饱和检测电路100检测饱和情况，并在发生饱和时根据输 入的数据的符号位来将移位器输出改变到最大或者最小值。算术移位器和饱 和检测电路100将操作数向左移动，即2X*操作数。该结果将饱和到(2n-1) 或者-2n，这取决于哪一个对于给定符号是合适的。然后，在负值将仍旧为 负而正值将仍旧为正的意义上，操作将相同。
假设提供到算术移位器120的数据110是D31、D30、D29、......、D0。 在循环的开始，最大移位器122起初填满1，而最小移位器124起初填满0。 如果例如移动量是3，则三位离开算术移位器，D(31:29)，并从右用D(31: 29)填充最大122和最小124移位器。算术移位器120的输出是D28、D27、 D26、......、D0、“000”。15位最大移位器122的内容是1、1、1、1、1、1、 1、1、1、1、1、1、D31、D30、D29。一检测电路130检查是否移位器122 的所有位为“1”。可以通过15位“与”门实现一检测电路130。当一检测电 路130的输出是低时，算术移位器120可能已经下溢。
15位最小移位器124的内容是0、0、0、0、0、0、0、0、0、0、0、0、 D31、D30、D29。零检测电路132检查是否移位器124的所有位为“0”。可 以通过15位“或非”门实现零检测电路132。当零检测电路132的输出是低 时，算术移位器120可能已经上溢。
通过输入数据的最高有效位(MSB)142，D(31)，来选择饱和判决多路复 用器140。如果MSB 142，D(31)，是1，则饱和判决多路复用器140选择一 检测电路130的输出；否则，饱和判决多路复用器140选择零检测电路132 的输出。当饱和判决多路复用器140的输出信号为低时，饱和已经发生。将 最大饱和值(上溢)和最小饱和值(下溢)分别定义为“7FFF FFFF”和“8000 0000/1”(为了与正最大值对称，可以为80000001)。当MSB 142，D(31)， 为一时，输出多路复用器170的输出是“80000000/1”；否则，输出多路复 用器170的输出是“7FFF FFFF”。
最终判决多路复用器150选择算术移位器120的输出194或者来自输出 多路复用器170的饱和值160。当信号“检测到饱和”190为高时，将移位 输出改变到饱和值160，否则改变到算术移位器120的输出194。使用饱和 判决多路复用器140的输出、算术移位器输出S(31:0)194的最高有效位S(31) 184、以及输入数据(31:0)110的最高有效位D(31)182来确定饱和。首先， 当输入数据110移位n时(112)，结果在算术移位器120中。当算术移位器 120的输出194的最高有效位S(31)184与输入数据(31:0)110的最高有效 位D(31)182不同时，饱和已经发生。其次，当饱和判决多路复用器140的 输出是低时，饱和已经发生。在任一种情况中，将信号“检测到饱和”190 设置为高。当信号“检测到饱和”190为高时，饱和已经发生。最终判决多 路复用器150根据MSB 142(即D(31))等于1还是0来分别选择饱和最小或 饱和最大160。
下面的表1图解正常的情况和饱和的情况。
表1

在第一种饱和情况下，饱和检测是基于算术移位器输出的MSB(S31 184) 与数据MSB(D31 182)不同，其中为0的数据MSB(D31 142)将输出多路复用 器的输出选择为7FFF FFFF。在第二种饱和情况下，饱和检测是基于零检测 电路的输出为0(即，最小移位寄存器没有全部为零)。在第三种饱和情况下， 饱和检测是基于算术移位器输出的MSB(S31 184)与数据的MSB(D31 182)不 同，其中为1的数据MSB(D31 142)将输出多路复用器的输出选择为8000 0000。在第四种饱和情况下，饱和检测是基于一检测电路的输出为0(即，最 大移位寄存器没有全部为一)。
图2图解用于实现根据本发明的实施例的算术移位器和饱和检测电路的 数字信号处理电路200的方框图。图2示出控制单元210、数据单元220和 地址单元230。控制单元210基于针对快速信号处理任务而最优化的指令集 (ISA)来指导数字信号处理器的操作。在指导程序流的控制单元210和对数据 执行操作的一个或多个执行单元之间划分信号处理。几乎总是包括寄存器/ 存储器240的集合来保存操作数和中间结果。一个执行单元是地址单元230。 地址单元230(AU)指导为通过执行指令或程序而定义和使用的所有变量取出 的操作数。另一个执行单元是数据单元220，其包括至少一个算术逻辑单元 222，该算术逻辑单元222接受将要操作的数据和来自控制单元210的指示 执行什么操作的代码作为输入。算术逻辑单元222提供计算结果，并可以指 示诸如进位输入或进位输出、上溢、下溢和/或其它状态的情况。
图3是根据本发明的实施例的用于为数字信号处理器操作而给移位处理 提供饱和的方法流程图300。首先，将数据和移位量值提供到算术移位器 (310)。在循环的开始，算术移位器提供输出到最大移位器和最小移位器 (312)。下溢和上溢检测电路基于最大移位器和最小移位器的内容来检测下溢 和上溢(314)。饱和判决多路复用器接收来自下溢和上溢检测电路的输入 (316)。最终判决多路复用器接收来自算术移位器的输出和来自输出多路复用 器的饱和值(318)。在320，由最终判决多路复用器使用饱和判决多路复用器 的输出、算术移位器输出的最高有效位、输入数据的最高有效位来确定是否 发生饱和。如果算术移位器输出的最高有效位和输入数据的最高有效位不 同、或者如果饱和判决多路复用器如此指示，则检测到饱和。当检测到饱和 时(322)，最终判决多路复用器根据MSB等于1还是0来分别选择饱和最小 或者饱和最大(330)。否则(324)，最终判决多路复用器选择来自算术移位器 的输出(340)。
如上面结合图1-3说明的数字信号处理器可使用在宽范围的产品中， 如现场可编程门阵列、个人数字助理(PDA)、移动电话、数字扫描仪、数字 照相机、个人计算机和存储控制器。图4示出一个例子，其中磁盘驱动器包 括硬盘控制器和微处理器单元。本领域的技术人员将认识到，尽管可能分别 示出了硬盘控制器、微处理器和例如SRAM的存储器，但是可以方便地将 这些部件组合到例如硬盘控制器的一个部件中。
图4示出根据本发明的一个实施例的硬盘存储系统400的示意方框图。 硬盘存储系统400连接到主计算机432。硬盘存储系统400响应主计算机432 的写入请求，并在用作记录介质的磁盘410上记录来自主计算机432的记录 数据。硬盘存储系统400还响应来自主计算机432的读取请求，读取记录在 磁盘410上的数据，并把这些数据发送到主计算机432。硬盘存储系统400 包括：磁盘410、第一和第二电机412、416、磁头(head)装置414、信号处 理电路420、伺服电路430、微处理器(MPU)440、存储器(RAM)450、硬盘控 制器(HDC)460、以及接口电路470。电路420-470通过总线480而彼此连 接。
磁盘410被第一电机412以恒定旋转速度旋转。第二电机416控制磁头 装置414，使得其相对于磁盘410而沿径向移动。磁头装置414读取记录在 磁盘410上的数据，并发送读取信号RD到信号处理电路420。
信号处理电路420与时钟信号同步地抽样读取信号RD，并产生数字读 取信号。信号处理电路420对数字读取信号执行解码处理，并输出解码的数 据信号。伺服电路430控制第一电机412，并以恒定速度旋转磁盘410。伺 服电路430还经由总线480从信号处理电路420接收解码的数据信号，并基 于包括在数字读取信号中的伺服数据来控制第二电机416，使得磁头装置414 在目标位置的轨道上。
MPU 440根据存储在RAM 450中的程序数据来分析从主计算机432发 送的写入/读取处理命令，并经由总线480发送控制信号到HDC 460。HDC 460根据来自MPU 440的控制信号来控制信号处理电路420和伺服电路430。 HDC 460还经由总线480接收来自信号处理电路420的数据信号。HDC 460 处理数据，例如对数据信号执行纠错码(ECC)处理。然后，HDC 460经由总 线480发送处理过的数据到接口电路470。接口电路470将来自HDC 460的 数据转换成预定的通信模式，并把转换后的数据发送到主计算机432。MPU 440包括算术逻辑单元，其包括图1所示的算术移位器和饱和检测电路，用 于在发生饱和时根据输入的数据位将操作数移位到最大或最小值。根据本发 明的一个实施例，HDC 460发送单个移位指令到MPU 440。MPU 440可以 配置为使得可以由HDC 460的固件来运行移位指令。响应于接收到单个移 位指令，MPU 440返回移位的操作数或者最小/最大饱和值。
应该理解，MPU 440可包括孤立的处理器或嵌入的处理器，例如，MPU 440可嵌入在HDC 460中。MPU 440可以为片上系统(SOC)的一部分。此外， MPU 440可以是ASIC，其是执行依照存储器450操作的处理器功能的硬件 电路。在这样的情况下，可以使用存储器450，但不是必需，因为ASIC被 设计为执行任何指定功能。也应该理解的是，存储器450可以是易失性的或 者非易失性存储器。MPU 440经由伺服单元430控制音圈电机416和轴电机 412的操作。
已经为图解和描述的目的给出了本发明的示范实施例的前面的描述。不 是预期穷尽或限制本发明到公开的精确形式。根据上面的示教，可能有许多 改变和变更。不是想要把本发明的范围限制到这个具体描述，而是由所附权 利要求来限定本发明的范围。