子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 用于从十进制浮点格式转换为压缩十进制格式的机器指令 | CN201580052644.8 | 2015-09-15 | CN106716347A | 2017-05-24 | J·D·布拉德伯里; S·卡罗格; R·科普兰; M·密特兰 |
| 提供一种用于执行机器指令以将数据从十进制浮点格式转换为压缩十进制格式的方法。所述方法从在通信上耦合到存储器的处理器的一个或多个寄存器读取十进制浮点格式的数据。所述方法将所述十进制浮点格式的数据转换成压缩十进制格式。所述方法将转换成所述压缩十进制格式的数据写入所述存储器。 | ||||||
| 2 | 用于十进制浮点数据逻辑提取的方法和装置 | CN201180076413.2 | 2011-12-23 | CN104137058B | 2017-03-22 | S·J·阔 |
| 描述了在计算机处理器中执行BIDSplit指令的系统、设备和方法的实施例。在一些实施例中，BIDSplit指令的执行测试二进制整数十进制源值的编码并将符号、指数和/或有效数提取到目的地。 | ||||||
| 3 | 一种控制装置以及浮点小数点参数的变换方法 | CN201410527887.X | 2014-10-09 | CN104570788A | 2015-04-29 | 长岛范武 |
| 本发明的控制装置具备将通过浮点小数点计算指令的计算而生成的浮点小数点数据变换为第一形式的数字串的第一变换单元、将上述第一形式的数字串变换为第二形式的数字串的第二变换单元。字符串数据生成单元生成包含上述第一、第二形式的数字串的字符串数据，输出到外部设备或外部存储介质。 | ||||||
| 4 | 管理对存储在输入块中的数据待执行的分析函数 | CN201280072902.5 | 2012-06-04 | CN104303165A | 2015-01-21 | 尼尔·欧内斯特·沙; 范宏民 |
| 在示例中，通过框架的接口来管理对存储在输入块中的数据待执行的分析函数，用户通过该接口定义分析函数。当用户定义的分析函数被执行时，通过对存储在输入块中的数据实施读取器、写入器、预读器和预写器，该框架将多批数据缓冲到存储器中，且其中读取器、写入器、预读器和预写器在输入块中相对于彼此单独地可移动。此外，通过该接口接收用户定义的分析函数。 | ||||||
| 5 | 促成基于网络过程调用的使用的客户端-服务器通讯系统与方法 | CN201280047164.9 | 2012-07-25 | CN104040523A | 2014-09-10 | A·T·福塞克 |
| 本申请公开了一种数据通讯系统与方法。所述方法包括：促成从客户端计算装置接收通用格式的第一信息；根据用于基于网络过程调用介面的存储编码，通过将第一信息编码成与服务器相关的基于网络过程调用介面以产生已编码第一信息；促成传送已编码第一信息给服务器的模块；促成从服务器的模块接收第二信息，所述第二信息是与服务器相关的基于网络过程调用介面编码；根据基于网络过程调用介面的存储编码，通过将第二信息解码成通用格式以产生已解码第二信息；促成传送已解码第二信息给客户端计算装置的模块。 | ||||||
| 6 | 具有内部位FIFO电路的计算单元 | CN200880009969.8 | 2008-03-05 | CN101657803A | 2010-02-24 | J·威尔逊; J·卡布罗茨基; Y·斯坦 |
| 一种具有内部位FIFO电路的计算单元，包括至少一个数据寄存器、查询表、配置寄存器和读/写指针寄存器；该配置寄存器包括FIFO基地址、长度和读/写模式字段用于将所述查询表的一部分配置为位FIFO电路；该读/写指针寄存器响应于具有查询表标识字段、位字段长度和寄存器析取/存放字段的指令用于在单个周期内在所述FIFO电路和所述数据寄存器之间选择性地传送指定长度的位字段。 | ||||||
| 7 | 用于灵活数据类型的方法和设备 | CN200710138160.2 | 2001-08-16 | CN101101540A | 2008-01-09 | K·加纳帕蒂; R·卡纳帕蒂皮莱 |
| 用于应用专用信号处理器(ASSP)的指令集结构(ISA)适合于数字信号处理应用。用ASSP实现的ISA适合于DSP算法结构。本发明的ISA包括灵活的数据打字、置换以及类型匹配运算(1101、1102、1104和1106)。操作数的灵活的数据打字、置换和类型匹配提供编程灵活性以便支持具有不同类型滤波器系数或数据采样的不同的滤波和DSP算法。ASSP里的每个信号处理单元里的数据打字机和对准器支持指令集结构的操作数的灵活的数据打字、置换和类型匹配。 | ||||||
| 8 | 数据处理设备 | CN200580019849.2 | 2005-06-08 | CN1969255A | 2007-05-23 | A·A·M·范韦尔 |
| 说明了一种具有位平面提取操作的可编程数据处理设备，位平面提取操作用于从一个值，例如包含4个字节1a到1d的32位值，提取数据。每个字节1a到1d包括8位(分别是a0－a7，b0－b7，c0－c7，d0－d7)。位平面提取操作从这些字节的每一个之中获取一个位，例如第二位(a1，b1，c1，d1)，该位由自变量指定。所述操作包含将这些位(a1，b1，c1，d1)连接并且返回结果值5。取决于特定的数据处理应用，可以对该结果值进行位反转以提供结果值7(例如，如果为了处理升降序性需要位反转，或者其它原因)。位平面提取操作可以作为数据处理操作中的预处理操作，诸如对视频数据的处理中的“绝对差求和”。 | ||||||
| 9 | 通信装置、方法及记录执行该方法的计算机程序的媒体 | CN98116854.X | 1998-07-31 | CN1208299A | 1999-02-17 | 小川典幸 |
| 根据预先确定的协议,在控制部分10中,把其中利用部分20进行任一应用处理的处理中生成的传输数据发送到外部。RAM30包括传输缓冲区34和管理表。当生成传输数据时,利用部分20把获得数据写入区的请求输出到控制部分10。结果,控制部分10参考管理表35指定在传输缓冲区34中新允许写入的数据写入区并向利用部分20提供指定的数据写入区。利用部分20把传输数据写入所示的数据写入区。 | ||||||
| 10 | 半导体集成电路与降低耗散功率的方法 | CN97102016.7 | 1997-01-06 | CN1165342A | 1997-11-19 | 森中浩之; 牧野博之; 上田公大; 益子耕一郎 |
| 提供一种半导体集成电路和一种用来减小耗散功率的方法。一个比较器输出储存在寄存器中的上次输入和作为输入信号的当前输入的、互相对应的而具有同样电平的各位。一个零计数器计算从比较器相同电平输出的位数。如果相同电平的位数小于一个预定数，则当前输入不同于上次输入。因此，对触发器给出一个指令将当前输入反相。反相后的当前输入变得与上次输入相似。于是，一个逻辑块的耗散功率即可降低。 | ||||||
| 11 | 数据变换系统及方法 | CN201680014842.X | 2016-04-07 | CN107430504A | 2017-12-01 | 尼耳·派拉克; 帕维尔·扎斯拉夫斯基 |
| 一种变换数据的方法，包括步骤：接收处于一第一语言具体形式的数据；将处于所述第一语言具体形式的所述数据转换为一语言不可知形式；储存处于所述语言不可知形式的所述数据；将处于所述语言不可知形式的所述数据转换为至少一第二语言具体形式；及按需求汇出处于所述至少一第二语言具体形式中的至少一者的所述数据。 | ||||||
| 12 | 用于十进制浮点数据逻辑提取的方法和装置 | CN201180076413.2 | 2011-12-23 | CN104137058A | 2014-11-05 | S·J·阔 |
| 描述了在计算机处理器中执行BIDSplit指令的系统、设备和方法的实施例。在一些实施例中，BIDSplit指令的执行测试二进制整数十进制源值的编码并将符号、指数和/或有效数提取到目的地。 | ||||||
| 13 | 折叠式FIFO存储器生成器 | CN201310658886.4 | 2013-12-06 | CN103853522A | 2014-06-11 | 罗伯特·A·阿尔菲里 |
| 公开了折叠式FIFO存储器生成器。可以使用表示先进先出（FIFO）存储器的可综合代码来产生硬件元件或者系统中的FIFO存储器。为了更有效地使用FIFO中的存储数据的存储器元件，代码生成器可以生成线程束，其使得FIFO能够使用具有不同于FIFO的规格的规格（即深度和宽度）的存储器元件。例如，线程束使得128深、1位宽的FIFO能够将数据存储在具有每行存储8位的16行的存储器元件中。对于与FIFO通信的任何系统，尽管FIFO使用16×8存储器元件来实现，但FIFO的表现就像128×1FIFO。为了这样做，代码生成器可以生成线程束，其使得折叠式存储器元件的表现就像非折叠式存储器元件。 | ||||||
| 14 | 用于灵活数据类型的设备 | CN200710138162.1 | 2001-08-16 | CN100555215C | 2009-10-28 | K·加纳帕蒂; R·卡纳帕蒂皮莱 |
| 本发明涉及用于灵活数据类型的设备。具体的，用于应用专用信号处理器(ASSP)的指令集结构(ISA)适合于数字信号处理应用。用ASSP实现的ISA适合于DSP算法结构。本发明的ISA包括灵活的数据分类、置换以及类型匹配运算(1101、1102、1104和1106)。操作数的灵活的数据分类、置换和类型匹配提供编程灵活性以便支持具有不同类型滤波器系数或数据采样的不同的滤波和DSP算法。ASSP里的每个信号处理单元里的数据分类器和对准器支持指令集结构的操作数的灵活的数据分类、置换和类型匹配。 | ||||||
| 15 | 用于灵活数据类型的方法和设备 | CN01817951.7 | 2001-08-16 | CN100520707C | 2009-07-29 | K·加纳帕蒂; R·卡纳帕蒂皮莱 |
| 用于应用专用信号处理器(ASSP)的指令集结构(ISA)适合于数字信号处理应用。用ASSP实现的ISA适合于DSP算法结构。本发明的ISA包括灵活的数据打字、置换以及类型匹配运算(1101、1102、1104和1106)。操作数的灵活的数据打字、置换和类型匹配提供编程灵活性以便支持具有不同类型滤波器系数或数据采样的不同的滤波和DSP算法。ASSP里的每个信号处理单元里的数据打字机和对准器支持指令集结构的操作数的灵活的数据打字、置换和类型匹配。 | ||||||
| 16 | 本地和非本地共享数据结构间的数据对齐 | CN02820445.X | 2002-10-22 | CN100468338C | 2009-03-11 | B·邦德; A·S·哈利德 |
| 这里描述了便于本地计算平台内非本地程序模块的操作的技术。该技术提供了一种机制，用于(根据需要)使数据结构的参数对齐，使得不同范例的程序模块或操作系统可以使用它们。使数据结构的参数数据对齐，以匹配本地范例。一般而言，这种数据结构由非本地程序模块和本地操作系统(或其它程序模块)所共享。它对齐使得本地平台可快速且容易地访问数据——否则将是不对齐的并且妨碍性能。本摘要自身不限制本专利的范围。本发明的范围在所附权利要求中指出。 | ||||||
| 17 | 用于灵活数据类型的方法和设备 | CN200710138162.1 | 2001-08-16 | CN101101542A | 2008-01-09 | K·加纳帕蒂; R·卡纳帕蒂皮莱 |
| 用于应用专用信号处理器(ASSP)的指令集结构(ISA)适合于数字信号处理应用。用ASSP实现的ISA适合于DSP算法结构。本发明的ISA包括灵活的数据打字、置换以及类型匹配运算(1101、1102、1104和1106)。操作数的灵活的数据打字、置换和类型匹配提供编程灵活性以便支持具有不同类型滤波器系数或数据采样的不同的滤波和DSP算法。ASSP里的每个信号处理单元里的数据打字机和对准器支持指令集结构的操作数的灵活的数据打字、置换和类型匹配。 | ||||||
| 18 | 本地和非本地共享数据结构间的数据对齐 | CN02820445.X | 2002-10-22 | CN1571956A | 2005-01-26 | B·邦德; A·S·哈利德 |
| 这里描述了便于本地计算平台内非本地程序模块的操作的技术。该技术提供了一种机制，用于(根据需要)使数据结构的参数对齐，使得不同范例的程序模块或操作系统可以使用它们。使数据结构的参数数据对齐，以匹配本地范例。一般而言，这种数据结构由非本地程序模块和本地操作系统(或其它程序模块)所共享。它对齐使得本地平台可快速且容易地访问数据——否则将是不对齐的并且妨碍性能。本摘要自身不限制本专利的范围。本发明的范围在所附权利要求中指出。 | ||||||
| 19 | 降低耗散功率的半导体集成电路 | CN97102016.7 | 1997-01-06 | CN1114951C | 2003-07-16 | 森中浩之; 牧野博之; 上田公大; 益子耕一郎 |
| 提供一种半导体集成电路和一种用来减小耗散功率的方法。一个比较器输出储存在寄存器中的上次输入和作为输入信号的当前输入的、互相对应的而具有同样电平的各位。一个零计数器计算从比较器相同电平输出的位数。如果相同电平的位数小于一个预定数，则当前输入不同于上次输入。因此，对触发器给出一个指令将当前输入反相。反相后的当前输入变得与上次输入相似。于是，一个逻辑块的耗散功率即可降低。 | ||||||
| 20 | 运算处理装置及运算处理方法 | CN00800421.8 | 2000-03-29 | CN1297615A | 2001-05-30 | 山中隆太朗 |
| 用1个机器周期来执行下述交织/解交织处理:将输入数据配置、存储在RAM103的连续地址的存储区域中,按照第一指针101的地址及来自地址产生器102的地址,按RAM 103的地址顺序以双精度读出该存储数据,在该读出的数据内,将一个数据存储到第二指针106的地址及来自地址产生器107的地址、即RAM110的偶数地址的存储区域中,将另一个数据存储到第三指针108的地址及来自地址产生器109的地址、即从RAM110的偶数地址起相隔一定值的奇数地址的存储区域中。由此,能够实现DSP的小型化、单片化、低价格化、便携终端机的电池低耗电化、轻量化及低价格化。 | ||||||
QQ群二维码
意见反馈
意见反馈