子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 61 | 数字调制器、频率合成器和提高调制器速度的方法 | CN201910630657.9 | 2019-07-12 | CN110266309B | 2024-04-30 | 安发志; 周文婷 |
| 62 | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 | CN201910603255.X | 2019-07-05 | CN110247651B | 2024-04-30 | 何峥嵘; 王国强; 刘成鹏; 蒲颜; 熊翼通; 潘少俊 |
| 63 | 可重新配置基带滤波器 | CN202280061884.4 | 2022-08-31 | CN117941268A | 2024-04-26 | C-F·廖; A·M·塔西克; K·D·霍兰德; J·J·李; J·康; 梁赖简; C·纳拉桑厄 |
| 可通过在收发器的接收路径中使用可配置基带滤波器(BBF)来改进无线信号处理。可配置BBF可适应单个集成电路(IC)芯片中的不同无线信号的处理。例如，单个IC可通过以适合于不同无线信号的设置重新配置该BBF来支持5G mmWave RF信号和5G 7GHz以下RF信号的处理。该BBF的该重新配置可包括调整该BBF的带宽和/或调整该BBF的滤波器阶数。该BBF的该重新配置可响应于检测到干扰信号而执行，以改进对这些干扰信号的抑制。 | ||||||
| 64 | 用于接收无线信号的自适应增益 | CN202280061865.1 | 2022-08-24 | CN117941263A | 2024-04-26 | P·艾扬格; L·赵; D·卡罗林; R·W·波恩; A·王 |
| 一种射频信号预调节方法包括：在射频信号预调节装置处从天线接收射频信号；在该射频信号预调节装置处选择性地向该射频信号提供多个增益中的任一个增益以产生输出信号，该多个增益跨越第一范围；以及将该输出信号从该射频信号预调节装置提供给转换电路，该转换电路被配置为将该输出信号从射频处的模拟信号转换为基带频率处的数字信号，该转换电路具有跨越小于该第一范围的第二范围的动态范围。 | ||||||
| 65 | 信号处理系统、信号处理方法以及信号处理程序 | CN202280060263.4 | 2022-07-11 | CN117941258A | 2024-04-26 | 市原荣蔵; 甲斐佑介 |
| 提供一种信号处理系统，具备：自适应抽取滤波器装置，其具有抽取滤波器和折叠噪声检测部，所述抽取滤波器输出对输入信号进行下采样而得到的输出信号，所述折叠噪声检测部检测通过下采样而折叠到抽取滤波器的输出信号中的低于奈奎斯特频率的频率的折叠噪声的大小；以及信号处理装置，其具有滤波器控制部和自适应滤波器部，所述滤波器控制部基于折叠噪声的大小来调整抽取滤波器的阶数，所述自适应滤波器部对抽取滤波器的输出信号进行滤波处理。 | ||||||
| 66 | 利用滤波的谐波减少 | CN202280061588.4 | 2022-08-29 | CN117941255A | 2024-04-26 | J·S·埃拉; E·施米德哈默 |
| 公开了一种用于利用滤波进行谐波减少的装置。在示例性方面，该装置包括滤波器电路，该滤波器电路具有第一滤波器端口和第二滤波器端口、第一网格滤波器和第二网格滤波器以及第一信号操纵器电路和第二信号操纵器电路。该第一信号操纵器电路包括第一端口、第二端口和耦合到该第一滤波器端口的第三端口。该第一信号操纵器电路将输入信号分割成多个分割信号，对该多个分割信号的相位进行移位以产生至少一个相移的分割信号，并且将该相移的分割信号提供给该第一端口和该第二端口。该第一网格滤波器耦合到该第一端口，并且该第二网格滤波器耦合到该第二端口。该第二信号操纵器电路包括耦合到该第一网格滤波器的第一端口、耦合到该第二网格滤波器的第二端口以及耦合到该第二滤波器端口的第三端口。 | ||||||
| 67 | 交直流电压信号中继器 | CN202280062150.8 | 2022-09-19 | CN117941251A | 2024-04-26 | 谢尔盖·伊万诺维奇·安东诺夫 |
| 本发明属于电气工程并且基于使用脉宽调制方法的能量转换。交直流电压信号中继器包含信号源、极性形成器、运算放大器、正负开关、噪声抑制滤波器、有源电阻、初级和次级绕组变压器以及微电路。微电路连接到电阻器和电容器，其产生的脉冲通过功率晶体管进入放大器。晶体管连接到变压器的初级绕组。信号源连接到极性形成器，该极性形成器在输出端产生正电压或负电压。当电压为正时，正向开关打开，将从变压器次级绕组整流的能量提供给平滑电容器。当输入端有负电压时，极性形成器的输出端形成负电压，闭合正开关，打开负开关。当交流电压施加到电源的输入端子时，有源电阻器被激活。本发明使得可以在输出端重复输入信号的任何形状和频率并放大音频信号。 | ||||||
| 68 | 信号放大电路、方法及信号发射机 | CN202180101811.9 | 2021-08-27 | CN117941250A | 2024-04-26 | 唐海正; 吕佳; 肖宇翔; 魏宏亮; 李晶 |
| 本申请公开了一种信号放大电路、方法及信号发射机，属于电子技术领域。对第一数字信号进行数模转换和功率放大，得到第一模拟信号，并且分别在模拟域和数字域提取该第一模拟信号中的失真信号，并将提取出的失真信号与该第一模拟信号耦合，得到输出信号。由于该信号放大电路能够依次在模拟域和数字域提取失真信号，因此可以确保提取出的失真信号中主信号的残留较少。由此，可以确保在将该失真信号与第一模拟信号耦合后，能够有效消除该第一模拟信号中的失真信号，进而有效改善了最终输出的输出信号的线性度。 | ||||||
| 69 | 放大电路、射频接收机、通信模块和电子设备 | CN202180101637.8 | 2021-08-20 | CN117941249A | 2024-04-26 | 顾成杰 |
| 本申请公开了一种放大电路、射频接收机、通信模块和电子设备，涉及通信领域，用于提升放大电路的线性度。放大电路包括第一放大支路、第二放大支路和第一浮动电流镜；第一放大支路包括第一电压节点，第一电压节点用于对第一放大支路的电流进行取样得到第一电压；第一浮动电流镜与第一电压节点相耦合，对第一电压进行转换得到第二电压；第二放大支路包括第二电压节点，第二放大支路通过第二电压节点接收第二电压，第二电压用于控制第二放大支路的电流；第一放大支路和第二放大支路耦合于放大电路的输出端。 | ||||||
| 70 | 具有可编程增益的电流模式频率转换电路 | CN202280059023.2 | 2022-08-18 | CN117941246A | 2024-04-26 | S·查克拉博蒂; J·布尔扎切利; D·弗兰克; A·达维斯 |
| 一种射频(RF)发射电路，包括：输入级；电流模式混频器，其耦合到所述输入级的输出端；衰减器，其耦合到所述电流模式混频器的输出端；以及匹配网络，其耦合到所述衰减器的输出端。输入级、电流模式混频器、衰减器和匹配网络被配置为串联堆栈。 | ||||||
| 71 | 用于目标终端设备定位的设备和方法 | CN202180102258.0 | 2021-09-09 | CN117940788A | 2024-04-26 | O-E·巴尔布; D·米哈洛普洛斯 |
| 一种定位报告产生器(101)，包括：‑用于接收用于定位目标终端设备的一个或多个参考信号的装置；‑用于接收定义基于训练的压缩算法的一组经训练的参数的装置，该组经训练的参数是通过基于训练的压缩算法和在定位报告消费器(102)中实现的一个或多个基于训练的算法的联合训练获得的；用于通过运行基于训练的压缩算法来生成压缩定位报告的装置；以及用于向定位报告消费器(102)发送压缩定位报告的装置。 | ||||||
| 72 | 功耗控制电路、芯片及电子设备 | CN202211254231.6 | 2022-10-13 | CN117939731A | 2024-04-26 | 蔡鹏飞; 周盛; 丁东民; 刘珍利; 刘斯达; 彭维友 |
| 本发明提供一种功耗控制电路、芯片及电子设备，包括：数据串转并模块，将串行输入数据转换为并行数据，并依次将并行数据的最低位输出；数据计数模块，当串行数据的有效数据位数达到预设值时产生有效的标志位；数据锁存控制模块，在待控电路完成数据的接收和传输后产生有效的锁存脉冲；功耗模式判定模块产生待控电路的功耗控制信号，当接收到有效数据且需要控制所述下级电路时控制待控电路进入工作模式；否则控制待控电路进入省电模式。本发明在没有接收到数据、接收到无效数据或无需控制下级电路时，输出的控制信号使待控电路处于省电模式；在接收到有效数据，并需控制下级电路时，输出的控制信号使待控电路正常工作。 | ||||||
| 73 | 一种信号增益自适应解码电路及通信系统 | CN202410094565.4 | 2024-01-24 | CN117938205A | 2024-04-26 | 华陈权; 任国斌; 苏亦展; 赵泽润; 张浩成 |
| 本发明属于通信领域，具体涉及一种信号增益自适应解码电路及通信系统，包括高通滤波器、程控放大器、电压跟随器和迟滞比较器；所述高通滤波器与电缆连接，电缆上的直流载波信号经过高通滤波器后将直流电压以及低频干扰滤除，高频载波信号有效通过，高频载波信号通过程控放大器进行放大，电压跟随器增加输入阻抗，降低输出阻抗，信号通过迟滞比较器进行整形，整形后的信号输入单片机进行解码。其优点在于，适应井下高温、空间小的环境。分析电缆盘缠电感模型，设计程控信号增益放大器，根据指令实时调整信号增益，保证设备下井过程通信良好。 | ||||||
| 74 | 一种适用于5G系统采用二层编码的Polar编码方法及设备 | CN202410106176.9 | 2024-01-25 | CN117938175A | 2024-04-26 | 鲁莎莎; 陈丽恒; 刘鲲 |
| 本发明公开了一种适用于5G系统采用二层编码的Polar编码方法及设备，该方法包括：S1：采用直接递归方式，生成第i次迭代的生成矩阵G2^i，其中2^i代表所述生成矩阵的行列数，i代表当前迭代次数；S2：对于码长N的Polar码，将生成矩阵GN拆分为第一生成矩阵GM和第二生成矩阵GR，再分别进行存储，其中N、M、R均为2的幂，且N＝M*R；S3：将基于信道可靠性估计完成比特混合的编码信息进行缩短处理，构成R段长度为M的子编码信息；S4：基于第一生成矩阵缩短编码输出数据码输出数据GCMFst，对编码得到第二编码输出数据R段子编码信息分别进行编码处理CFst；S5：基于第二生成矩阵CSecG，R对第一缩短编并采用按行输，得到第一出方式输出以得到Polar编码数据Cout；本发明优化了GN的存储空间，优化生成GN的面积，简化了编码实现的计算复杂度。 | ||||||
| 75 | 一种基于小波变换与神经网络的频谱数据压缩方法 | CN202410079951.6 | 2024-01-19 | CN117938174A | 2024-04-26 | 郑明魁; 张承琰; 吴林娟; 陈祖儿; 宋广胜 |
| 本发明涉及一种基于小波变换与神经网络的频谱数据压缩方法。包括：步骤S1、采集监测数据，包括数据头文件数据和压缩数据；压缩数据包括后续需要进行压缩处理操作的频谱样值数据；步骤S2、将采集的监测数据中数据头文件数据和压缩数据分开，提取每段数据中的频谱样值数据，将提取的频谱样值数据通过维度转换形成一个二维矩阵，得到二维频谱数据；步骤S3、将得到的二维频谱数据利用基于CNN的类小波变换网络进行训练；步骤S4、将训练后基于CNN的类小波变换网络的小波系数送入深度熵模型中，利用深度熵模型中的上下文提取模型训练出一系列熵参数ψ，通过学习这些参数，确定深度熵模型中熵编码的概率分布。本发明方法能够实现数据无损存储与传输。 | ||||||
| 76 | 一种基于RISC-V架构的硬件GZIP数据压缩系统 | CN202311658480.6 | 2023-12-06 | CN117938172A | 2024-04-26 | 杨芸; 武凯楠; 袁瑞明; 谢浩燊; 刘伟平 |
| 本发明公开了一种基于RISC‑V架构的硬件GZIP数据压缩系统，该系统包括：RISC‑V模块、硬件压缩核和FPGA硬件平台，其中：所述RISC‑V模块包含高速总线和低速总线，并作为核心处理器对算法进行管理调度；所述硬件压缩核包含位宽转换模块、第一FIFO缓存模块、第二FIFO缓存模块、第一AXI转AHB桥模块、第二AXI转AHB桥模块和硬件压缩算法IP，用于对原始数据进行压缩，得到GZIP压缩包；所述RISC‑V模块移植在FPGA硬件平台上，根据RISC‑V架构发出的各项指令做相应运算。通过使用本发明，能够实现硬件的GZIP压缩算法，提升算法的运算速度和数据的压缩速率。本发明可广泛应用于数据压缩处理技术领域。 | ||||||
| 77 | 两步式模数转换电路、模数转换器及电子设备 | CN202410095204.1 | 2024-01-23 | CN117938170A | 2024-04-26 | 鲁文高; 王俊杰; 王宸宇; 张雅聪; 陈中建 |
| 本发明提供了一种两步式模数转换电路、模数转换器以及电子设备，涉及集成电路领域。快闪式模数转换器利用电阻串辅助模块对输入电压进行粗量化，得到目标数字值中的高M位数字值以及产生温度计码值，并将高M位数字值传输至数字误差校正器，将温度计码值传输至逐次逼近模数转换器。逐次逼近模数转换器基于温度计码值确定粗量化后的余量，并结合电阻串辅助模块共同对余量进行细量化，得到目标数字值中的中L位数字值和低S位数字值，并传输至数字误差校正器。数字误差校正器对高M位数字值、中L位数字值和低S位数字值进行数字码对齐，输出对应差分输入电压的目标数字值。本发明在简化电路的同时降低功耗，提高CDAC的线性度，具有高精度的优势。 | ||||||
| 78 | 一种带有前台失调消除功能的高速动态比较器 | CN202311688280.5 | 2023-12-11 | CN117938167A | 2024-04-26 | 江先阳; 高亮 |
| 本发明公开了一种带有前台失调消除功能的高速动态比较器，包括集成了预放大器功能模块的改进型动态比较器主模块、输入失调校正模块和校正阶段时钟产生模块；本发明提供了通过创新架构以及比较时钟产生不同延迟的结合，减少乃至消除失调电压的同时，不影响信号路径中关键节点的时间常数，以此保证比较器的低输入失调和高速性能的一种带有前台失调消除功能的高速动态比较器。 | ||||||
| 79 | 输入前端电路、单比特时间交织模数转换电路及电子设备 | CN202410326924.4 | 2024-03-21 | CN117938166A | 2024-04-26 | 周飞; 魏广顺; 黎冰; 黄磊; 赵博; 毛军发; 袁智健 |
| 一种输入前端电路、单比特时间交织模数转换电路及电子设备，输入前端电路包括源级退化型全差分共源放大器和源跟随器，源级退化型全差分共源放大器用于接入输入差分信号并基于输入差分信号，以预设可调增益生成第一差分信号；源跟随器，源跟随器与源级退化型全差分共源放大器连接，源跟随器用于基于第一差分信号生成第二差分信号。与传统的共源放大器相比，源级退化型全差分共源放大器以预设可调增益生成的第一差分信号的线性度更好，同时，源级退化型全差分共源放大器也解决了源级随器的增益衰减且增益不可调的问题，通过调节源级退化型全差分共源放大器的可调增益实现了增益可控化。 | ||||||
| 80 | 模数转换装置、数字芯片组及数据采集装置 | CN202410132604.5 | 2024-01-30 | CN117938165A | 2024-04-26 | 魏强; 宗仙丽; 姚朋朋 |
| 本申请提供一种模数转换装置、数字芯片组及数据采集装置，该数据采集装置中的模数转换单元和数字芯片中均设置有伪随机序列生成模块，模数转换单元中生成的伪随机序列由复位信号触发，数字芯片中生成的伪随机序列与模数转换单元的复位信号之间存在确定性时延关系，从而两者生成的伪随机序列之间存在确定性时延，可以基于伪随机序列实现数字芯片(接收端)与模式转换单元(发送端)的时延校准，从而实现多路数据的同步采集，无需通过同步头实现数据同步，降低了数据开销，提高了传输带宽的利用率，提高了传输效率。在时延校准后，通过多个同步的数字芯片组协同进行数据采集，提高了数据采集的采样率。 | ||||||
QQ群二维码
意见反馈
意见反馈