技术领域
[0001] 本
发明涉及电
力电子应用技术领域，具体地，涉及热阻抗拓扑结构以及热功率滤波器，尤其是应用于功率
半导体器件中的热阻抗拓扑和热功率滤波器。
背景技术
[0002] 功率半导体器件工作时需要承受较大的
电压电流应力，是电力电子装置中最昂贵的元件和主要的热源。功率半导体器件的
温度与整个电力电子系统的寿命和成本密切相关，同时也也是确保系统安全运行的重要信息。因而，如何准确地获得功率半导体器件工况条件下动态温度特性，对于保障系统的可靠运行并对其进行优化设计，十分必要。
[0003] 功率半导体器件的热行为包括温度和热功率两个方面，热行为不但和器件自生封装结构及材料有关，与之相连接的
散热系统以及导热介质也会对器件的热行为产生显著影响。通常，器件的热行为是通
过热阻R和
热容C所构成热阻抗单元来表征。根据热阻、热容的不同连接方式，传统热阻抗单元主要分成Foster型和Cauer型两种。但是，大部分现有的热阻抗单元及其所构成的热阻抗网络仅适用于温度行为的描述，而不能准确表征器件的热功率行为。当考虑器件外部散热系统以及内部多芯片热偶和等复杂因素时，传统热阻抗单元和热阻抗网络往往不能准确预测功率半导体器件的实际温度特性。
发明内容
[0004] 针对
现有技术中的
缺陷，本发明的目的是提供一种热阻抗拓扑结构以及热功率滤波器。
[0005] 第一方面，本发明提供一种热阻抗拓扑结构，包括：受控热功率源、受控温度源、热阻抗单元、热功率滤波器，所述受控热功率源的第一端与所述热功率滤波器的第一端相连并构成所述热阻抗拓扑的热功率输入端口；所述受控热功率源的第二端与所述热阻抗单元的第一端相连并构成所述热阻抗拓扑的温度输出端口；所述热功率滤波器的第二端构成所述热阻抗拓扑的热功率输出端口；所述热阻抗单元的第二端与所述受控温度源的第一端相连，所述受控温度源的第二端构成所述热阻抗拓扑的温度输入端口；或者，
[0006] 所述受控热功率源的第一端与所述热阻抗单元的第一端相连并构成所述热阻抗拓扑的热功率输入端口；所述受控热功率源的第二端与所述热功率滤波器的第一端相连；所述热阻抗单元的第一端构成所述热阻抗拓扑的温度输出端口；所述热功率滤波器的第二端构成所述热阻抗拓扑的热功率输出端口；所述热阻抗单元的第二端与所述受控温度源的第一端相连，所述受控温度源的第二端构成所述热阻抗拓扑的温度输入端口；其中：
[0007] 所述受控热功率源，用于对所述热功率输入端口的输入热功率
信号进行耦合，并镜像与所述受控热功率源连接的两条支路中的热功率；
[0008] 所述受控温度源，用于对所述温度输入端口输入的温度信号进行耦合，并对所述热阻抗单元提供基准温度；
[0009] 所述热阻抗单元，用于表征所述热阻抗单元的第一端输入的热功率信号，与所述热阻抗单元的第一端和第二端温度差信号之间的关系；
[0010] 所述热功率滤波器，用于对热功率输入端口输入的热功率信号进行滤波处理。
[0011] 可选地，包括：热功率信号支路和温度信号支路，所述热功率信号支路用于预测所述热功率输出端口输出的热功率值；所述温度信号支路用于预测所述温度输出端口输出的温度值；具体的，
[0012] 在所述热功率信号支路中，所述热功率输入端口输入的热功率信号经所述受控热功率源的耦合以及所述热功率滤波器的滤波处理后从所述热功率输出端口输出；
[0013] 在所述温度信号支路中，所述温度输出端口输出的温度信号，由热功率输入端口输入的热功率流经所述热阻抗单元而产生的温差再
叠加所述受控温度源的温度值。
[0014] 可选地，所述受控热功率源的第三端、所述受控温度源的第三端分别与两个参考温度端相连。
[0015] 可选地，所述温度输入端口输入的温度信号的值决定所述受控温度源的大小；所述热功率输入端口的输入值决定受控热功率源的大小。
[0016] 可选地，所述热阻抗单元包括：Foster型阻抗网络、Cauer型热阻抗网络、纯热阻网络、等效的频域传递函数、等效的
软件代码、等效
电路中的任意一种形式。
[0017] 可选地，所述热功率滤波器包括：单级
低通滤波器、多级低通滤波器、等效的频域传递函数、等效的
软件代码、等效电路中的任意一种形式。
[0018] 第二方面，本发明提供一种热功率滤波器，应用于如第一方面中任意一项所述的热阻抗拓扑结构中，包括：N阶级联低通滤波器，其中，N为大于等于1的整数；其中所述N阶级联低通滤波器中每一阶低通滤波器的特征
频率的获取方法如下：
[0019] S1：对功率半导体器件的S处施加一个阶跃热功率P，记录下热功率施加处S的温度随时间t变化的响应曲线TS(t)，以及区别于S处的另一观测点M处的温度随时间变化的曲线TM(t)，计算热功率施加处S和观测点M之间的时域热
阻变化曲线ZS-M(t)，计算公式如下：
[0020]
[0021] S2：用Foster型级联热阻抗网络的时域表达式来拟合热阻变化曲线Zs-M(t)，得到L对R、C拟合参数；其中，Foster型级联热阻抗网络的时域表达式如下：
[0022]
[0023] 式中：拟合曲线时根据温度测量的最小
采样周期Tsample以及ZS-M(t)到达稳态的时间Tsteady，限定每对R、C拟合参数的乘积值于区间[Tsample,Tsteady]内，并限定拟合参数Ri>0；Ri表示第i个拟合热阻值，Ci表示第i个拟合热容值，L表示拟合参数的总对数，t表示时间；
[0024] S3：检验拟合优度是否达标，如果不达标，则增加一对R、C拟合参数，更新L值，返回步骤S2；如果达标，则执行步骤S4；
[0025] S4：如果拟合的多个R、C参数对中出现R值小于下限
阈值的R、C参数对，则去除小于下限阈值所对应的R、C拟合参数对，更新L值，再将ZS-M(t)的时域表达式经过拉普拉斯变换转化为s域表达式：
[0026]
[0027] S5：将ZS-M(s)中的复频率s用2πj·10x替代，变为以x为变量的函数ZS-M(x)，其中j为虚数单位，再对ZS-M(x)应用微分运算，得到D(x)：
[0028]
[0029] 式中：D(x)表示一个图形函数， 表示二阶偏微分运算；
[0030] 找出图形函数D(x)在有效区间内n个极小值点，其中n≥1，得到极小值点处对应的x值，将所有极小值点对应的x值按由小到大顺序排序；
[0031] S6：如果L＝n，提取出n个特征频率，第i个特征频率fcr_i的计算公式如下[0032]
[0033] 流程结束；若L不等于n，则执行步骤S7；
[0034] S7：用L级Foster型级联RC网络的时域表达式再次拟合热阻变化曲线Zs-M(t)，限定拟合参数R>0，并且限定其中任意一对R、C拟合参数的乘积于以下区间范围内：
[0035]
[0036] 式中：xn表示图形函数D(x)在n个极小值点处对应的最大的一个x值；
[0037] 限定剩余R、C拟合参数的乘积于以下区间范围内：
[0038]
[0039] 获得乘积最小的一对拟合参数，记为Rcr和Ccr，根据 提取出一个特征频率fcr_m；
[0040] S8：更新ZS-M(t)，从所拟合的Foster型级联热阻抗网络的时域表达式中去掉RcrCcr拟合参数所对应的项，则得到更新后的ZS-M(new)(t)
[0041]
[0042] 式中：ZS-M(new)(t)表示更新后的热功率施加处S和观测点M之间的时域热阻变化曲线；更新L值，返
回执行步骤S4。
[0043] 可选地，所述N阶级联低通滤波器的s域数学表达式为：
[0044]
[0045] 式中，Q为提取出的所有特征频率个数；F(s)表示N阶级联低通滤波器的s域函数。
[0046] 可选地，所述N阶级联低通滤波器的增益为1。
[0047] 与现有技术相比，本发明具有如下的有益效果：
[0048] 1、本发明提供的热阻抗拓扑结构可以准确描述导热体热功率和温度两方面的热行为特性，从而在引入散热系统、导热介质、多芯片热偶和等复杂因素时，对功率半导体器件动态热行为更加准确而全面的预测。
[0049] 2、本发明提供的热阻抗拓扑结构可以广泛适用于基于
硅、
碳化硅、氮化镓的
半导体芯片，基于模
块、压接、分立式封装技术，基于
风冷、
水冷散热方式的功率半导体器件。具体的，包括：绝缘栅双极型晶体管IGBT、金属
氧化物半导体
场效应晶体管MOSFET、集成
门极换流晶闸管IGCT、
二极管Diode等。
附图说明
[0050] 通过阅读参照以下附图对非限制性
实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
[0051] 图1为本发明实施例一提供的热阻抗拓扑结构示意图；
[0052] 图2为本发明实施例二提供的热阻抗拓扑结构示意图；
[0053] 图3为本发明中热阻抗单元的第一种结构示意图；
[0054] 图4为本发明中热阻抗单元的第二种结构示意图；
[0055] 图5为本发明中热阻抗单元的第三种结构示意图；
[0056] 图6为本发明中热功率滤波器特征频率提取方法的流程示意图；
[0057] 图7是本发明实施例基于表1所获得的D(x)曲线以及提取出的特征频率值。
[0058] 图中：
[0059] 1-受控热功率源；
[0060] 2-受控温度源；
[0061] 3-受控热功率源与受控温度源的第三端参考温度；
[0062] a-温度输出端口；
[0063] b-温度输入端口；
[0064] c-热功率输入端口；
[0065] d-热功率输出端口；
[0066] Z-热阻抗单元；
[0067] F-热功率滤波器。
具体实施方式
[0068] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
[0069] 图1为本发明实施例一提供的热阻抗拓扑结构示意图，如图1所示，可以包括：受控热功率源1、受控温度源2、热阻抗单元(图中标注Z所示)和热功率滤波器(图中标注F所示)，受控热功率源1的第一端与热功率滤波器的第一端相连并构成热阻抗拓扑的热功率输入端口(图中标注c所示)；受控热功率源1的第二端与热阻抗单元的第一端相连并构成热阻抗拓扑的温度输出端口(图中标注a所示)；热功率滤波器的第二端构成热阻抗拓扑的热功率输出端口(图中标注d所示)；热阻抗单元的第二端与受控温度源的第一端相连，受控温度源的第二端构成热阻抗拓扑的温度输入端口(图中标注b所示)；其中：受控热功率源1，用于对热功率输入端口输入的热功率信号进行耦合；受控温度源2，用于对温度输入端口输入的温度信号进行耦合；热阻抗单元，用于表征其第一端输入的热功率信号和其两端口温度差之间的关系；热功率滤波器，用于对热功率输入端口输入的热功率信号进行滤波处理。
[0070] 图2为本发明实施例二提供的热阻抗拓扑结构示意图，如图1、图2所示，可以包括：热功率信号支路和温度信号支路，热功率信号支路用于预测热功率输出端口输出的热功率值；温度信号支路用于预测温度输出端口输出的温度值。具体的，在热功率信号支路中，热功率输入端口输入的热功率信号经受控热功率源的耦合以及热功率滤波器的滤波处理后从热功率输出端口输出；在温度信号支路中，温度输出端口输出的温度信号，由热功率输入端口输入的热功率流经热阻抗单元而产生的温差叠加上受控温度源的温度值而产生。受控热功率源的第三端、受控温度源的第三端分别与两个参考温度端相连。温度输入端口输入的温度信号的值决定受控温度源的大小，热功率输入端口输入的热功率信号的值决定受控热功率源的大小。
[0071] 进一步地，热阻抗单元包括：Foster型阻抗网络、Cauer型热阻抗网络、纯热阻网络、等效的频域传递函数、等效的软件代码、等效电路中的任意一种形式。
[0072] 进一步地，热功率滤波器包括：单级低通滤波器、多级低通滤波器、等效的频域传递函数、等效的软件代码、等效电路中的任意一种形式。
[0073] 本实施例中，热阻抗单元的输入量与热功率滤波器的输入量皆由热功率输入端口提供，但热阻抗单元和热功率滤波器不是并联关系，两者的
输入侧通过受控热功率源相耦合。热功率滤波器的第二端与热功率输出端口相连，从而构成热阻抗拓扑结构的热功率信号支路，该信号支路用于对热功率输出端口输出热功率值预测。热阻抗单元的第一端还与温度输出端口相连，第二端与受控温度源2相连，从而构成热阻抗拓扑结构的温度信号支路，该信号支路用于对温度输出端口的输出温度值进行预测。受控温度源2的大小由温度输入端口的输入值决定，受控热功率源1的大小则由热功率输入端口的输入值决定，受控温度源2的第三端、受控热功率源1的第三端分别与两个参考温度端相连，以形成完整热回路。
[0074] 具体的，根据热阻抗单元与热功率滤波器的不同耦合方式，图2展现了四端口热阻抗单元另一种可能的等效实现方式。图1和图2中，端口c和b为输入端口，a和d为输出端口。
[0075] 图3、图4展现了部件Z的几种不同实现方式：可采用Foster型热阻抗网络(如图1所示)，Cauer型热阻抗网络(如图2所示)，或者纯热阻(如图3所示)。值得注意的是，部件Z为单输入单输出的两端口系统，并且可以用图3、图4等效频域传递函数、等效软件代码，或等效电路来实现。
[0076] 根据本发明提供的一种热功率滤波器，应用于上述的热阻抗拓扑结构中，包括：N阶级联低通滤波器，其中，N为大于等于1的整数；其中N阶级联低通滤波器中每一阶低通滤波器的特征频率的获取方法如下：
[0077] S1：对功率半导体器件的S处施加一个阶跃热功率P，记录下热功率施加处S的温度随时间t变化的响应曲线TS(t)，以及区别于S处的另一观测点M处的温度随时间变化的曲线TM(t)，计算热功率施加处S和观测点M之间的时域热阻变化曲线ZS-M(t)，计算公式如下：
[0078]
[0079] 该步骤可通过实验测量或者有限元仿真获得。
[0080] S2：用Foster型级联热阻抗网络的时域表达式来拟合热阻变化曲线Zs-M(t)，得到L对R、C拟合参数；其中，Foster型级联热阻抗网络的时域表达式如下：
[0081]
[0082] 式中：拟合曲线时根据温度测量的最小采样周期Tsample以及ZS-M(t)到达稳态的时间Tsteady，限定每对R、C拟合参数的乘积值于区间[Tsample,Tsteady]内，并限定拟合参数Ri>0；Ri表示第i个拟合热阻值，Ci表示第i个拟合热容值，L表示拟合参数的总对数，t表示时间。
[0083] S3：检验拟合优度(Goodness of Fit或者R2值)是否达标(一般以R2值大于0.95为达标)，如果不达标，则增加一对R、C拟合参数，更新L值，返回步骤S2；如果达标，则进入步骤S5。
[0084] S4：可选的，经S1-S3步骤所得到R、C拟合参数也可以通过功率半导体器件厂商提供的数据手册直接获得。作为实施案例，表1给出了一型基于硅半导体芯片IGBT模块数据手册上提供的四对R、C拟合参数。
[0085]Ri(W/K) 0.0014 0.0188 0.0892 0.1191
Ci(J/K) 15.646 0.0023 0.4059 0.1167
[0086] S5：如果拟合的多个R、C参数对中出现R值小于下限阈值(一般小于0.005K/W)的R、C参数对，则去除小于下限阈值对应的R、C拟合参数对，更新L值，再将ZS-M(t)的时域表达式经过拉普拉斯变换转化为s域表达式：
[0087]
[0088] S6：将ZS-M(s)中的复频率s用2πj·10x替代，变为以x为变量的函数ZS-M(x)，其中j为虚数单位，再对ZS-M(x)应用微分运算，得到D(x)：
[0089]
[0090] 式中：D(x)表示一个图形函数， 表示二阶偏微分运算；
[0091] 找出图形函数D(x)在有效区间内n个极小值点，其中n≥1，得到极小值点处对应的x值，将所有极小值点对应的x值按由小到大顺序排序。
[0092] S7：如果L＝n，提取出n个特征频率，第i个特征频率的计算公式如下
[0093]
[0094] 流程结束；若L不等于n，则执行步骤S8。
[0095] S8：用L级Foster型级联RC网络的时域表达式再次拟合热阻变化曲线Zs-M(t)，限定拟合参数R>0，并且限定其中任意一对R、C拟合参数的乘积于以下区间范围内：
[0096]
[0097] 限定剩余R、C拟合参数的乘积于以下区间范围内：
[0098]
[0099] 获得乘积最小的一对拟合参数，记为Rcr和Ccr，根据 提取出一个特征频率fcr_m。
[0100] S9：更新ZS-M(t)，从所拟合的Foster型级联热阻抗网络的时域表达式中去掉RcrCcr拟合参数所对应的项，则得到更新后的ZS-M(new)(t)
[0101]
[0102] 式中：ZS-M(new)(t)表示更新后的热功率施加处S和观测点M之间的时域热阻变化曲线；更新L值，返回执行步骤S5。
[0103] 图6中还给出了S1-S9所描述的简化
流程图。
[0104] N阶级联低通滤波器的s域数学表达式为：
[0105]
[0106] 式中，Q为提取出的所有特征频率个数；F(s)表示N阶级联低通滤波器的s域函数。
[0107] 图7中还给出了基于表1所提取的三个特征频率值fcr1，fcr2和fcr3。
[0108] 进一步地，上述N阶级联低通滤波器的增益为1。
[0109] 需要说明的是，本实施例中热功率滤波器为单输入单输出的两端口系统，并且可以用F(s)的等效频域传递函数、等效软件代码，或等效电路来实现。
[0110] 本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置以
逻辑门、
开关、
专用集成电路、可编程逻辑
控制器以及嵌入式
微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置可以被认为是一种
硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置视为既可以是实现方法的
软件模块又可以是硬件部件内的结构。
[0111] 以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在
权利要求的范围内做出各种变化或
修改，这并不影响本发明的实质内容。在不冲突的情况下，本
申请的实施例和实施例中的特征可以任意相互组合。
