[0015] 优选的，所述第一节距P1>65nm。
[0016] 优选的，所述刻蚀材料层第一区域表面的第一侧墙及其两侧的第二侧墙形成的若干分立的第一掩膜层之间的间距为S，并且使P2=P1﹣2S。
[0017] 优选的，所述刻蚀材料层第一区域表面的第一侧墙及其两侧的第二侧墙形成的若干分立的第一掩膜层之间的间距S<20%P1。
[0018] 优选的，在待刻蚀材料层的第二区域形成的连续图形的宽度大于或等于P1﹣2S。
[0019] 优选的，所述第一牺牲层的宽度为CDcore1，第二牺牲层的宽度为CDcore2，CDcore1<1/2P1，CDcore2<1/2P2，并且1/2P1-CDcore1=1/2P2-CDcore2。
[0020] 优选的，第一侧墙的宽度为SP1，第二侧墙的宽度为SP2，则CDcore1=1/2P1﹣SP1，CDcore2=1/2P2﹣SP1。
[0021] 优选的，所述第一牺牲层和第二牺牲层的材料为
光刻胶、底层抗反射材料、有机材料、无定形
碳、
电介质或金属中的一种或几种。
[0022] 优选的，所述第一牺牲层和第二牺牲层的形成工艺为光刻、
等离子体刻蚀、湿法刻蚀、灰化、纳米压印自组装图形中的一种或几种。
[0023] 优选的，所述第一侧墙和第二侧墙的材料为光刻胶、底层抗反射材料、有机材料、
无定形碳、电介质或金属中的一种或几种。
[0024] 优选的，所述第一侧墙的材料与第一牺牲层的材料不同，所述第一侧墙的材料与第二牺牲层的材料不同。
[0025] 优选的，所述第一侧墙和第二侧墙的形成工艺为涂覆、
化学气相沉积、
物理气相沉积或
原子层沉积。
[0026] 优选的，去除所述第一牺牲层和第二牺牲层的工艺为湿法刻蚀、
干法刻蚀或灰化。
[0027] 优选的，所述第一侧墙的厚度为5nm~20nm。
[0028] 优选的，所述第二侧墙的厚度为5nm~50nm。
[0029] 优选的，通过调节第二侧墙的厚度调整形成的精细图案的尺寸。
[0030] 优选的，刻蚀所述待刻蚀材料层的工艺为等离子体刻蚀。
[0031] 与
现有技术相比，本发明具有以下优点：
[0032] 本发明的技术方案在半导体衬底表面的待刻蚀材料层的第一区域表面形成若干分立的第一牺牲层，在待刻蚀材料层第二区域的表面形成若干分立的第二牺牲层；然后在第一牺牲层和第二牺牲层的两侧形成第一侧墙后，去除所述第一牺牲层和第二牺牲层，位于待刻蚀材料层第一区域表面的第一侧墙之间的间距大于第二区域表面的第一侧墙之间的间距。所以当在所述第一侧墙两侧形成第二侧墙时，当所述第二侧墙正好填充满第二区域表面的第一侧墙之间的间距时，所述第一区域表面的第一侧墙之间的间隔还未被填充满。所以第一区域表面的第一侧墙与第二侧墙形成的第一掩膜层之间具有间隔，而第二区域表面的第一侧墙与第二侧墙形成的第二掩膜层则是连续的。这样以所述第一掩膜层和第二掩膜层作为掩膜来刻蚀待刻蚀材料层时，就会在第一区域形成有间隔的重复小尺寸图形，同时会在第二区域形成连续的较大尺寸的图形。采用本发明的技术方案采用双重图形技术可以同时在半导体衬底上形成小尺寸和大尺寸的两种图形，节约了工艺步骤。
[0033] 进一步的，本发明的技术方案可以通过调整形成第二侧墙的工艺参数，来形成符合设计要求的第二侧墙的厚度，对第一区域形成的图形的尺寸和间距进行调整。
附图说明
[0034] 图1至图5是现有技术利用自对准双重图形作为掩膜的刻蚀过程的剖面示意图；
[0035] 图6至图14是本发明的
实施例中半导体精细图案的形成方法的剖面示意图。
具体实施方式
[0036] 如背景技术中所述，现有技术中利用双重图形技术形成半导体精细图形，能够形成具有间隔的重复小尺寸的精细图案，但是如果需要在半导体衬底的其他区域形成大尺寸图案则需要其他的刻蚀方法才可以形成，工艺步骤复杂。
[0037] 为解决上述问题，本发明提出了一种半导体精细图案的形成方法，所述半导体衬底表面具有待刻蚀材料层，利用双重图形技术，可以在待刻蚀材料层的第一区域形成具有间隔的重复小尺寸的精细图案的同时，又在待刻蚀材料层的第二区域形成连续的较大尺寸的图案，两种图案同时形成，简化了工艺步骤。
[0038] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。根据所述实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。因此本发明不受下面公开的具体实施的限制。
[0039] 请参考图6，提供半导体衬底100，所述半导体衬底表面具有待刻蚀材料层200和待刻蚀材料层表面的牺牲材料层300。
[0040] 具体的，所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
[0041] 所述待刻蚀材料层200的材料为
氧化硅层、氮化硅层、
多晶硅层、低K介质材料、无定形碳、金属层等其中的一种或几种。所述待刻蚀材料层200可以为
单层材料层或多层堆叠的材料层。所述待刻蚀材料层200具有第一区域201和第二区域202。后续在所述第一区域201形成具有间隔的重复小尺寸的精细图案，在第二区域202形成较大尺寸的连续图案。
[0042] 所述牺牲材料层300的材料为光刻胶、底层抗反射层、有机
薄膜、无定形碳、电介质薄膜、金属层中的一种或多种。牺牲材料层300的形成工艺为化学气相沉积、物理气相沉积或涂覆。本实施例中，所述牺牲材料层300的材料为光刻胶，形成工艺为涂覆工艺。
[0043] 请参考图7，刻蚀所述牺牲材料层300（请参考图6），在待刻蚀材料层的第一区域201表面形成若干分立的第一牺牲层301，在待刻蚀材料层的第二区域202表面形成若干分立的第二牺牲层302。
[0044] 具体的，本实施例中，由于所述牺牲材料层300的材料为光刻胶，所以形成分立第一牺牲层301和第二牺牲层302的工艺为光刻。在本发明的其他实施例中，采用其他材料例如抗反射材料、有机材料、无定形碳、电介质、金属等，还可以采用光刻、等离子体刻蚀、湿法刻蚀、灰化、纳米压印、自组装等中的一种或几种工艺形成。
[0045] 所述各个分立的第一牺牲层301的宽度相同并且相邻第一牺牲层之间具有第一间隔310，第一牺牲层301与第一间隔310组成多个周期性图形，其中一个周期的宽度为第一节距P1，所述第一牺牲层301的宽度小于1/2P1；所述各个分立的第二牺牲层302的宽度相同并且相邻第二牺牲层之间具有第二间隔320，第二牺牲层302与第二间隔320组成多个周期性图形，其中一个周期的宽度为第二节距P2，所述第二牺牲层302的宽度小于1/2P2，并且P1>P2。本实施例中，设定所述第一节距P1=128nm，第二节距P2=108nm。
[0046] 请参考图8，在所述待刻蚀材料层200的表面以及第一牺牲层301和第二牺牲层302的表面形成第一侧墙材料层400。
[0047] 具体的，所述第一侧墙材料层400的材料可以是光刻胶、底层抗反射材料、有机材料、无定形碳、电介质或金属等材料。所述第一侧墙材料层400的材料与第一牺牲层301和第二牺牲层302的材料不同，两者具有较高的选择比。所述第一侧墙材料层400的形成工艺可以是涂覆、化学气相沉积、物理气相沉积或原子层沉积。本实施例中，采用的第一侧墙材料层400的材料为电介质氧化硅，形成工艺为原子层沉积工艺，形成的第一侧墙材料层400的厚度为18nm。在本发明的其他实施例中，所述第一侧墙材料层400的厚度范围为5nm~20nm。
[0048] 请参考图9，采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层400（请参考图8），在第一牺牲层301和第二牺牲层302的
侧壁都形成第一侧墙401。
[0049] 具体的，所述刻蚀所述第一侧墙材料层400的工艺为等离子体刻蚀工艺，利用等离子体刻蚀工艺垂直刻蚀所述第一侧墙材料层400，直到去除待刻蚀材料层200表面、第一牺牲层301顶面和第二牺牲层302顶面的部分第一侧墙材料层，形成
覆盖所述第一牺牲层和第二牺牲层侧壁的第一侧墙401，所述第一侧墙401的厚度与第一侧墙材料层400的厚度相同为5nm~20nm。此时，两个相邻的第一牺牲层301之间的间隔距离为CDspace1,两个相邻的第二牺牲层302之间的间隔距离为CDspace2，第一侧墙401厚度为SP1，并且CDspace1=1/2P1+SP1，CDspace2=1/2P2+SP1；由于P1>P2，所以CDspace1>CDspace2。并且，通过调整第一侧墙的厚度，使得相邻的第一侧墙401之间的距离相同，即
[0050] CDcore1=CDspace1-2SP1=1/2P1+SP1-2SP1=1/2P1-SP1，
[0051] CDcore2=CDspace2-2SP1=1/2P2+SP1-2SP1=1/2P2-SP1。
[0052] 这就要求，在最初形成第一牺牲层301和第二牺牲层302时，形成的第二牺牲层302的宽度CDcore2与1/2P2之间的差值与第一牺牲层301的宽度CDcore1与1/2P1之间的差值相等，正好等于后续形成的第一侧墙401的宽度SP1。
[0053] 本实施例中，设定形成的第一侧墙厚度SP1=18nm，所以要求形成的第一牺牲层301的宽度CDcore1=1/2P1-SP1=46nm，第二牺牲层302的宽度CDcore2=1/2P2-SP1=36nm。
[0054] 请参考图10，去除所述第一牺牲层301和第二牺牲层302（请参考图9）。
[0055] 具体的，由于本实施例中，采用光刻胶作为牺牲层材料，本实施例采用灰化工艺去除所述第一牺牲层301和第二牺牲层302。所述灰化工艺的反应气体为O2，将所述氧气等离子体化，并利用所述氧气等离子体与牺牲层301发生反应，形成挥发性的
一氧化碳、二氧化碳、
水等主要生成物，从而去除所述第一牺牲层301和第二牺牲层302。在其他实施例中，所述灰化工艺的反应气体还可以包括N2或H2等，所述N2或H2有利于提高去除牺牲光刻胶层和残余
聚合物的能力。在本发明的其他实施例中，还可以采用湿法刻蚀、干法刻蚀等工艺去除所述第一牺牲层301和第二牺牲层302。去除第一牺牲层和第二牺牲层之后，位于待刻蚀材料层第一区域201表面的第一侧墙之间的间距大于第二区域202表面的第一侧墙之间的间距。
[0056] 请参考图11，在所述待刻蚀材料层200的表面以及第一侧墙401表面形成第二侧墙材料层500。
[0057] 具体的，所述第二侧墙材料层500的材料可以是光刻胶、底层抗反射材料、有机材料、无定形碳、电介质或金属等材料。所述第二侧墙材料层500的形成工艺可以是涂覆、化学气相沉积、物理气相沉积或原子层沉积。本实施例中，采用的第二侧墙材料层500的材料为氮化硅，形成工艺为化学气相沉积。所述第二侧墙材料层500的厚度为5nm~50nm。调整第二侧墙材料层的厚度，使得所述第二侧墙材料层500正好填充满材料牺牲层200的第二区域202表面的两个相邻的第一侧墙之间的间隔距离，由于材料牺牲层200的第一区域201表面的两个相邻的第一侧墙之间的间隔距离大于第二区域202表面的两个相邻的第一侧墙之间的间隔距离，所以，所述第二侧墙材料层500不能填充满第一区域201表面的两个相邻的第一侧墙之间的间隔。
[0058] 请参考图12，采用无掩膜刻蚀工艺刻蚀所述第二侧墙材料层500（请参考图11），在第一侧墙401的侧壁形成第二侧墙501。刻蚀材料层200第一区域201表面的第一侧墙401及其两侧的第二侧墙501形成若干分立的第一掩膜层601，待刻蚀材料层第二区域202表面的第一侧墙401及其两侧的第二侧墙501形成互相连接的第二掩膜层602。
[0059] 具体的，刻蚀所述第二侧墙材料层500的工艺为等离子体刻蚀工艺，利用等离子体刻蚀工艺垂直刻蚀所述第二侧墙材料层500，直到去除待刻蚀材料层200表面及第一侧墙401顶面的部分第二侧墙材料层，形成覆盖所述牺牲层侧壁的第二侧墙501，所述第二侧墙
501的厚度与第二侧墙材料层500的厚度相同，为5~50nm。所述第一侧墙401和两侧的第二侧墙501形成第一掩膜层601。所述第一掩膜层601之间的间隔相等，所述间隔为S。所以，CDspace1=S+2SP2+2SP1，CDspace2=2SP2+2SP1，由于第一节距P1=CDcore1+CDspace（1 请参考图9），CDcore1=2SP2+S（请参考图12），CDspace1=2SP2+2SP1+S（请参考图12），所以，P1=CDcore1+CDspace1=
2SP2+S+2SP2+2SP1+S=4SP2+2SP1+2S。由于第二节距P2=CDcore2+CDspace（2 请参考图9），CDcore2=
2SP（2 请参考图12），CDspace2=2SP2+2SP（1 请参考图12），所以，P2=CDcore2+CDspace2=2SP2+2SP2+
2SP1=4SP2+2SP1。所以P2=P1-2S。
[0060] 本实施例中，第一节距P1=128nm，第二节距P2=108nm，所以S=1/2(P1-P2)=10nm。
[0061] 请参考图13，以所述第一掩膜层601和第二掩膜层602作为掩膜，刻蚀所述待刻蚀材料层200（如图12所示），在所述待刻蚀材料层的第一区域形成具有间隔图形203，在所述待刻蚀材料层的第二区域形成连续的较大尺寸图形204。
[0062] 具体的，本实施例中刻蚀所述待刻蚀材料层的工艺为等离子体刻蚀，在本发明的其他实施例中，也可以采用其他干法刻蚀工艺对所述待刻蚀层进行刻蚀。由于现有技术中，形成的第一侧墙的厚度较小，而以所述第一侧墙作为掩膜层对待刻蚀材料层进行刻蚀的过程中，采用干法刻蚀的方法会在刻蚀过程中对所述第一侧墙造成损伤，使其形貌发生变化，从而影响刻蚀待刻蚀材料层之后形成的刻蚀图形的形貌；并且，在刻蚀过程中，由于等离子体刻蚀过程中的不均匀性及等离子体之间的散射作用，会使得对待刻蚀层进行刻蚀的过程中，除了垂直方向的刻蚀之外，在水平方向也会有一定的损伤，从而使得最终得到的图形尺寸小于第一侧墙的尺寸，最终得到的图形尺寸受到损失，小于需要的图形尺寸，不能满足设计的需求。所以在本实施例中，形成一定厚度的第二侧墙，使得所述第二侧墙与第一侧墙构成的图形化掩膜层的尺寸大于最终需要得到的刻蚀图案的尺寸，进而弥补刻蚀过程中图案尺寸的损失，使其最终能满足设计的要求。并且通过改变第二侧墙的厚度，可以简单的调节掩膜图形的尺寸从而调节最终形成的图形尺寸的大小。
[0063] 所述待刻蚀材料层第二区域形成的连续图形的尺寸具有一个最小值为P1﹣2S。所述长度正好为一个周期的第二牺牲层的宽度，即一个第二节距。一方面，受到形成第二牺牲层的曝光条件的限制，使得形成的第二牺牲层图案的第二节距不能无限变小，若所述第二节距过小，会无法形成尺寸均匀精确的图形，所以，本实施例中，要求P1>65nm并且S<20%P1；另一方面，如果第二节距P2过小，会使第一侧墙之间的间距CDcore2=1/2P2-SP（1 请参考图12）变得很小，第一侧墙过于密集，会在形成第二侧墙的时候，第二侧墙材料无法填充入第一侧墙之间的间隔，无法形成连续的第二掩膜层602，最终无法在待刻蚀材料层的第二区域202（请参考图12）形成连续的图形204。
[0064] 请参考图14，去除所述第一掩膜层601和第二掩膜层602。
[0065] 上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和
修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的
权利要求书来界定。
