首页 / 专利库 / 诊断设备和程序 / 包埋剂 / TVS器件及制造方法

TVS器件及制造方法

阅读:5发布:2022-07-23

专利汇可以提供TVS器件及制造方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种TVS器件,该器件弃用扩散隔离,而采用高掺杂浓度的低阻衬底,在低阻衬底上方淀积低掺杂浓度的 外延 层以降低TVS器件的电容,衬底上方通过铟注入制作P型埋层,有效减轻了 硼 杂质扩散带来的问题。再进行一次低掺杂浓度外延淀积后制作N型埋层,两层埋层均作重掺杂,利用两种不同类型埋层的掺杂浓度来调节TVS的箝位 电压 ,在有源区两侧采用扩散隔离,并由此连接埋层引出 电极 。本发明还公开了所述TVS器件的制造方法。,下面是TVS器件及制造方法专利的具体信息内容。

1.一种TVS器件,其特征在于:在P型低阻衬底上具有一层P型埋层,埋层上具有P型外延层;
在所述P型外延层中,具有N型隔离阱和P型隔离阱呈平排布;
所述N型隔离阱中,从下至上依次为重掺杂N型埋层、N型外延层及重掺杂P型区,所述重掺杂N型埋层与衬底上的P型埋层接触
所述P型隔离阱中,从下至上依次为P型外延层及重掺杂N型区,P型外延层与衬底上的P型埋层接触;
P型外延层之上具有两接触孔,分别连接到重掺杂P型区及重掺杂N型区,金属连线分别连接接触孔引出电极
2.如权利要求1所述的TVS器件的制造方法,其特征在于:包含如下工艺步骤:
第1步,在P型衬底上通过离子注入形成重掺杂P型埋层;
第2步,在重掺杂P型埋层上方淀积一层轻掺杂N型外延层;
第3步,在N型外延层中进行离子注入形成重掺杂N型埋层;
第4步,在N型外延层上淀积一层轻掺杂N型外延层;
第5步,在N型埋层两端进行N型隔离阱注入形成隔离阱区域;
第6步,采用热推进形成最终N型隔离阱,并使埋层中杂质向上扩散形成P型外延层及N型外延层;
第7步,进行离子注入及热推进工艺形成P型隔离阱;
第8步,在N型外延层中进行P型杂质注入形成重掺杂P型区,在P型外延层中进行N型杂质注入形成重掺杂N型区;
第9步,通过接触孔工艺及金属连线工艺将重掺杂P型区及重掺杂N型区引出形成两端的电极。
3.如权利要求2所述的TVS器件的制造方法,其特征在于:所述第1步中P型衬底为电阻率范围在0.007~0.013Ω·cm的高掺杂低阻衬底,P型埋层为注入铟离子形成,注入
15 16 -2
剂量为1x10 ~5x10 cm ,以调整齐纳管的击穿电压
4.如权利要求2所述的TVS器件的制造方法,其特征在于:所述第2步中N型外延层
14 -3
的掺杂浓度小于1x10 cm 。
5.如权利要求2所述的TVS器件的制造方法,其特征在于:所述第3步中重掺杂N型
15 16 -2
埋层的离子注入杂质为磷和砷或者磷和锑,注入的剂量为1x10 ~5x10 cm ,注入的能量为20~200keV。
6.如权利要求2所述的TVS器件的制造方法,其特征在于:所述第4步中N型外延层
14 -3
采用轻磷掺杂,杂质分布均匀且浓度小于1x10 cm 。
7.如权利要求2所述的TVS器件的制造方法,其特征在于:所述第7步中P型杂质注
15 16 -2
入到外延层中的剂量为1x10 ~5x10 cm ,并利用高温快速热退火进行激活和扩散。

说明书全文

TVS器件及制造方法

技术领域

[0001] 本发明涉及半导体制造领域,特别是指一种TVS器件,本发明还涉及所述TVS器件的制造方法。

背景技术

[0002] 电压电流的瞬态干扰是造成电子电路及设备损坏的主要原因,常给人们带来无法估量的损失。这些干扰通常来自于电设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等。一种高效能的电路保护器件TVS的出现使瞬态干扰得到了有效抑制。TVS(Transient Voltage Suppressor)或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品,TVS和齐纳稳压管都能用作稳压,但是齐纳击穿电流更小,大于10V的稳压只有1mA,相对来说TVS要比齐纳二极管击穿电流要大不少。其电路符号和普通稳压二极管相同,外形也与普通二极管无异,当TVS管两端经受瞬间的高能量冲击时,它能以-12
极高的速度(最高达1x10 秒)使其阻抗骤然降低,同时吸收一个大电流,将其两端间的电压箝位在一个预定的数值上,从而确保后面的电路元件免受瞬态高能量的冲击而损坏。目前广泛用于手机,LCD模组,及一些比较精密的手持设备。特别是出口欧洲的产品一般都要加,作为静电防护的主要手段之一。
[0003] TVS在规定的反向应用条件下,当电路中由于雷电、各种电器干扰出现大幅度的瞬态干扰电压或脉冲电流时,它在极短的时间内(最高可达到1×10-12秒)迅速转入反向导通状态,并将电路的电压箝位在所要求的安全数值上,从而有效的保护电子线路中精密元器件免受损坏。TVS能承受的瞬时脉冲功率可达上千瓦,其箝位时间仅为1ps。箝位时间与TVS电容相关,电容量是由TVS崩结截面决定的,这是在特定的1MHz频率下测得的。电容的大小与TVS的电流承受能力成正比,电容太大将使信号衰减。因此,电容是数据接口电路选用TVS的重要参数。

发明内容

[0004] 本发明所要解决的技术问题是提供一种TVS器件,其具有较低的电容密度
[0005] 本发明所要解决的另一技术问题是提供所述的TVS器件的制造方法。
[0006] 为解决上述问题,本发明所述的TVS器件,是在P型低阻衬底上具有一层P型埋层,埋层上具有P型外延层。
[0007] 在所述P型外延层中,具有N型隔离阱和P型隔离阱呈平排布。
[0008] 所述N型隔离阱中,从下至上依次为重掺杂N型埋层、N型外延层及重掺杂P型区,所述重掺杂N型埋层与衬底上的P型埋层接触
[0009] 所述P型隔离阱中,从下至上依次为P型外延层及重掺杂N型区,P型外延层与衬底上的P型埋层接触。
[0010] 在所述P型外延层之上具有两接触孔,分别连接到重掺杂P型区及重掺杂N型区,金属连线分别连接接触孔引出电极
[0011] 本发明所述的TVS器件的制造方法,其工艺包含以下几步:
[0012] 第1步,在P型衬底上通过离子注入形成重掺杂P型埋层。
[0013] 第2步,在重掺杂P型埋层上方淀积一层轻掺杂N型外延层。
[0014] 第3步,在N型外延层中进行离子注入形成重掺杂N型埋层。
[0015] 第4步,在N型外延层上淀积一层轻掺杂N型外延层。
[0016] 第5步,在N型埋层两端进行N型隔离阱注入形成隔离阱区域。
[0017] 第6步,采用热推进形成最终N型隔离阱,并使埋层中杂质向上扩散形成P型外延层及N型外延层。
[0018] 第7步,进行离子注入及热推进工艺形成P型隔离阱。
[0019] 第8步,在N型外延层中进行P型杂质注入形成重掺杂P型区,在P型外延层中进行N型杂质注入形成重掺杂N型区。
[0020] 第9步,通过接触孔工艺及金属连线工艺将重掺杂P型区及重掺杂N型区引出形成两个电极。
[0021] 进一步地,所述第1步中P型衬底为电阻率范围在0.007~0.013Ω·cm的高掺15 16 -2
杂低阻衬底,P型埋层为注入铟离子形成,注入剂量为1x10 ~5x10 cm ,以调整齐纳管的击穿电压
[0022] 进一步地,所述第2步中N型外延层的掺杂浓度小于1x1014cm-3。
[0023] 进一步地,所述第3步中重掺杂N型埋层的离子注入杂质为磷和砷或者磷和锑,注15 16 -2
入的剂量为1x10 ~5x10 cm ,注入的能量为20~200keV。
[0024] 进一步地,所述第4步中N型外延层采用轻磷掺杂,杂质分布均匀且浓度小于14 -3
1x10 cm 。
[0025] 进一步地,所述第7步中P型杂质注入到外延层中的剂量为1x1014~5x1016cm-2,并利用高温快速热退火进行激活和扩散。
[0026] 本发明TVS器件及制造方法,不使用扩散隔离,低掺杂的外延层降低了TVS器件的电容,P型埋层采用铟注入,有效减轻了杂质扩散带来的问题,使TVS器件具有较低的电容密度。附图说明
[0027] 图1是本发明TVS结构图;
[0028] 图2是本发明的杂质分布图;
[0029] 图3是工艺第1步完成图;
[0030] 图4是工艺第2步完成图;
[0031] 图5是工艺第3步完成图;
[0032] 图6是工艺第4步完成图;
[0033] 图7是工艺第5步完成图;
[0034] 图8是工艺第6步完成图;
[0035] 图9是工艺第7步完成图;
[0036] 图10是工艺第8步完成图;
[0037] 图11是工艺流程图
[0038] 附图标记说明
[0039] 101是P型衬底,102是P型埋层,103是N型埋层,104是N型外延,105是N型隔离阱,106是P型外延层,107是P型隔离阱,108是重掺杂P型区,109是重掺杂N型区,110是接触孔,111是金属连线,112,113是轻掺杂N型外延。

具体实施方式

[0040] 本发明TVS器件的结构如图1所示,在P型低阻衬底101上具有一层P型埋层102,埋层上具有P型外延层106(此处需要说明的是其最初形成的外延是为轻掺杂的N型外延层,后经P型埋层102热处理向上扩散后反型变为P型,具体请参考工艺说明部分)。
[0041] 在P型外延层106中,具有N型隔离阱105和P型隔离阱107呈水平排布。
[0042] 所述N型隔离阱105中,从下至上依次为重掺杂N型埋层103、N型外延层104及重掺杂P型区108,所述重掺杂N型埋层108与衬底101上的P型埋层102接触,金属连线111通过一接触孔110连接到重掺杂P型区108引出形成电极。
[0043] 所述P型隔离阱107中,从下至上依次为P型外延层106及重掺杂N型区109,P型外延层106与衬底101上的P型埋层102接触,金属连线111通过另一接触孔110连接到重掺杂N型区109引出形成另一电极。
[0044] 本发明所述的TVS器件的制造方法,包含如下的工艺步骤:
[0045] 第1步:在电阻率范围0.007~0.013Ω·cm的P型低阻衬底101上通过高剂量的15
铟离子注入形成重掺杂P型埋层102,重掺杂P型埋层102的铟注入的剂量范围为1x10 ~
16 -2
5x10 cm ,注入能量范围10~200keV,形成如图3所示。
[0046] 第2步:重掺杂P型埋层102注入后淀积一层N型轻掺杂外延层112,如图4所示。
[0047] 第3步:采用高剂量的离子注入在此N型外延层112中注入形成重掺杂N型埋层103,如图5所示,离子注入杂质为磷和砷或者磷和锑,注入的能量为20~200keV,注入的剂
15 16 -2
量为1x10 ~5x10 cm 。埋层103的注入剂量由瞬态电压抑制器的箝位电压决定。
[0048] 第4步:如图6所示,重掺杂N型埋层103上方淀积轻掺杂N型外延层113,N型外14 -3
延层113采用轻磷掺杂,杂质分布均匀且浓度小于1x10 cm 。N型外延层113的厚度由上方二极管的电容决定。
[0049] 第5步:如图7所示,在N型埋层103两端的N型外延112及113中进行一道高剂14 16 -2
量(1x10 ~1x10 cm )的N型隔离阱注入形成隔离阱区域105。
[0050] 第6步:通过20~120min,1100-1200℃的热推进过程最终形成N型隔离阱105并使得埋层103中杂质向上扩散形成N型外延层104,埋层102中的杂质向上扩散形成P型外延层106,即第5步中存在的N型外延层114和115由于杂质的扩散进入而反型成为P型外延106,如图8所示。
[0051] 第7步:通过高剂量(1x1014~5x1016cm-2)的P型隔离阱注入以及热过程推进形成P型隔离阱区域107,如图9所示。
[0052] 第8步:在隔离区107形成之后,分别在N型外延层104和隔离区107中的P型外14 16 -2
延层106中进行一道高剂量(1x10 ~1x10 cm )、低能量(小于15keV)的P型和N型杂质注入用以形成重掺杂P型区108和重掺杂N型区109,如图10所示。
[0053] 第9步:通过传统的接触孔工艺形成接触孔110连接,接触孔110和金属线111引出电极,最终完成图请再次参考图1。
[0054] 以上即为本发明TVS器件及制造方法的说明,弃用扩散隔离,而采用高掺杂浓度的低阻衬底(本发明的所有附图均未显示衬底电极的引出)。在低阻衬底101上方淀积低掺杂浓度的外延层以降低TVS器件的电容。衬底101上方通过铟注入制作P型埋层102,再进行一次低掺杂浓度外延淀积后制作N型埋层103,利用两种不同类型埋层的掺杂浓度来调节瞬态电压抑制器的箝位电压,在埋层上方淀积低掺杂浓度的外延层以降低TVS器件的电容。采用扩散隔离,并由此连接埋层引出电极。N型埋层103采用磷和砷的掺杂方式,其中砷杂质浓度与P埋层杂质浓度决定了齐纳二极管的击穿电压,为获得合适的击穿电压,P型埋层往往采用重硼掺杂。如图2所示,为杂质分布图。为了抑制硼的向上扩散,使得N型埋层103上方外延层保持N型,要N型埋层103掺杂的磷杂质浓度不能过低,但表面磷杂质掺杂的提高会造成瞬态电压抑制器的电容升高。本发明所涉及的P型埋层102中采用铟杂质注入,有效减轻了硼杂质扩散带来的问题。
[0055] 以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈