显示装置的制造方法
阅读：3发布：2021-08-31
专利汇可以提供显示装置的制造方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种显示装置的制造方法。具体地说，形成第一导电膜、第一绝缘膜、 半导体 膜、杂质半导体膜、第二导电膜；在第二导电膜上形成第一 抗蚀剂掩模 ；进行第一蚀刻来至少使第一导电膜的表面露出；对第一导电膜的一部分进行伴随侧面蚀刻的第二蚀刻来形成栅 电极 层；在第二导电膜上形成第二抗蚀剂掩模；通过进行第三蚀刻形成源电极及漏电极层、源极区及漏极区和半导体层来形成 薄膜 晶体管；形成第二绝缘膜；在第二绝缘膜中形成开口部来使源电极或漏电极层的一部分露出；在开口部及第二绝缘膜上选择性地形成 像素 电极；以及在与开口部重叠的区域中形成由栅电极层构成的 支撑 部。，下面是显示装置的制造方法专利的具体信息内容。
1.一种显示装置的制造方法，包括如下步骤：
形成第一导电膜；
在所述第一导电膜上形成第一绝缘膜；
在所述第一绝缘膜上形成半导体膜；
在所述半导体膜上形成杂质半导体膜；
在所述杂质半导体膜上形成第二导电膜；
在所述第二导电膜上形成第一抗蚀剂掩模；
通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；
采用侧面蚀刻对所述第一导电膜的一部分进行第二蚀刻来形成栅极布线以及支撑部；
在所述第二导电膜上形成第二抗蚀剂掩模；
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极层、漏电极层、源极区、漏极区及半导体层，从而形成薄膜晶体管；
去除所述第二抗蚀剂掩模；
形成第二绝缘膜来覆盖所述薄膜晶体管；
在所述第二绝缘膜中形成开口部，以使所述源电极层或漏电极层的一部分露出；以及在所述开口部中并且在所述第二绝缘膜上选择性地形成像素电极，
其中，所述支撑部形成在与所述开口部重叠的区域中。
2.根据权利要求1所述的显示装置的制造方法，其中所述第一抗蚀剂掩模是使用多级灰度掩模形成的。
3.根据权利要求1所述的显示装置的制造方法，其中通过所述第一蚀刻形成元件区，并且所述栅极布线的侧面和所述支撑部的侧面通过所述第二蚀刻相对于所述元件区侧面凹进。
4.根据权利要求1所述的显示装置的制造方法，其中所述第一蚀刻是干蚀刻，并且所述第二蚀刻是湿蚀刻。
5.根据权利要求1所述的显示装置的制造方法，其中所述第二绝缘膜是层叠通过CVD法或溅射法形成的绝缘膜和通过旋涂法形成的绝缘膜形成的。
6.根据权利要求1所述的显示装置的制造方法，其中所述支撑部的一部分与所述开口部重叠。
7.根据权利要求1所述的显示装置的制造方法，其中所述第二蚀刻是在形成所述第二抗蚀剂掩模之后进行的。
8.一种显示装置的制造方法，包括如下步骤：
形成第一导电膜；
在所述第一导电膜上形成第一绝缘膜；
在所述第一绝缘膜上形成半导体膜；
在所述半导体膜上形成杂质半导体膜；
在所述杂质半导体膜上形成第二导电膜；
在所述第二导电膜上形成具有凹部的第一抗蚀剂掩模；
通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；
采用侧面蚀刻对所述第一导电膜的一部分进行第二蚀刻来形成栅极布线和支撑部；
降低所述第一抗蚀剂掩模的尺寸来使与所述第一抗蚀剂掩模的凹部重叠的第二导电膜露出并形成第二抗蚀剂掩模；
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极层、漏电极层、源极区、漏极区及半导体层，从而形成薄膜晶体管；
去除所述第二抗蚀剂掩模；
形成第二绝缘膜来覆盖所述薄膜晶体管；
在所述第二绝缘膜中形成开口部，使所述源电极层或漏电极层的一部分露出；以及在所述开口部中并且在所述第二绝缘膜上选择性地形成像素电极，
其中，所述支撑部形成在与所述开口部重叠的区域中。
9.根据权利要求8所述的显示装置的制造方法，其中所述第一抗蚀剂掩模是使用多级灰度掩模形成的。
10.根据权利要求8所述的显示装置的制造方法，其中通过所述第一蚀刻形成元件区，并且所述栅极布线的侧面和所述支撑部的侧面通过所述第二蚀刻相对于所述元件区的侧面凹进。
11.根据权利要求8所述的显示装置的制造方法，其中所述第一蚀刻是干蚀刻，并且所述第二蚀刻是湿蚀刻。
12.根据权利要求8所述的显示装置的制造方法，其中所述第二绝缘膜是层叠通过CVD法或溅射法形成的绝缘膜和通过旋涂法形成的绝缘膜形成的。
13.根据权利要求8所述的显示装置的制造方法，其中所述支撑部的一部分与所述开口部重叠。
14.根据权利要求8所述的显示装置的制造方法，其中所述第二蚀刻是在形成所述第二抗蚀剂掩模之后进行的。
15.一种半导体装置，包括：
具有绝缘表面上的栅极布线和支撑部的栅电极层；
所述栅极布线和所述支撑部上的第一绝缘膜；
所述第一绝缘膜上的半导体层；
所述半导体层上的源极区或漏极区；
所述源极区或漏极区上的源电极或漏电极；
所述源电极或漏电极上的第二绝缘膜；
所述第二绝缘膜中的开口部；以及
所述开口部中的连接到所述源电极或漏电极的像素电极，
其中，腔体形成在所述栅极布线和所述支撑部之间并且在所述绝缘表面和所述第一绝缘膜之间，
并且，所述支撑部形成在与所述开口部重叠的区域中。
16.根据权利要求15所述的半导体装置，其中具有所述栅极布线和所述支撑部的所述栅电极层包括选自如下材料组成的组中的材料：钛、钼、铬、钽、钨、铝、铜、钕、铌及钪，或者包括包含上述材料中任一种的合金材料。
17.一种半导体装置，包括：
具有绝缘表面上的栅极布线和电容布线的栅电极层；
所述栅极布线和所述电容布线上的第一绝缘膜；
所述第一绝缘膜上的半导体层；
所述半导体层上的源极区或漏极区；
所述源极区或漏极区上的源电极或漏电极；
所述源电极或漏电极上的第二绝缘膜；
所述第二绝缘膜中的开口部；以及
所述开口部中的连接到所述源电极或漏电极的像素电极，
其中，腔体形成在所述栅极布线和所述电容布线之间并且在所述绝缘表面和所述第一绝缘膜之间。
18.根据权利要求17所述的半导体装置，其中具有所述栅极布线和所述电容布线的所述栅电极层包括选自如下材料组成的组中的材料：钛、钼、铬、钽、钨、铝、铜、钕、铌及钪，或者包括包含上述材料中任一种的合金材料。
19.根据权利要求17所述的半导体装置，其中所述电容布线形成在与所述开口部重叠的区域中。
显示装置的制造方法
技术领域
[0001] 本发明涉及一种显示装置的制造方法。
背景技术
[0002] 近年来，由形成在玻璃衬底等具有绝缘表面的衬底上的厚度为几nm至几百nm左右的半导体薄膜构成的薄膜晶体管引人注目。薄膜晶体管广泛地应用于电子器件诸如IC(集成电路)及电光装置。尤其，作为以液晶显示装置或EL(电致发光)显示装置等为代表的显示装置的开关元件，正在加快开发薄膜晶体管。在有源矩阵型液晶显示装置中，通过在连接到被选择的开关元件的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，并且该光学调制被观察者识别为显示图案。在此，有源矩阵型液晶显示装置是指采用这种方式的液晶显示装置，即采用通过利用开关元件使配置为矩阵状的像素电极驱动，在屏幕上形成显示图案的方式。
[0003] 目前，如上所述那样的有源矩阵型液晶显示装置的用途正在扩大，并且对于屏幕尺寸的大面积化、高清晰化及高开口率化的要求提高。此外，对于有源矩阵型液晶显示装置要求高可靠性，并且对于其生产方法要求高生产性及生产成本的降低。作为提高生产性并降低生产成本的方法之一，可以举出步骤的简化。
[0004] 在有源矩阵型液晶显示装置中，主要将薄膜晶体管用作开关元件。在制造薄膜晶体管时，为了简化步骤，重要的是缩减用于光刻的光掩模的数目。例如，若是增加一个光掩模，则需要如下步骤：抗蚀剂涂敷、预烘干、曝光、显影、后烘干等的步骤、在其前后的步骤中的膜的形成及蚀刻步骤、以及抗蚀剂的剥离、清洗及干燥步骤等。因此，若是增加一个用于制造步骤的光掩模，则大幅度地增加步骤数目。为了减少制造步骤中的光掩模，进行许多技术开发。
[0005] 薄膜晶体管大致划分为沟道形成区设置于栅电极的下层的顶栅型和沟道形成区设置于栅电极的上层的底栅型。已知的是，在底栅型薄膜晶体管的制造步骤中使用的光掩模数目少于在顶栅型薄膜晶体管的制造步骤中使用的光掩模数目。一般地，利用三个光掩模制造底栅型薄膜晶体管。
[0006] 此外，作为减少光掩模数目的现有技术，往往采用复杂的技术如背面曝光、抗蚀剂回流(resist reflow)或剥离法(lift off method)并需要特殊的装置。因利用这种复杂的技术导致各种问题，因此忧虑成品率的降低等。另外，不得不牺牲薄膜晶体管的电气特性的情况也多。
[0007] 作为在薄膜晶体管的制造步骤中的为减少光掩模数目的典型方法，众所周知使用多级灰度掩模(被称为半色调掩模或灰色调掩模的掩模)的技术。作为使用多级灰度掩模减少制造步骤的技术，例如可以举出专利文献1。通过使用多级灰度掩模，可以利用两个光掩模制造底栅型薄膜晶体管。
[0009] 但是，当使用上述多级灰度掩模制造底栅型薄膜晶体管时，栅电极层的构图也必须使用一个光掩模，因此难以进一步减少光掩模的数目。换言之，当制造底栅型薄膜晶体管时需要至少两个光掩模。
发明内容
[0010] 于是，所公开的发明的目的在于：提供一种薄膜晶体管的制造方法，可在对栅电极层进行构图时不使用新的光掩模。此外，本发明的目的还在于：不采用复杂的技术而使得用于薄膜晶体管的制造的光掩模的数目比现有技术少。尤其是，本发明的目的在于：在制造用于显示装置的像素的薄膜晶体管时，不采用复杂的技术而使得在光刻法中所使用的光掩模的数目比现有技术少。而且，本发明的目的还在于：不降低成品率及可靠性而减少薄膜晶体管及具有该薄膜晶体管的显示装置的制造步骤中的光掩模的数目。
[0011] 上述制造方法特别优选应用于设置于显示装置的像素的薄膜晶体管。因此，所公开的发明的目的之一在于：提供一种显示装置的制造方法，该显示装置所采用的光掩模的数目比现有技术少，并且其成品率及可靠性高。
[0012] 在所公开的发明之一的薄膜晶体管的制造方法包括如下步骤：形成第一导电膜和在该第一导电膜上按顺序层叠有绝缘膜、半导体膜、杂质半导体膜及第二导电膜的薄膜叠层体；通过第一蚀刻使所述第一导电膜露出并至少形成所述薄膜叠层体的图案；以及通过第二蚀刻形成第一导电膜的图案。在此，以第一导电膜受到侧面蚀刻(side etching)的条件进行第二蚀刻。
[0013] 在此，作为第一蚀刻采用于蚀刻或湿蚀刻，即可。但是，优选通过各向异性高的蚀刻(物理蚀刻)法进行。通过作为第一蚀刻采用各向异性高的蚀刻法，可以提高图案的加工精度。注意，在采用干蚀刻进行第一蚀刻的情况下，可以以一个步骤进行。但是，在采用湿蚀刻进行第一蚀刻的情况下，以多个步骤进行第一蚀刻，即可。因此，第一蚀刻优选采用干蚀刻。
[0014] 作为第二蚀刻采用干蚀刻或湿蚀刻，即可。但是，优选采用各向同性蚀刻具有支配性的蚀刻法(化学蚀刻)。通过在第二蚀刻中采用各向同性蚀刻具有支配性的蚀刻法(化学蚀刻)，可以对第一导电膜进行侧面蚀刻。因此，第二蚀刻优选采用湿蚀刻。
[0015] 在此，由于以伴随对第一导电膜的侧面蚀刻的条件进行第二蚀刻，因此第一导电膜向所述图案形成了的薄膜叠层体的内侧缩小。因此，第二蚀刻后的第一导电膜侧面存在于图案形成了的薄膜叠层体的侧面的内侧。再者，图案形成了的第一导电膜的侧面和图案形成了的薄膜叠层体的侧面的间隔大致相等。
[0016] 注意，第一导电膜的图案例如是指形成栅电极及栅极布线和电容电极及电容布线的金属布线的俯视布局。
[0017] 如上所说明那样形成的薄膜晶体管可以应用于显示装置，但是在薄膜晶体管所具有的源电极及漏电极的一方和像素电极连接的开口部的下方会产生腔体，所以难以获得力学平衡而成为成品率的降低和可靠性的降低的原因。于是，在应用所公开的发明之一的显示装置中，在该连接部的下方设置支撑部。
[0018] 所公开的发明之一是一种显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；对所述第一导电膜的一部分进行伴随侧面蚀刻的第二蚀刻来形成栅电极层；在所述第二导电膜上形成第二抗蚀剂掩模；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源极区及漏极区和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模；覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成像素电极；以及在与所述开口部重叠的区域中形成有由所述栅电极层构成的支撑部。
[0019] 所公开的发明之一是一种显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；在所述第二导电膜上形成第二抗蚀剂掩模；在形成第二抗蚀剂掩模之后，对所述第一导电膜的一部分进行伴随侧面蚀刻的第二蚀刻来形成栅电极层；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源极区及漏极区和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模；覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成像素电极；以及在与所述开口部重叠的区域中形成有由所述栅电极层构成的支撑部。
[0020] 所公开的发明之一是一种显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成具有凹部的第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；对所述第一导电膜的一部分进行伴随侧面蚀刻的第二蚀刻来形成栅电极层；通过缩小所述第一抗蚀剂掩模，使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源极区及漏极区和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模；覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成像素电极；以及在与所述开口部重叠的区域中形成有由所述栅电极层构成的支撑部。
[0021] 所公开的发明之一是一种显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成具有凹部的第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，以至少使所述第一导电膜的表面露出；通过缩小所述第一抗蚀剂掩模，使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模；在形成第二抗蚀剂掩模之后，对所述第一导电膜的一部分进行伴随侧面蚀刻的第二蚀刻来形成栅电极层；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源极区及漏极区和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模；覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成像素电极；以及在与所述开口部重叠的区域中形成有由所述栅电极层构成的支撑部。
[0022] 在具有上述结构的显示装置的制造方法中，在第一抗蚀剂掩模具有凹部的情况下，优选使用多级灰度掩模形成所述第一抗蚀剂掩模。通过使用多级灰度掩模，可以以简单的步骤形成具有凹部的抗蚀剂掩模。
[0023] 通过应用具有上述结构的显示装置的制造方法中的任何一种，可以采用所述第一蚀刻形成元件区，并且采用所述第二蚀刻在离所述元件区的侧面有大致相等的距离的内侧形成栅电极层的侧面。
[0024] 在具有上述结构的采用第一蚀刻及第二蚀刻的显示装置的制造方法中的任何一种中，优选的是，采用干蚀刻进行第一蚀刻，并采用湿蚀刻进行第二蚀刻。采用第一蚀刻的加工优选高精度地进行，而采用第二蚀刻的加工需要伴随侧面蚀刻。这是因为如下缘故：为了进行高精度加工而优选进行干蚀刻，并且由于湿蚀刻利用化学反应，因此与采用干蚀刻的情况相比容易产生侧面蚀刻。
[0025] 在具有上述结构的显示装置的制造方法中的任何一种中，优选层叠通过CVD法或溅射法形成的绝缘膜和通过旋涂法形成的绝缘膜形成所述第二绝缘膜。特别优选通过CVD法或溅射法形成氮化硅膜并通过旋涂法形成有机树脂膜。通过这样形成保护绝缘膜，可以防止薄膜晶体管的电气特性会受到杂质元素等的影响，且提高像素电极的被形成面的平坦性来防止成品率的降低。
[0026] 采用具有上述结构的显示装置的制造方法制造的显示装置，在与所述开口部重叠的位置上具有所述栅电极层的一部分。通过在这种位置上具有栅电极层的一部分，可以支撑叠层膜，从而可以防止自重所引起的破坏。此外，由于在上述薄膜晶体管中设置有接触于栅电极层的侧面的腔体，因此可以实现栅电极端部附近的低介电常数化(low-k化)。
[0027] 注意，“膜”是指形成在整个表面的没有图案形成的部分。“层”是指利用抗蚀剂掩模等来图案形成为所希望的形状的部分。但是，至于叠层膜的各层，有时不加区别地使用膜和层。
[0028] 注意，优选在尽量不产生“偶然蚀刻(unintentional etching)”的条件下进行蚀刻。
[0029] 注意，“栅极布线”是指连接到薄膜晶体管的栅电极的布线。栅极布线由栅电极层形成。此外，栅极布线有时被称为扫描线。
[0031] 根据所公开的发明，可以大幅度地缩减薄膜晶体管的制造步骤数目而不需要用于栅电极的图案形成的新的光掩模。再者，由于根据所公开的发明制造的薄膜晶体管可应用于显示装置，因此可以大幅度地缩减显示装置的制造步骤。
[0032] 更具体地说，根据所公开的发明可以减少光掩模的数目。也可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。因此，可以大幅度地缩减薄膜晶体管或显示装置的制造步骤数目。
[0033] 此外，与以光掩模数目的减少为目的的现有技术不同，不需要经过背面曝光、抗蚀剂回流及剥离法等的复杂步骤。由此，可以大幅度地缩减制造步骤数目而不降低薄膜晶体管的成品率，从而可以大幅度地缩减显示装置的制造步骤数目。
[0034] 另外，在以光掩模的数目的减少为目的的现有技术中，不得不牺牲电气特性的情况也不少。但是，在所公开的发明中，可以维持薄膜晶体管的电气特性并大幅度地缩减薄膜晶体管的制造步骤数目。
[0035] 再者，借助于上述效果，可以大幅度地缩减制造成本。
[0036] 除了上述效果之外，显示装置所具有的薄膜晶体管是力学稳定的，所以不降低成品率及可靠性地简化显示装置的制造步骤。
[0038] 图1A至1C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0039] 图2A至2C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0040] 图3A至3C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0041] 图4A至4C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0042] 图5A至5C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0043] 图6A至6C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0044] 图7A至7C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0045] 图8A至8C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0046] 图9A至9C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0047] 图10A至10C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0048] 图11A至11C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0049] 图12A至12C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0050] 图13A至13C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0051] 图14A至14C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0052] 图15A至15C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0053] 图16是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0054] 图17是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0055] 图18是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0056] 图19是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0057] 图20是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0058] 图21是说明有源矩阵衬底的连接部的图；
[0059] 图22是说明有源矩阵衬底的连接部的图；
[0060] 图23A至23C是说明有源矩阵衬底的连接部的图；
[0061] 图24A-1至24B-2是说明多级灰度掩模的图；
[0062] 图25是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0063] 图26是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0064] 图27是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0065] 图28A至28C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0066] 图29A至29C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0067] 图30A至30C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0068] 图31A至31C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0069] 图32A至32C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0070] 图33A至33C是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0071] 图34是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0072] 图35是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0073] 图36是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0074] 图37是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0075] 图38是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0076] 图39是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0077] 图40是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0078] 图41是说明薄膜晶体管及显示装置的制造方法的一例的图；
[0079] 图42A和42B是说明电子设备的斜视图；
[0080] 图43是说明电子设备的图；
[0081] 图44A至44C是说明电子设备的图。
具体实施方式
[0082] 下面，参照附图，就所公开的发明的实施方式进行说明。但是，本发明不局限于以下说明。这是因为所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式及详细内容可以被变换为各种各样的形式而不脱离发明的宗旨及其范围。因此，本发明不应该被解释为下面的仅限定在本实施方式及实施例所记载的内容中。注意，当参照附图说明发明结构之际，在不同的附图中也共同使用相同的附图标记来表示相同的部分。此外，当表示相同的部分之际，有时使用相同的阴影线而并不附加附图标记。另外，为画图的方便起见，在俯视图中不提供绝缘膜。
[0083] 实施方式1
[0084] 在本实施方式中，参照图1A至图27说明薄膜晶体管的制造方法及将该薄膜晶体管配置为矩阵状的显示装置的制造方法的一例。
[0085] 注意，图16至图20示出根据本实施方式的薄膜晶体管的俯视图，图20是直到形成像素电极的完成图。图1A至图3C是沿着图16至图20所示的A-A′的截面图。图4A至图6C是沿着图16至图20所示的B-B′的截面图。图7A至图9C是沿着图16至图20所示的C-C′的截面图。图10A至图12C是沿着图16至图20所示的D-D′的截面图。图13A至图15C是沿着图16至图20所示的E-E′的截面图。
[0086] 首先，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。这些膜可以是单层或层叠多个膜而成的叠层膜。
[0087] 衬底100是绝缘衬底。作为衬底100可以使用玻璃衬底或石英衬底。在本实施方式中，使用玻璃衬底。
[0088] 使用导电材料形成第一导电膜102。例如，可以使用钛、钼、铬、钽、钨、铝、铜、钕、铌或钪等金属材料或以上述材料为主要成分的合金材料等导电材料形成第一导电膜102。但是，需要可耐受后面步骤(第一绝缘膜104的形成等)的程度的耐热性，并需要选择在后面步骤(第二导电膜110的蚀刻等)中不被偶然蚀刻或腐蚀的材料。在这种条件下，第一导电膜102不局限于特定的材料。
[0089] 注意，例如可以通过溅射法或CVD法(包括热CVD法或等离子体CVD法等)等形成第一导电膜102。但是，不局限于特定的方法。
[0090] 此外，第一绝缘膜104用作栅极绝缘膜。
[0091] 使用绝缘材料形成第一绝缘膜104。例如，可以使用硅的氧化膜、氮化膜、氧氮化膜或氮氧化膜等形成第一绝缘膜104。但是，与第一导电膜102同样地需要耐热性，并且还需要选择在后面步骤中不被偶然蚀刻或腐蚀的材料。在这种条件下，第一绝缘膜104不局限于特定的材料。
[0092] 注意，例如可以通过CVD法(包括热CVD法或等离子体CVD法等)或溅射法等形成第一绝缘膜104，但是不局限于特定的方法。
[0093] 使用半导体材料形成半导体膜106。例如，可以使用由硅烷气体形成的非晶硅等形成半导体膜106。但是，与第一导电膜102等同样地需要耐热性，并还需要选择在后面的步骤中不被偶然蚀刻或腐蚀的材料。在这种条件下，半导体膜106不局限于特定的材料。因此，还可以使用锗。注意，对于半导体膜106的结晶性也没有特别的限制。
[0094] 注意，例如可以通过CVD法(包括热CVD法或等离子体CVD法等)或溅射法等形成半导体膜106。但是，不局限于特定的方法。
[0095] 杂质半导体膜108是包含赋予一种导电性的杂质元素的半导体膜，并且它由添加有赋予一种导电性的杂质元素的半导体材料气体等形成。例如，杂质半导体膜108是由包含磷化氢(化学式：PH3)或乙硼烷(化学式：B2H6)的硅烷气体形成的包含磷或硼的硅膜。但是，与第一导电膜102等同样地需要耐热性，并还需要选择在后面步骤中不被蚀刻或腐蚀的材料。在这种条件下，杂质半导体膜108不局限于特定的材料。注意，对于杂质半导体膜108的结晶性也没有特别的限制。
[0096] 注意，在制造n型薄膜晶体管的情况下，作为要添加的赋予一种导电性的杂质元素，使用磷或砷等，即可。也就是，使用于形成的硅烷气体包含具有所希望的浓度的磷化氢或砷化氢(化学式：AsH3)等，即可。或者，在制造p型薄膜晶体管的情况下，使用硼等作为添加的赋予一种导电性的杂质元素，即可。也就是，使用于形成的硅烷气体包含具有所希望的浓度的乙硼烷等，即可。
[0097] 注意，例如可以通过CVD法(包括热CVD法或等离子体CVD法等)等形成杂质半导体膜108。但是，不局限于特定的方法。
[0098] 第二导电膜110由导电材料(作为第一导电膜102举出的材料等)形成，该导电材料是与第一导电膜102不同的材料。在此，“不同的材料”是指主要成分不同的材料。具体而言，选择不容易由于后面说明的第二蚀刻被蚀刻的材料，即可。此外，与第一导电膜102等同样地需要耐热性，并还需要选择在后面步骤中不被偶然蚀刻或腐蚀的材料。因此，在这种条件下，第二导电膜110不局限于特定的材料。
[0099] 注意，例如可以通过溅射法或CVD法(包括热CVD法或等离子体CVD法等)等形成第二导电膜110。但是，不局限于特定的方法。
[0100] 接着，在第二导电膜110上形成第一抗蚀剂掩模112(参照图1A、图4A、图7A、图10A、图13A)。第一抗蚀剂掩模112是具有凹部或凸部的抗蚀剂掩模。可以换言之，由厚度不同的多个区域(在此为两个区域)构成的抗蚀剂掩模。在第一抗蚀剂掩模112中，将厚的区域称为第一抗蚀剂掩模112的凸部，而将薄的区域称为第一抗蚀剂掩模112的凹部。
[0101] 在第一抗蚀剂掩模112中，在形成源电极及漏电极层120的区域中形成凸部，并且在没有源电极及漏电极层120而形成为使半导体层露出的区域形成凹部。
[0102] 可以使用一般的多级灰度掩模形成第一抗蚀剂掩模112。以下，参照图24A-1至24B-2，就多级灰度掩模进行说明。
[0103] 多级灰度掩模是指能够以多阶段的光量进行曝光的掩模，典型地有以曝光区域、半曝光区域及未曝光区域的三个阶段的光量进行曝光的掩模。通过使用多级灰度掩模，可以以一次曝光及显影步骤形成具有多种(典型的是两种)厚度的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减光掩模的数目。
[0104] 图24A-1及图24B-1是典型多级灰度掩模的截面图。图24A-1示出灰色调掩模140，并且图24B-1示出半色调掩模145。
[0105] 图24A-1所示的灰色调掩模140由使用遮光膜形成在具有透光性的衬底141上的遮光部142以及使用遮光膜的图案设置的衍射光栅部143构成。
[0106] 衍射光栅部143通过具有以用于曝光的光的分辨率限度以下的间隔设置的槽缝、点或网眼等，控制光透过率。注意，设置在衍射光栅部143的槽缝、点或网眼可以是周期性的或非周期性的。
[0107] 作为具有透光性的衬底141，可以使用石英等。构成遮光部142及衍射光栅部143的遮光膜使用金属膜形成即可，优选使用铬或氧化铬等设置。
[0108] 在对灰色调掩模140照射用于曝光的光的情况下，如图24A-2所示，重叠于遮光部142的区域中的透射率为0％，而不设置有遮光部142或衍射光栅部143的区域中的透射率为100％。此外，衍射光栅部143中的透射率大致为10％至70％的范围，并且根据衍射光栅的槽缝、点或网眼的间隔等可以调整该透射率。
[0109] 图24B-1所示的半色调掩模145由使用半透光膜形成在具有透光性的衬底146上的半透光部147以及使用遮光膜形成的遮光部148构成。
[0110] 半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部148使用与灰色调掩模的遮光膜同样的金属膜形成即可，优选使用铬或氧化铬等设置。
[0111] 在对半色调掩模145照射用于曝光的光的情况下，如图24B-2所示，重叠于遮光部148的区域中的透射率为0％，而不设置有遮光部148或半透光部147的区域中的透射率为
100％。此外，半透光部147中的透射率大致为10％至70％的范围，并且根据形成的材料种类或形成的膜厚度等可以调整该透射率。
100％。此外，半透光部147中的透射率大致为10％至70％的范围，并且根据形成的材料种类或形成的膜厚度等可以调整该透射率。
[0112] 通过使用多级灰度掩模进行曝光和显影，可以形成具有膜厚度不同的区域的第一抗蚀剂掩模112。
[0113] 接着，使用第一抗蚀剂掩模112进行第一蚀刻。也就是，通过蚀刻对第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行构图，形成薄膜叠层体114(参照图1B、图4B、图7B、图10B、图13B、图16)。此时，优选至少使第一导电膜102的表面露出。
在本说明书中，将该蚀刻步骤称为第一蚀刻。作为第一蚀刻，采用干蚀刻或湿蚀刻即可。注意，在采用干蚀刻进行第一蚀刻的情况下，可以以一个步骤进行，但是在采用湿蚀刻进行第一蚀刻的情况下，优选以多个步骤进行第一蚀刻。这是因为如下缘故：每一种被蚀刻膜具有不同的蚀刻速度，因此难以用一个步骤进行蚀刻。
在本说明书中，将该蚀刻步骤称为第一蚀刻。作为第一蚀刻，采用干蚀刻或湿蚀刻即可。注意，在采用干蚀刻进行第一蚀刻的情况下，可以以一个步骤进行，但是在采用湿蚀刻进行第一蚀刻的情况下，优选以多个步骤进行第一蚀刻。这是因为如下缘故：每一种被蚀刻膜具有不同的蚀刻速度，因此难以用一个步骤进行蚀刻。
[0114] 在此，采用如下条件进行第一蚀刻，即可：例如，在第一导电膜102为150nm厚的钼膜，第一绝缘膜104为300nm厚的氮化硅膜，半导体膜106为150nm厚的非晶硅膜，杂质半导体膜108为50nm厚的包含磷的非晶硅膜，且第二导电膜110为300nm厚的钨膜的情况下，如下所述那样地通过三个阶段的干蚀刻进行第一蚀刻。首先，将Cl2气体、CF4气体和O2气体的混合气体的流量设定为40sccm∶40sccm∶20sccm，将处理室的压力设定为13.3Pa，并将500W的RF电力供给260秒而进行蚀刻。接着，只使用Cl2气体，将其流量设定为100sccm，将处理室中的压力设定为13.3Pa，并将500W的RF电力供给240秒而进行蚀刻。最后，只使用CHF3气体，将其流量设定为100sccm，将处理室中的压力设定为13.3Pa，将1000W的RF电力供给400秒，然后供给200秒，再者还供给400秒。可以如上所述那样地进行第一蚀刻。
[0115] 接着，使用第一抗蚀剂掩模112进行第二蚀刻。也就是，通过蚀刻对第一导电膜102进行构图来形成栅电极层116(参照图1C、图4C、图7C、图10C、图13C、图17)。在本说明书中，将该蚀刻步骤称为第二蚀刻。
[0116] 注意，栅电极层116构成栅极布线、电容布线及支撑部，但是在表示为栅电极层116A的情况下是指构成栅极布线的栅电极层，在表示为栅电极层116B、栅电极层116D或栅电极层116E的情况下是指构成支撑部的栅电极层，在表示为栅电极层116C的情况下是指构成电容布线的栅电极层。而且，将它们总称为栅电极层116。
[0117] 以如下蚀刻条件进行第二蚀刻，即由第一导电膜102形成的栅电极层116的侧面形成在薄膜叠层体114的侧面的内侧。换言之，以栅电极层116的侧面与薄膜叠层体114的底面接触地形成的方式进行蚀刻(以在A-A′截面上栅电极层116的宽度小于薄膜叠层体114的宽度的方式进行蚀刻)。再者，以相对于第二导电膜110的蚀刻速度小，且对第一导电膜102的蚀刻速度大的条件进行。换言之，以对第二导电膜110的第一导电膜102的蚀刻选择比大的条件进行蚀刻。通过以这种条件进行第二蚀刻，可以形成栅电极层116。
[0118] 注意，对于栅电极层116的侧面形状没有特别的限制。例如，也可以是锥形状。栅电极层116的侧面形状取决于用于第二蚀刻的药液等的条件。
[0119] 在此，“对第二导电膜110的蚀刻速度小，且对第一导电膜102的蚀刻速度大的条件”或者“对第二导电膜110的第一导电膜102的蚀刻选择比大的条件”是指满足以下第一必要条件和第二必要条件的条件。
[0120] 第一必要条件是指栅电极层116残留在所需要的部分的情况。需要栅电极层116的部分是指图17至图20中的以虚线表示的区域。换言之，需要的是，在第二蚀刻之后，栅电极层116以构成栅极布线、电容布线及支撑部的方式残留。为了使栅电极层构成栅极布线及电容布线，需要这些布线不断开地进行第二蚀刻。优选的是，如图1A至1C以及图20所示，在离薄膜叠层体114的侧面具有间隔d1的内侧形成栅电极层116的侧面。实施者可以根据布局适当地设定间隔d1，即可。
[0121] 第二必要条件是指由栅电极层116构成的栅极布线及电容布线的宽度d3和由源电极及漏电极层120A构成的源极布线的最小宽度d2适当的情况(参照图20)。这是因为如下缘故：当通过第二蚀刻，源电极及漏电极层120A被蚀刻时，源极布线的最小宽度d2缩小，并且源极布线的电流密度成为过大，因此电气特性降低。由此，以第一导电膜102的蚀刻速度不成为过大且第二导电膜110的蚀刻速度尽量小的条件进行第二蚀刻。除此之外，以后面要说明的第三蚀刻中的第一导电膜102的蚀刻速度尽量小的条件进行第二蚀刻。
[0122] 此外，难以增大源极布线的最小宽度d2。这是因为如下缘故：源极布线的最小宽度d2取决于与源极布线重叠的半导体层的最小宽度d4，并且为了增大源极布线的最小宽度d2而需要增大半导体层的最小宽度d4，由此难以使相邻的栅极布线和电容布线绝缘。于是，使半导体层的最小宽度d4小于所述间隔d1的大致两倍。换言之，使间隔d1大于半导体层的最小宽度d4的大致一半。
[0123] 注意，在栅极布线和与该栅极布线彼此相邻的电容布线之间至少有一处与源极布线重叠的半导体层的宽度为最小宽度d4的部分，即可。优选的是，如图20所示，将与栅极布线相邻的区域和与电容布线相邻的区域的半导体层的宽度设定为最小宽度d4，即可。
[0124] 注意，优选将由源电极及漏电极层形成的连接于像素电极层的部分的电极宽度设定为源极布线的最小宽度d2。
[0125] 如上所说明，非常重要的是根据伴随侧面蚀刻的条件进行第二蚀刻。这是因为如下缘故：通过第二蚀刻伴随对第一导电膜102的侧面蚀刻，可以使由栅电极层116构成的相邻的栅极布线和电容布线绝缘(参照图17)。
[0126] 在此，侧面蚀刻是指如下蚀刻，即不仅在被蚀刻膜的厚度方向(垂直于衬底面的方向或垂直于被蚀刻膜的基底膜的面的方向)上，还在对厚度方向垂直的方向(平行于衬底面的方向或平行于被蚀刻膜的基底膜的面的方向)上削去被蚀刻膜。受到侧面蚀刻的被蚀刻膜的端部被形成为根据对于被蚀刻膜的蚀刻气体或用于蚀刻的药液的蚀刻速度而成为各种形状，但是在很多情况下被形成为使端部具有曲面。
[0127] 注意，如图17所示，将通过第一蚀刻形成的薄膜叠层体114设计为在接触于由栅电极层116B及栅电极层116D构成的支撑部的部分变细(参照图17中的箭头所示的部分)。通过采用这种结构，可以利用第二蚀刻使栅电极层116A和栅电极层116B或栅电极层116D分断并绝缘。
[0128] 注意，如图17所示的栅电极层116B及栅电极层116D用作支撑薄膜叠层体114的支撑部。通过具有支撑部，可以防止形成在栅电极层上方的栅极绝缘膜等的剥离。再者，通过设置支撑部，可以防止利用第二蚀刻接触于栅电极层116地形成的腔体的区域多余地扩大。注意，通过设置支撑部，可以防止薄膜叠层体114因自重破坏或破损的情形并提高成品率，因此是优选的。特别是，通过设置由栅电极层116E构成的支撑部，可以获得薄膜晶体管的力学平衡，从而可以不降低成品率和可靠性地简化薄膜晶体管的步骤。
[0129] 如上所说明，优选采用湿蚀刻进行第二蚀刻。
[0130] 在采用湿蚀刻进行第二蚀刻的情况下，形成铝或钼作为第一导电膜102，形成钛或钨作为第二导电膜110，并且将包含硝酸、醋酸及磷酸的药液用于蚀刻，即可。或者，形成钼作为第一导电膜102，形成钛、铝或钨作为第二导电膜110，并且将包含过氧化氢溶液的药液用于蚀刻，即可。
[0131] 在采用湿蚀刻进行第二蚀刻的情况下，最优选的是，形成在添加有钕的铝上形成钼的叠层膜作为第一导电膜102，形成钨作为第二导电膜110，并且将包含2％的硝酸、10％的醋酸、72％的磷酸的药液用于蚀刻。通过使用具有这样的组成比的药液，第一导电膜102被蚀刻而不蚀刻第二导电膜110。注意，添加到第一导电膜102的钕是为了实现铝的低电阻化和小丘的防止而添加的。
[0132] 注意，如图17所示，俯视的栅电极层116具有角(例如，角151)。这是因为如下缘故：由于形成栅电极层116的第二蚀刻是大致各向同性地进行的，因此蚀刻为使栅电极层116的侧面和薄膜叠层体114的侧面的间隔d1成为大致相同。
[0133] 接着，缩小第一抗蚀剂掩模112而使第二导电膜110露出，并且形成第二抗蚀剂掩模118。作为缩小第一抗蚀剂掩模112来形成第二抗蚀剂118掩模的方法，例如可以举出使用氧等离子体的灰化。但是，缩小第一抗蚀剂掩模112来形成第二抗蚀剂掩模118的方法不局限于此。注意，在此说明了在第二蚀刻之后形成第二抗蚀剂掩模118的情况，但是所公开的发明不局限于此，还可以在形成第二抗蚀剂掩模118之后进行第二蚀刻。
[0134] 接着，使用第二抗蚀剂掩模118对薄膜叠层体114中的第二导电膜110进行蚀刻来形成源电极及漏电极层120(参照图2A、图5A、图8A、图11A、图14A、图18)。在此，选择如下蚀刻条件，即不产生或不容易产生对第二导电膜110以外的膜的偶然蚀刻及腐蚀。特别重要的是，以不产生或不容易产生对栅电极层116的偶然蚀刻及腐蚀的条件进行蚀刻。
[0135] 注意，源电极及漏电极层120构成源极布线、连接薄膜晶体管和像素电极的电极或用作保持电容的电容元件的一个电极。在表示为源电极及漏电极层120A或源电极及漏电极层120C的情况下是指构成源布线的电极层，在表示为源电极及漏电极层120B的情况下是指连接薄膜晶体管的漏电极和像素电极的电极层，并且在表示为源电极及漏电极层120D的情况下是指在与电容布线之间形成电容元件的一个电极层。而且，将它们总称为源电极及漏电极层120。
[0136] 注意，作为对薄膜叠层体114中的第二导电膜110的蚀刻，可以采用湿蚀刻或干蚀刻。
[0137] 接着，对薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)进行蚀刻来形成源极区及漏极区122(参照图2B、图5B、图8B、图11B、图14B、图19)。在此，选择如下蚀刻条件，即不产生或不容易产生对杂质半导体膜108及半导体膜106以外的膜的偶然蚀刻及腐蚀。特别重要的是，以不产生或不容易产生对栅电极层116的偶然蚀刻及腐蚀的条件进行蚀刻。
[0138] 注意，对薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)的蚀刻，可以采用干蚀刻或湿蚀刻。
[0139] 然后，去除第二抗蚀剂掩模118(参照图2C、图5C、图8C、图11C、图14C)，以完成薄膜晶体管(参照图2C)。如上所说明，可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。
[0140] 注意，在本说明书中，将参照图2A及图2B说明的步骤总称为第三蚀刻。如上所说明，第三蚀刻既可以以多个阶段进行，又可以以一个阶段进行。
[0141] 覆盖如上所述那样形成的薄膜晶体管地形成第二绝缘膜。在此，也可以只使用第一保护膜126形成第二绝缘膜，但是使用第一保护膜126和第二保护膜128形成(参照图3A、图6A、图9A、图12A、图15A)。与第一绝缘膜104同样地形成第一保护膜126，即可。
[0142] 通过其表面大致成为平坦的方法形成第二保护膜128。这是因为通过使第二保护膜128的表面大致平坦，可以防止形成在第二保护膜128上的像素电极层132的破裂等的缘故。因此，在此的“大致平坦”是指能够实现上述目的的程度即可，而并不被要求高平坦性。
[0143] 注意，例如可以使用感光聚酰亚胺、丙烯或环氧树脂等并通过旋涂法等来形成第二保护膜128。但是，不局限于这些材料或形成方法。
[0144] 接着，在第二绝缘膜中形成第一开口部130及第二开口部131(参照图3B、图6B、图9B、图12B、图15B)。将第一开口部130及第二开口部131形成为至少到达源电极及漏电极层的表面。第一开口部130及第二开口部131的形成方法不局限于特定的方法，而实施者根据第一开口部130的直径等适当地选择，即可。例如，通过采用光刻法进行干蚀刻，可以形成第一开口部130及第二开口部131。
[0145] 在第一开口部130之下设置有栅电极层116E。通过具有栅电极层116E，可以防止如下情况：源电极及漏电极层120B和与源电极及漏电极层120B重叠的半导体层124等弯曲，并在制造步骤中或使用时破损或破坏。因此，可以简化显示装置的制造步骤而不降低成品率及可靠性。
[0146] 注意，当通过光刻法形成开口部时，使用一个光掩模。
[0147] 接着，在第二绝缘膜上形成像素电极层132(参照图3C、图6C、图9C、图12C、图15C、图20)。将像素电极层132形成为通过第一开口部连接到源电极及漏电极层120。具体而言，将像素电极层132形成为通过第一开口部130连接到源电极及漏电极层120B，并通过第二开口部131连接到源电极及漏电极层120D。优选使用具有透光性的导电材料形成像素电极层132。在此，作为具有透光性的导电材料，可以举出铟锡氧化物(下面称为ITO)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物或添加有氧化硅的铟锡氧化物等。通过溅射法或CVD法等形成具有透光性的导电材料的膜，即可，但是不局限于特定的方法。此外，至于像素电极层132，可以是单层或层叠多个膜而成的叠层膜。
[0148] 注意，在本实施方式中，只有像素电极层132使用具有透光性的导电材料，但是本发明不局限于此。作为第一导电膜102及第二导电膜110的材料，也可以使用具有透光性的导电材料。
[0149] 注意，当通过光刻法形成像素电极层132时，使用一个光掩模。
[0150] 如上所说明，根据本实施方式的有源矩阵衬底的制造(所谓的阵列步骤)结束。如本实施方式所说明，通过利用侧面蚀刻形成栅电极层并使用多级灰度掩模形成源电极及漏电极层，可以使用一个掩模制造薄膜晶体管。
[0151] 应用上述制造方法制造的薄膜晶体管包括如下结构：在栅电极层上具有栅极绝缘膜，在所述栅极绝缘膜上具有半导体层，在所述半导体层上具有源极区及漏极区，在所述源极区及漏极区上具有源电极及漏电极，与所述栅电极层的侧面接触地具有腔体(参照图3C)。通过形成为与栅电极层的侧面接触地具有腔体，可以制造栅电极层端部中的泄漏电流小的薄膜晶体管。
[0152] 注意，在上述说明中，形成具有凹部的抗蚀剂掩模作为第一抗蚀剂掩模，但是所公开的发明不局限于此，还可以使用通常的光掩模形成第一抗蚀剂掩模。参照图25至图27简单地说明当形成第一抗蚀剂掩模时不使用多级灰度掩模的情况。
[0153] 注意，图25、图26及图27分别对应于图16、图17及图18。
[0154] 首先，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110，并且在第二导电膜110上形成第一抗蚀剂掩模170。第一抗蚀剂掩模170与第一抗蚀剂掩模112不同，没有设置凹部，且形成为使其整个表面具有大致相同的厚度。也就是，可以不使用多级灰度掩模而使用通常的光掩模形成第一抗蚀剂掩模170。
[0155] 接着，使用第一抗蚀剂掩模170进行第一蚀刻。换言之，以至少使第一导电膜102的表面露出的方式通过蚀刻对第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行构图，以在第一导电膜102上形成薄膜叠层体114(参照图25)。
[0156] 接着，通过进行第二蚀刻形成栅电极层116(参照图26)。然后，通过剥离等去除第一抗蚀剂掩模170。
[0157] 接着，在薄膜叠层体114上形成第二抗蚀剂掩模171，然后使用第二抗蚀剂掩模171形成源电极及漏电极层120(参照图27)。其他步骤与使用多级灰度掩模时的说明同样。
[0158] 如上所说明，可以不使用多级灰度掩模地制造薄膜晶体管。但是，所使用的掩模数目与使用多级灰度掩模的情况相比多一个。也就是，可以使用两个光掩模制造薄膜晶体管。在此情况下，可以使用四个光掩模制造具有像素晶体管的有源矩阵衬底。因此，减少所使用的光掩模的数目，从而可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。再者，可以高成品率地制造并降低成本。此外，通过具有由栅电极层116E构成的支撑部，可以获得薄膜晶体管的力学平衡，并可以不降低成品率及可靠性地简化薄膜晶体管的制造步骤。
[0159] 在此，参照图21至23C说明通过上述步骤制造的有源矩阵衬底的端子连接部。
[0160] 图21至23C示出通过上述步骤制造的有源矩阵衬底中的栅极布线一侧的端子连接部及源极布线一侧的端子连接部的俯视图及截面图。
[0161] 图21示出在栅极布线一侧的端子连接部及源极布线一侧的端子连接部中的从像素部延伸的栅极布线及源极布线的俯视图。
[0162] 图22示出沿着图21的X-X′的截面图。也就是，图22示出栅极布线一侧的端子连接部中的截面图。在图22中，只有栅电极层116露出。端子部连接到该栅电极层116露出的区域。
[0163] 图23A至23C示出沿着图21的Y-Y′的截面图。也就是，图23A至23C示出源极布线一侧的端子连接部中的截面图。在图23A至23C的Y-Y′中，栅电极层116和源电极及漏电极层120经由像素电极层132连接。图23A至23C示出栅电极层116和源电极及漏电极层120的各种连接方式。至于根据所公开的发明的显示装置的端子连接部，可以采用这些连接方式中的任何一种或图23A至23C所示的方式之外的连接方式。通过使源电极及漏电极层120连接到栅电极层116，可以使端子的连接部的高度大致相等。
[0164] 注意，开口部的数目不局限于图23A至23C所示的开口部的数目，既可以对于一个端子设置一个开口部，又可以对于一个端子设置多个开口部。通过对于一个端子设置多个开口部，即使因为形成开口部的蚀刻步骤不充分等的理由，而不能获得优质开口部也可以利用其他开口部实现电连接。再者，当顺利地形成所有开口部时，也可以扩大接触的面积，因此可以减少接触电阻，所以是优选的。
[0165] 在图23A中，通过蚀刻等去除第一保护膜126及第二保护膜128的端部，使栅电极层116和源电极及漏电极层120露出，并且通过该露出的区域中形成像素电极层132，实现电连接。图21所示的俯视图相当于图23A的俯视图。
[0166] 注意，可以在形成第一开口部130及第二开口部131的同时，形成栅电极层116和源电极及漏电极层120露出的区域。
[0167] 在图23B中，在第一保护膜126及第二保护膜128中设置第三开口部160A，并且通过蚀刻等去除第一保护膜126及第二保护膜128的端部，使栅电极层116和源电极及漏电极层120露出。通过在该露出的区域中形成像素电极层132，实现电连接。
[0168] 注意，可以在形成第一开口部130及第二开口部131的同时，形成第三开口部160A及栅电极层116露出的区域。
[0169] 在图23C中，通过在第一保护膜126及第二保护膜128中设置第三开口部160B及第四开口部161，使栅电极层116和源电极及漏电极层120露出，并且通过在该露出的区域中形成像素电极层132，实现电连接。在此，与图23A及23B同样地通过蚀刻等去除第一保护膜126及第二保护膜128的端部，但是将该区域用作端子的连接部。
[0170] 注意，当形成第一开口部130及第二开口部131的同时，形成第三开口部160B及第四开口部161和栅电极层116露出的区域。
[0171] 接着，说明使用通过上述步骤制造的显示装置的有源矩阵衬底制造液晶显示装置的方法，即制盒(cell)步骤及模块步骤。但是，对于根据本实施方式的显示装置的制造方法中的制盒步骤及模块步骤没有特别的限制。
[0172] 在制盒步骤中，贴合通过上述步骤制造的有源矩阵衬底和与此相对的衬底(下面，称为对置衬底)并注入液晶。首先，在下面对于对置衬底的制造方法进行简单的说明。注意，在没有特别说明时，形成在对置衬底上的膜也可以是单层或叠层。
[0173] 首先，在衬底上形成遮光层，在遮光层上形成红色、绿色、蓝色中任一种彩色滤光片层，在其上选择性地形成像素电极层，并且在像素电极层上形成肋材。注意，在此，作为衬底使用与衬底100同样的衬底，即可。也就是，使用玻璃衬底，即可。
[0174] 作为遮光层，选择性地形成具有遮光性的材料的膜。作为具有遮光性的材料，例如可以使用包含黑色树脂(碳黑)的有机树脂。或者，可以使用以铬为主要成分的材料膜的叠层膜。以铬为主要成分的材料膜是指铬、氧化铬或氮化铬。用于遮光层的材料只要是具有遮光性的材料，就没有特别的限制。通过采用光刻法等选择性地形成具有遮光性的膜。
[0175] 使用有机树脂膜选择性地形成彩色滤光片层，即可。在该有机树脂中当从背光灯照射白色光时，只能够使红色、绿色、蓝色中任一种光透过。通过在形成时进行分别涂敷，可以选择性地形成彩色滤光片层。作为彩色滤光片的排列，采用条形排列、三角排列或正方排列，即可。
[0176] 像素电极层可以与有源矩阵衬底所具有的像素电极层132同样地形成。但是，因为不需要选择性地形成，所以形成在整个表面，即可。
[0177] 形成在像素电极上的肋材是指为扩大视角而形成的图案形成了的有机树脂膜。注意，在并没有需要时，也可以不形成。
[0178] 注意，作为对置衬底的制造方法，还可以考虑到各种方式。例如，也可以在形成彩色滤光片层之后，在形成像素电极层之前形成外敷层。通过形成外敷层，可以提高像素电极的被形成面的平坦性，从而提高成品率。此外，可以防止包括在彩色滤光片层中的材料的一部分侵入到液晶材料中。作为外敷层，使用以丙烯树脂或环氧树脂为基础的热固化材料。
[0179] 此外，在形成肋材之前或后，也可以形成支柱间隔物(柱状间隔物)作为间隔物。支柱间隔物是指为了将有源矩阵衬底和对置衬底之间的间隔保持为一定而以一定间隔形成在对置衬底上的结构物。在使用珠状间隔物(球状间隔物)的情况下，也可以不形成支柱间隔物。
[0180] 接着，将取向膜形成在有源矩阵衬底及对置衬底。例如，通过如下步骤形成取向膜，即将聚酰亚胺树脂等溶化在有机溶剂中，通过印刷法或旋涂法等涂敷它，然后进行干燥和焙烧。所形成的取向膜的厚度一般约为50nm以上且100nm以下左右。对取向膜进行摩擦处理以使液晶分子具有一定的预倾角取向。例如，通过使用丛密绒毛的布如天鹅绒等擦取向膜，来进行摩擦处理。
[0181] 接着，使用密封剂贴合有源矩阵衬底和对置衬底。当在对置衬底没有设置支柱间隔物的情况下，优选将珠状间隔物分散在所希望的区域中并贴合。
[0182] 接着，通过滴落等将液晶材料注入到贴合的有源矩阵衬底和对置衬底之间。在注入液晶材料之后，使用紫外线固化树脂等密封注入口。或者，也可以在将液晶材料滴落之后，贴合有源矩阵衬底和对置衬底。
[0183] 接着，将偏振片贴附到贴合有源矩阵衬底和对置衬底的液晶盒的双面而结束制盒步骤。
[0184] 接着，作为模块步骤，将FPC(柔性印刷电路)连接到端子部的输入端子(图23A至23C中的栅电极层116露出的区域)。在FPC中在有机树脂薄膜如聚酰亚胺等上形成由导电膜构成的布线，并且FPC隔着各向异性导电膏剂(下面，称为ACP)连接到输入端子。ACP由用作粘合剂的膏剂和具有镀金等的直径为几十μm至几百μm的导电表面的粒子构成。通过混入在膏剂中的粒子接触于输入端子上的导电层和连接到形成在FPC中的布线的端子上的导电层，实现电连接。注意，也可以在FPC的连接之后将偏振片贴附到有源矩阵衬底和对置衬底。如上所述，可以制造用于显示装置的液晶面板。
[0185] 如上所述，可以使用三个或四个光掩模制造用于显示装置的具有像素晶体管的有源矩阵衬底。
[0186] 因此，可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。更具体地，可以如上所说明那样地使用一个或两个光掩模制造薄膜晶体管。此外，可以使用三个或四个光掩模制造具有像素晶体管的有源矩阵衬底。由此，所使用的光掩模的数目减少，从而可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。
[0187] 可以不通过复杂步骤如背面曝光、抗蚀剂回流及剥离法等而大幅度地缩减薄膜晶体管的制造步骤数目。因此，可以不通过复杂步骤而大幅度地缩减显示装置的制造步骤数目。
[0188] 此外，可以维持薄膜晶体管的电气特性并大幅度地缩减薄膜晶体管的制造步骤。
[0189] 再者，借助于上述效果，可以大幅度地缩减制造成本。
[0190] 除了上述效果之外，因为显示装置所具有的薄膜晶体管获得力学稳定，所以不降低成品率及可靠性地简化显示装置的制造步骤。
[0191] 注意，所公开的发明不局限于液晶显示装置而还可以应用于其他显示装置。
[0192] 实施方式2
[0193] 在本实施方式中，参照图28A至图41说明与实施方式1不同的方式。
[0194] 注意，图34至图38示出本实施方式的薄膜晶体管的俯视图，而图38是形成了像素电极的完成图。图28A至图30C是沿着图34至图38的A-A′的截面图。图31A至图33C是沿着图34至图38的B-B′的截面图。
[0195] 首先，在衬底200上形成第一导电膜202、第一绝缘膜204、半导体膜206、杂质半导体膜208及第二导电膜210。作为衬底200，可以使用与实施方式1中的衬底100同样的衬底。可以与实施方式1中的第一导电膜102同样地形成第一导电膜202。可以与实施方式1中的第一绝缘膜104同样地形成第一绝缘膜204。可以与实施方式1中的半导体膜106同样地形成半导体膜206。可以与实施方式1中的杂质半导体膜108同样地形成杂质半导体膜208。可以与实施方式1中的第二导电膜110同样地形成第二导电膜210。
[0196] 接着，在第二导电膜210上形成第一抗蚀剂掩模212(参照图28A、图31A)。第一抗蚀剂掩模212是与实施方式1中的第一抗蚀剂掩模112同样的具有凹部及凸部的抗蚀剂掩模，可以换言之，由厚度不同的多个区域(在此为两个区域)构成的抗蚀剂掩模。在第一抗蚀剂掩模212中，厚的区域称为第一抗蚀剂掩模212的凸部，而薄的区域称为第一抗蚀剂掩模212的凹部。
[0197] 在第一抗蚀剂掩模212中，在形成源电极及漏电极层220的区域中形成凸部，并且在没有源电极及漏电极层220且形成为使半导体层露出的区域中形成凹部。
[0198] 第一抗蚀剂掩模212可以与实施方式1中的第一抗蚀剂掩模112同样地使用一般的多级灰度掩模形成。
[0199] 接着，使用第一抗蚀剂掩模212进行第一蚀刻。换言之，通过蚀刻对第一绝缘膜204、半导体膜206、杂质半导体膜208及第二导电膜210进行构图，以形成薄膜叠层体214(参照图28B、图31B、图34)。第一蚀刻可以与实施方式1中说明的第一蚀刻同样地进行，并且以至少使第一导电膜202露出的方式进行。
[0200] 接着，通过使用第一抗蚀剂掩模212进行第二蚀刻。也就是，通过蚀刻对第一导电膜202进行构图，以形成栅电极层216(参照图28C、图31C、图35)。在本说明书中，将该蚀刻步骤称为第二蚀刻。
[0201] 注意，栅电极层216构成栅极布线、电容布线及支撑部，但是在表示为栅电极层216A的情况下是指构成栅极布线的栅电极层，在表示为栅电极层216B或栅电极层216D的情况下是指构成支撑部的栅电极层，在表示为栅电极层216C的情况下是指构成电容布线的栅电极层。而且，将它们总称为栅电极层216。
[0202] 以如下蚀刻条件进行第二蚀刻，即由第一导电膜202形成的栅电极层216的侧面形成在薄膜叠层体214侧面的内侧。换言之，以栅电极层216的侧面与薄膜叠层体214底面接触地形成的方式进行蚀刻。再者，以相对于第二导电膜210的蚀刻速度小，且相对于第一导电膜202的蚀刻速度大的条件进行。换言之，以第一导电膜202对第二导电膜210的蚀刻选择比大的条件进行。通过以这种条件进行第二蚀刻，可以形成栅电极层216。
[0203] 注意，对于栅电极层216的侧面形状没有特别的限制。例如，可以是锥形状。栅电极层216的侧面形状取决于用于第二蚀刻的药液等条件。
[0204] 在此，“相对于第二导电膜210的蚀刻速度小，且相对于第一导电膜202的蚀刻速度大的条件”或者“第一导电膜202对第二导电膜210的蚀刻选择比大的条件”是指满足以下第一必要条件和第二必要条件的条件。
[0205] 第一必要条件是指栅电极层216残留在所需要的部分。需要栅电极层216的部分是指图35至图38中的以虚线表示的区域。换言之，需要的是，在第二蚀刻之后，栅电极层216以构成栅极布线、电容布线及支撑部的方式残留。为了栅电极层构成栅极布线及电容布线，需要这些布线不断开地进行第二蚀刻。优选的是，如图28A至28C以及图35所示，在离薄膜叠层体214的侧面具有间隔d1的内侧形成栅电极层216的侧面。实施者可以根据布局适当地设定d1，即可。
[0206] 第二必要条件是指由栅电极层216构成的栅极布线及电容布线的宽度d3和由源电极及漏电极层220A构成的源极布线的最小宽度d2适当(参照图38)。这是因为如下缘故：当通过第二蚀刻，源电极及漏电极层220A被蚀刻时，源极布线的最小宽度d2缩小，并且源极布线的电流密度成为过大，因此电气特性降低。因此，以第一导电膜202的蚀刻速度不成为过大且第二导电膜210的蚀刻速度尽量小的条件进行第二蚀刻。除此之外，后面要说明的第三蚀刻中的第一导电膜202的蚀刻速度尽量小的条件进行。
[0207] 此外，难以增大源极布线的最小宽度d2。这是因为如下缘故：源极布线的最小宽度d2取决于与源极布线重叠的半导体层的最小宽度d4，并且为了增大源极布线的最小宽度d2而需要增大半导体层的最小宽度d4，由此难以使相邻的栅极布线和电容布线绝缘。于是，使半导体层的最小宽度d4小于所述间隔d1的大致两倍。换言之，使间隔d1大于半导体层的最小宽度d4的大致一半。
[0208] 注意，在栅极布线和与该栅极布线彼此相邻的电容布线之间至少一个与源极布线重叠的半导体层的宽度为最小宽度d4的部分，即可。优选的是，如图38所示，将与栅极布线相邻的区域和与电容布线相邻的区域的半导体层的宽度设定为最小宽度d4，即可。
[0209] 注意，优选将由源电极及漏电极层形成的连接于像素电极层的部分的电极宽度设定为源极布线的最小宽度d2。
[0210] 如上所说明，在本实施方式中也与实施方式1同样地，非常重要的是根据伴随侧面蚀刻的条件进行第二蚀刻。通过第二蚀刻伴随第一导电膜202的侧面蚀刻，可以使由栅电极层216构成的相邻的栅极布线和电容布线绝缘。
[0211] 注意，如图35所示，将通过第一蚀刻形成的薄膜叠层体214设计为在接触于由栅电极层216B及栅电极层216D构成的支撑部的部分变细(参照图35中的两个箭头所示的部分)。通过采用这种结构，可以利用第二蚀刻使栅电极层216A和栅电极层216B或栅电极层216D分断并绝缘。
[0212] 注意，如图35所示的栅电极层216B及栅电极层216D用作支撑薄膜叠层体214的支撑部。通过具有支撑部，可以防止形成在栅电极层上方的栅极绝缘膜等的剥离。再者，通过设置支撑部，可以防止利用第二蚀刻接触于栅电极层216地形成的腔体的区域多余地扩大。注意，通过设置支撑部，可以防止薄膜叠层体214因自量破坏或破损并提高成品率，因此是优选的。
[0213] 特别是，通过利用不仅用作电容布线还用作支撑部的栅电极层216C，可以获得薄膜晶体管的力学平衡，从而可以不降低成品率和可靠性地简化薄膜晶体管的步骤。
[0214] 如上所说明，优选采用湿蚀刻进行第二蚀刻。
[0215] 在采用湿蚀刻进行第二蚀刻的情况下，形成铝或钼作为第一导电膜202，形成钛或钨作为第二导电膜210，并且将包含硝酸、醋酸及磷酸的药液用于蚀刻，即可。或者，形成钼作为第一导电膜202，形成钛、铝或钨作为第二导电膜210，并且将包含过氧化氢溶液的药液用于蚀刻，即可。
[0216] 在采用湿蚀刻进行第二蚀刻的情况下，最优选的是，形成在添加钕的铝上形成钼的叠层膜作为第一导电膜202，形成钨作为第二导电膜210，并且将包含2％的硝酸、10％的醋酸、72％的磷酸的药液用于蚀刻。通过使用具有这样组成比的药液，第一导电膜202被蚀刻而不使第二导电膜210蚀刻。注意，添加到第一导电膜202的钕是为了铝的低电阻化和小丘防止而添加的。
[0217] 注意，如图35所示，俯视的栅电极层216具有角(例如，角251)。这是因为如下缘故：由于形成栅电极层216的第二蚀刻是大致各向同性地进行的，因此蚀刻为使栅电极层216的侧面和薄膜叠层体214的侧面的间隔d1为大致相同。
[0218] 接着，缩小第一抗蚀剂掩模212而使第二导电膜210露出，并且形成第二抗蚀剂掩模218。
[0219] 接着，使用第二抗蚀剂掩模218对薄膜叠层体214中的第二导电膜210进行蚀刻来形成源电极及漏电极层220(参照图29A、图32A、图36)。在此，选择如下蚀刻条件，即不产生或难以产生第二导电膜210以外的膜的偶然蚀刻及腐蚀。特别重要的是，以不产生或难以产生栅电极层216的偶然蚀刻及腐蚀的条件进行蚀刻。
[0220] 注意，各个源电极及漏电极层220构成源极布线、连接薄膜晶体管和像素电极的电极或用作保持电容的电容元件的一方电极。在表示为源电极及漏电极层220A或源电极及漏电极层220C的情况下是指构成源布线的电极层，在表示为源电极及漏电极层220B的情况下是指连接薄膜晶体管的漏电极和像素电极的电极层，并在与电容布线之间形成电容元件的一方电极层。而且，将它们总称为源电极及漏电极层220。
[0221] 注意，作为薄膜叠层体214中的第二导电膜210的蚀刻，可以采用湿蚀刻或干蚀刻。
[0222] 接着，对薄膜叠层体214中的杂质半导体膜208及半导体膜206的上部(背沟道部)进行蚀刻来形成源极区及漏极区222(参照图29B、图32B、图37)。在此，选择如下蚀刻条件，即不产生或难以产生杂质半导体膜208及半导体膜206以外的膜的偶然蚀刻及腐蚀。特别重要的是，以不产生或难以产生栅电极层216的偶然蚀刻及腐蚀的条件进行蚀刻。
[0223] 注意，作为薄膜叠层体214中的杂质半导体膜208及半导体膜206的上部(背沟道部)的蚀刻，可以采用干蚀刻或湿蚀刻。
[0224] 然后，去除第二抗蚀剂掩模218(参照图29C、图32C)而完成薄膜晶体管(参照图29C)。如上所说明，可以使用一个掩模(多级灰度掩模)制造薄膜晶体管。
[0225] 在本说明书中，将参照图29A及图29B说明的步骤总称为第三蚀刻。如上所说明，第三蚀刻既可以分多个阶段进行，又可以一同进行。
[0226] 覆盖如上所述那样形成的薄膜晶体管地形成第二绝缘膜。在此，也可以只使用第一保护膜226形成第二绝缘膜，但是优选使用第一保护膜226和第二保护膜228形成(参照图30A、图33A)。可以与实施方式1中的第一保护膜126和第二保护膜128同样地形成第一保护膜226，并且可以与实施方式1中的第二保护膜128同样地采用成为大致平坦的方法形成第二保护膜228。
[0227] 接着，在第二绝缘膜中形成第一开口部230(参照图30B、图33B)。将第一开口部230形成为至少到达源电极及漏电极层的表面。第一开口部230的形成方法不局限于特定的方法，实施者根据第一开口部230的直径等适当地选择，即可。例如，通过采用光刻法进行干蚀刻，可以形成第一开口部230。在实施方式1中，在每个像素中需要设置两个用作连接源电极及漏电极层和像素电极层的开口部，但是，在本实施方式中，在每个像素中设置一个开口部，即可。由此，可以提高成品率。此外，开口部可以获得大的余量，从而进一步提高成品率。
[0228] 在第一开口部230之下设置有栅电极层216C。通过具有栅电极层216C，可以防止如下情况：源电极及漏电极层220B和与源电极及漏电极层220B重叠的半导体层224等弯曲，并在制造步骤中或使用时破损或破坏。因此，可以简化显示装置的制造步骤而不降低成品率及可靠性。
[0229] 注意，当通过光刻法形成开口部时，使用一个光掩模。
[0230] 接着，在第二绝缘膜上形成像素电极层232(参照图30C、图33C、图38)。将像素电极层332形成为通过开口部连接到源电极及漏电极层220。具体而言，将像素电极层232形成为通过第一开口部230连接到源电极及漏电极层220C。优选使用具有透光性的导电材料形成像素电极层232。在此，作为具有透光性的导电材料，可以举出铟锡氧化物(下面称为ITO)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物或添加有氧化硅的铟锡氧化物等。通过溅射法或CVD法等形成具有透光性的导电材料的膜，即可，但是不局限于特定的方法。此外，至于像素电极层232，可以是单层或层叠多个膜而成的叠层膜。
[0231] 注意，在本实施方式中，只有像素电极层232使用具有透光性的导电材料，但是所公开的发明不局限于此。作为第一导电膜202及第二导电膜210的材料，也可以使用具有透光性的导电材料。
[0232] 注意，当通过光刻法形成像素电极层232时，使用一个光掩模。
[0233] 如上所说明，完成本实施方式的有源矩阵衬底的制造(所谓的阵列步骤)。如本实施方式所说明，通过利用侧面蚀刻形成栅电极层并使用多级灰度掩模形成源电极及漏电极层，可以使用一个掩模制造薄膜晶体管。
[0234] 应用所公开的发明的制造方法制造的薄膜晶体管包括如下结构：在栅电极层上具有栅极绝缘膜，在所述栅极绝缘膜上具有半导体层，在所述半导体层上具有源极区及漏极区，在所述源极区及漏极区上具有源电极及漏电极，与所述栅电极层的侧面接触地具有腔体(参照图30C)。通过形成为与栅电极层的侧面接触地具有腔体，可以制造栅电极层端部中的泄漏电流小的薄膜晶体管。
[0235] 注意，在上述说明中，形成具有凹部的抗蚀剂掩模作为第一抗蚀剂掩模，但是所公开的发明不局限于此而还可以使用通常的光掩模形成第一抗蚀剂掩模。参照图39至图41简单地说明当形成第一抗蚀剂掩模时不使用多级灰度掩模的情况。
[0236] 注意，图39、图40及图41对应于图34、图35及图36。
[0237] 首先，在衬底200上形成第一导电膜202、第一绝缘膜204、半导体膜206、杂质半导体膜208及第二导电膜210，并且在第二导电膜210上形成第一抗蚀剂掩模270。第一抗蚀剂掩模270与第一抗蚀剂掩模212不同，没有设置凹部，且形成为使其整个表面具有大致相同的厚度。也就是，也可以不使用多级灰度掩模而使用通常的光掩模形成第一抗蚀剂掩模270。
[0238] 接着，使用第一抗蚀剂掩模270进行第一蚀刻。换言之，以至少使第一导电膜202的表面露出的方式通过蚀刻对第一绝缘膜204、半导体膜206、杂质半导体膜208及第二导电膜210进行构图，以在第一导电膜202上形成薄膜叠层体214(参照图39)。
[0239] 接着，通过进行第二蚀刻形成栅电极层216(参照图40)。然后，通过剥离等去除第一抗蚀剂掩模270。
[0240] 接着，在薄膜叠层体214上形成第二抗蚀剂掩模271(第二抗蚀剂掩模271A至271C)，然后使用该第二抗蚀剂掩模271形成源电极及漏电极层220。其他步骤与使用多级灰度掩模的情况的说明同样。
[0241] 如上所说明，可以不使用多级灰度掩模而制造薄膜晶体管。但是，所使用的掩模数目与使用多级灰度掩模的情况相比多一个。也就是，可以使用两个光掩模制造薄膜晶体管。此外，可以使用四个光掩模制造具有像素晶体管的有源矩阵衬底。因此，减少所使用的光掩模的数目，从而可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。再者，可以高成品率地制造并降低成本。此外，通过具有由栅电极层216C构成的支撑部，可以获得薄膜晶体管的力学平衡，并可以在不降低成品率及可靠性的情况下简化薄膜晶体管的制造步骤。
[0242] 如上所述，可以使用三个或四个光掩模制造用于显示装置的具有像素晶体管的有源矩阵衬底。
[0243] 因此，可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。更具体地，可以如上所说明那样地使用一个或两个光掩模制造薄膜晶体管。此外，可以使用三个或四个光掩模制造具有像素晶体管的有源矩阵衬底。由此，所使用的光掩模的数目减少，从而可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。
[0244] 可以不通过复杂步骤如背面曝光、抗蚀剂回流及剥离法等而大幅度地缩减薄膜晶体管的制造步骤数目。因此，可以不通过复杂步骤而大幅度地缩减显示装置的制造步骤数目。
[0245] 此外，可以维持薄膜晶体管的电气特性并大幅度地缩减薄膜晶体管的制造步骤。
[0246] 再者，借助于上述效果，可以大幅度地缩减制造成本。
[0247] 除了上述效果之外，因为显示装置所具有的薄膜晶体管获得力学稳定，所以在不降低成品率及可靠性的情况下简化显示装置的制造步骤。再者，通过应用根据本实施方式的制造方法，只要在每个像素中设置一个开口部，从而开口部可以获得大的余量。由此，可以提高成品率。
[0248] 由于本实施方式中的栅电极层216C的被蚀刻部分的体积比实施方式1中的栅电极层116E大，并且接触于蚀刻液或蚀刻气体等的面积大，因此可以控制性良好地进行蚀刻且在工序中获得大的余量。
[0249] 注意，所公开的发明不局限于液晶显示装置而还可以应用于其他显示装置。
[0250] 实施方式3
[0251] 在本实施方式中，对于组装通过实施方式1及实施方式2所说明的方法制造的显示面板或显示装置作为显示部的电子设备，参照图42A至图44C进行说明。作为这种电子设备，例如可以举出相机如摄像机或数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、便携电话或电子书等)。图42A和42B示出这些电子设备的一例。
[0252] 图42A示出电视装置。通过将应用所公开的发明制造的显示面板组装到框体中，可以完成图42A所示的电视装置。由应用实施方式1及实施方式2所说明的制造方法的显示面板形成主屏323，并且作为其他辅助设备具备扬声器部329、操作开关等。
[0253] 如图42A所示，将应用实施方式1及实施方式2所说明的制造方法的显示用面板322组装到框体321中，可以由接收器325接收普通的电视广播。而且，通过经由调制解调器324连接到采用有线或无线方式的通信网络，也可以进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。通过利用组装到框体中的开关或另外提供的遥控装置326，可以进行电视装置的操作。也可以在该遥控装置326中设置有用于显示输出信息的显示部327。
[0254] 另外，也可以在电视装置中，除了主屏323之外，还由第二显示面板形成子屏328，并附加显示频道或音量等的结构。
[0255] 图43是表示电视装置的主要结构的框图。在显示区中形成像素部351。信号线驱动电路352和扫描线驱动电路353也可以以COG方式安装到显示面板。
[0256] 作为其他外部电路的结构，图像信号的输入一侧具有图像信号放大电路355、图像信号处理电路356、以及控制电路357等，该图像信号放大电路355放大由调谐器354接收的信号中的图像信号，该图像信号处理电路356将从图像信号放大电路355输出的信号转换为对应于红色、绿色、蓝色各种颜色的颜色信号，该控制电路357将所述图像信号转换为驱动器IC的输入规格。控制电路357将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以采用如下结构，即在信号线一侧设置信号分割电路358，并将输入数字信号分割为整数个来供给。
[0257] 由调谐器354接收的信号中的音频信号被传送到音频信号放大电路359，并且其输出经过音频信号处理电路360供给到扬声器363。控制电路361从输入部362接收接收站(接收频率)及音量的控制信息，并且将信号传送到调谐器354及音频信号处理电路360。
[0258] 当然，所公开的发明不局限于电视装置而还可以用于个人计算机的监视器、大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。因此，可以提高这些显示媒体的生产率。
[0259] 通过利用将实施方式1及实施方式2所说明的显示装置的制造方法应用于主屏323、子屏328的显示面板或显示装置，可以提高电视装置的生产率。
[0260] 此外，图42B所示的便携式计算机包括主体331及显示部332等。通过将应用实施方式1及实施方式2所说明的显示装置的制造方法的显示面板或显示装置用于显示部332，可以提高计算机的生产率。
[0261] 图44A至44C是便携电话的一例，图44A是前视图，图44B是后视图，图44C是当滑动两个框体时的前视图。便携电话由两个框体，即框体301以及302构成。便携电话具有便携电话和便携式信息终端双方的功能，内置有计算机，并且除了进行声音通话之外还可以处理各种各样的数据，即是所谓的智能电话(Smartphone)。
[0262] 便携电话由框体301以及框体302构成。框体301具备显示部303、扬声器304、麦克风305、操作键306、定位装置307、表面相机用透镜308、外部连接端子插口309、以及耳机端子310等，并且框体302由键盘311、外部存储器插槽312、背面相机313、灯314等构成。此外，天线被内置在框体301中。
[0263] 此外，便携电话还可以在上述结构的基础上内置非接触IC芯片、小型记录装置等。
[0264] 相重合的框体301和框体302(示出于图44A)可以滑动，则如图44C那样展开。可以将应用实施方式1及实施方式2所说明的显示装置的制造方法的显示面板或显示装置安装到显示部303中。由于在与显示部303相同的面上具备表面相机用透镜308，所以可以进行视频通话。此外，通过将显示部303用作取景器，可以使用背面相机313以及灯314进行静态图像以及动态图像的摄影。
[0265] 通过利用扬声器304和麦克风305，可以将便携电话用作声音记录装置(录音装置)或声音再现装置。此外，可以利用操作键306进行电话的拨打和接收、电子邮件等的简单的信息输入操作、表示于显示部的画面的滚动操作、选择表示于显示部的信息等的指针移动操作等。
[0266] 此外，当处理的信息较多时如制作文件、用作便携式信息终端等，使用键盘311是较方便的。再者，通过使相重合的框体301和框体302(图44A)滑动，可以如图44C那样展开。当用作便携式信息终端时，可以使用键盘311及定位装置307进行顺利的操作。外部连接端子插口309可以与AC适配器以及USB电缆等的各种电缆连接，并可以进行充电以及与个人计算机等的数据通信。此外，通过对外部存储器插槽312插入记录媒体，可以进行更大量的数据存储以及转移。
[0267] 框体302的背面(图44B)具备背面相机313及灯314，并且可以将显示部303用作取景器而进行静态图像以及动态图像的摄影。
[0268] 此外，除了上述功能结构之外，还可以具备红外线通信功能、USB端口、数字电视(one-seg)接收功能、非接触IC芯片或耳机插口等。
[0269] 由于可以应用实施方式1及实施方式2所说明的薄膜晶体管及显示装置的制造方法制造本实施方式所说明的各种电子设备，因此通过应用本发明，可以提高这些电子设备的生产率。
[0270] 由此，通过应用本发明，可以大幅度地缩减这些电子设备的制造成本。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 微多孔膜 | 2021-08-12 | 1 |
| 用于电容式传声器隔膜的支撑设备 | 2020-06-01 | 1 |
| 一种薄膜残留应力测试结构及其制作方法 | 2022-12-11 | 1 |
| 一种半自动柔性电池组件贴膜装置 | 2020-11-12 | 1 |
| 污水处理系统和污水处理方法 | 2021-07-17 | 4 |
| 一种热能胶辊滚涂式底托板覆膜装置 | 2022-08-20 | 5 |
| 加宽型自支撑硅氧碳薄膜制备装置及制备方法 | 2020-06-13 | 3 |
| 一种用于缓解常规皮肤问题的药物凝胶系统及其制备方法 | 2022-07-26 | 3 |
| 一种显示面板及其液晶显示装置 | 2022-01-05 | 5 |
| 一种压力钢管单件瓦片加劲环焊接胎膜平台 | 2022-03-07 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
支撑膜热门专利
QQ群二维码
意见反馈
意见反馈