延迟电路和包括该延迟电路的半导体装置专利检索-锁定环紧固件扣件专利检索查询-专利查询网

延迟电路和包括该延迟电路的 半导体装置

阅读：331发布：2023-02-22

专利汇可以提供延迟电路和包括该延迟电路的半导体装置专利检索，专利查询，专利分析的服务。并且本实用新型公开了延迟电路和包括该延迟电路的半导体装置。该延迟电路包括：第一延迟锁定环，其包括与时钟信号输入端连接的且由第一组延迟单元构成的第一延迟链；以及第二延迟锁定环，其包括与时钟信号输入端连接的且由相互连接的第二组延迟单元和第三组延迟单元构成的第二延迟链，其中，第一组延迟单元输出的第一延迟信号的第一延迟时间、第二组延迟单元输出的第二延迟信号的第二延迟时间以及第三组延迟单元输出的第三延迟信号的第三延迟时间各不相同，并且第一延迟时间大于第三延迟时间。通过本实用新型提供的技术方案，可以减小不同延迟锁定环所输出的延迟信号之间的延迟时间差。(ESM)同样的发明创造已同日申请发明专利，下面是延迟电路和包括该延迟电路的半导体装置专利的具体信息内容。

权利要求

1.一种延迟电路，其特征在于，所述延迟电路包括：
第一延迟锁定环，其包括与时钟信号输入端连接的且由第一组延迟单元构成的第一延迟链；以及
第二延迟锁定环，其包括与所述时钟信号输入端连接的且由相互连接的第二组延迟单元和第三组延迟单元构成的第二延迟链，
其中，所述第一组延迟单元输出的第一延迟信号的第一延迟时间、所述第二组延迟单元输出的第二延迟信号的第二延迟时间以及所述第三组延迟单元输出的第三延迟信号的第三延迟时间各不相同，并且所述第一延迟时间大于所述第三延迟时间。
2.根据权利要求1所述的延迟电路，其特征在于，
所述第一延迟锁定环还包括第一电压产生电路，其第一电压输出端与所述第一组延迟单元的第一输入端并联连接，并且其第一反馈信号输入端与所述第一组延迟单元中的位于所述第一延迟链的末端的第一延迟单元的延迟信号输出端连接；
所述第二延迟锁定环还包括第二电压产生电路和第三电压产生电路，其中，所述第二电压产生电路的第二电压输出端与所述第二组延迟单元的第一输入端并联连接，并且其第二反馈信号输入端与所述第三组延迟单元中的位于所述第二延迟链的末端的第三延迟单元的延迟信号输出端连接；所述第三电压产生电路的第三电压输出端与所述第三组延迟单元的第一输入端连接。
3.根据权利要求2所述的延迟电路，其特征在于，所述第三电压产生电路包括固定电压产生电路或可调节电压产生电路。
4.根据权利要求3所述的延迟电路，其特征在于，所述固定电压产生电路包括所述延迟电路的偏置电压供应端。
5.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元中仅包含一个第三延迟单元或其包含的多个所述第三延迟单元均相同时，所述可调节电压产生电路包括第三延迟锁定环，所述第三延迟锁定环包括由第四组延迟单元构成的第三延迟链和第四电压产生电路，并且所述第四电压产生电路的第四电压输出端与所述第四组延迟单元的第一输入端和所述第三组延迟单元的第一输入端并联连接，并且其第四反馈信号输入端与所述第四组延迟单元中的位于所述第三延迟链的末端的第四延迟单元的延迟信号输出端连接。
6.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元中仅包含一个第三延迟单元或其包含的多个所述第三延迟单元均相同时，所述可调节电压产生电路包括依次连接的第四延迟锁定环至第M延迟锁定环，并且所述第四延迟锁定环至所述第M延迟锁定环中的每一个延迟锁定环所产生的延迟信号的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制，M为大于4的正整数。
7.根据权利要求6所述的延迟电路，其特征在于，所述第四延迟锁定环至所述第M-1延迟锁定环均包括由依次连接的两组延迟单元构成的延迟链以及用于向所述两组延迟单元中的一组延迟单元提供参考电压的电压产生电路，所述两组延迟单元中的另一组延迟单元的参考电压由与其连接的下一个延迟锁定环中的电压产生电路提供。
8.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元包括不同的多个第三延迟单元分组时，所述可调节电压产生电路包括与多个所述第三延迟单元分组对应的多个延迟锁定环，并且多个所述延迟锁定环中的每一个均包括由一组延迟单元构成的延迟链以及用于向所述一组延迟单元和对应的所述第三延迟单元分组提供第三参考电压的电压产生电路。
9.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元包括不同的多个第三延迟单元分组时，所述可调节电压产生电路包括与多个所述第三延迟单元分组对应的多组延迟锁定环，并且每组所述延迟锁定环均包括依次连接的多个延迟锁定环，并且多个所述延迟锁定环中的每一个延迟锁定环所产生的延迟信号的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制。
10.一种半导体装置，其特征在于，所述半导体装置包括权利要求1-9中任一项所述的延迟电路。

说明书全文

延迟电路和包括该延迟电路的 半导体装置

技术领域

[0001] 本实用新型涉及集成电路技术领域，特别涉及延迟电路和包括该延迟电路的半导体装置。

背景技术

[0002] 本部分的描述仅提供与本实用新型公开相关的背景信息，而不构成现有技术。

[0003] 基于游标法的时间数字转换器(TDC)可以实现小于门电路的延迟时间的量化时间精度，因此，其在高精度的时间测量系统中得到广泛应用。基于游标法的TDC的基本原理如图1 所示，这两路时钟信号的时间差为T＝(n1-n2)*T1+n2*(T1-T2)，其中，T1和T2分别为第一时钟信号和第二时钟信号的周期，并且T1大于T2，n1和n2分别为这两路时钟信号的相位一致时的计数。这两路时钟信号都可以通过延迟电路实现。

[0004] 现有技术中的延迟电路通常包括快延迟锁定环(DLL)、慢DLL、鉴频鉴相器(PFD) 和电荷泵(CP)等，如图2所示。其中，快DLL和慢DLL均包括相同的多个延迟单元，其可以用于根据所接收的时钟信号产生对应的延迟信号。PFD可以用于判断快DLL和慢DLL 中的延迟单元输出的延迟信号与时钟信号(CLK)的频率/相位差别，并控制CP调整参考电压VCTRLF和VCTRLS以及调整延迟单元的延迟时间，直至时钟信号和延迟信号的频率和相位达到一致，即形成锁定，此时参考电压VCTRLF与VCTRLS保持恒定。当快DLL与慢DLL均被锁定时，二者所输出的延迟信号之间的延迟时间差为其中，TS和TF分别为慢DLL和快DLL中的延迟单元输出的延迟时间，TCLK为时钟信号的周期，N为延迟单元的个数。

[0005] 在实现本实用新型的过程中，发明人发现现有技术中至少存在如下问题：

[0006] 为了减小延迟时间差，通常需要增加延迟单元的个数，这将会占用较大的芯片面积。而且，受限于集成电路制造工艺等因素，延迟单元存在最小延迟时间，所以如果为了实现最小的延迟时间差，则会增大集成电路制造工艺的难度。实用新型内容

[0007] 本实用新型的目的是提供一种延迟电路，以减小不同延迟锁定环所输出的延迟信号之间的延迟时间差。

[0008] 为了解决上述技术问题，本实用新型提供了一种延迟电路，该延迟电路可以包括：

[0009] 第一延迟锁定环，其包括与时钟信号输入端连接的且由第一组延迟单元构成的第一延迟链；以及

[0010] 第二延迟锁定环，其包括与所述时钟信号输入端连接的且由相互连接的第二组延迟单元和第三组延迟单元构成的第二延迟链，

[0011] 其中，所述第一组延迟单元输出的第一延迟信号的第一延迟时间、所述第二组延迟单元输出的第二延迟信号的第二延迟时间以及所述第三组延迟单元输出的第三延迟信号的第三延迟时间各不相同，并且所述第一延迟时间大于所述第三延迟时间。

[0012] 可选地，所述第一延迟锁定环还包括第一电压产生电路，其第一电压输出端与所述第一组延迟单元的第一输入端并联连接，并且其第一反馈信号输入端与所述第一组延迟单元中的位于所述第一延迟链的末端的第一延迟单元的延迟信号输出端连接；

[0013] 所述第二延迟锁定环还包括第二电压产生电路和第三电压产生电路，其中，所述第二电压产生电路的第二电压输出端与所述第二组延迟单元的第一输入端并联连接，并且其第二反馈信号输入端与所述第三组延迟单元中的位于所述第二延迟链的末端的第三延迟单元的延迟信号输出端连接；所述第三电压产生电路的第三电压输出端与所述第三组延迟单元的第一输入端连接。

[0014] 可选地，所述第三电压产生电路包括固定电压产生电路或可调节电压产生电路。

[0015] 可选地，所述固定电压产生电路包括所述延迟电路的偏置电压供应端。

[0016] 可选地，当所述第三组延迟单元中仅包含一个第三延迟单元或其包含的多个所述第三延迟单元均相同时，所述可调节电压产生电路包括第三延迟锁定环，所述第三延迟锁定环包括由第四组延迟单元构成的第三延迟链和第四电压产生电路，并且所述第四电压产生电路的第四电压输出端与所述第四组延迟单元的第一输入端和所述第三组延迟单元的第一输入端并联连接，并且其第四反馈信号输入端与所述第四组延迟单元中的位于所述第三延迟链的末端的第四延迟单元的延迟信号输出端连接。

[0017] 可选地，当所述第三组延迟单元中仅包含一个第三延迟单元或其包含的多个所述第三延迟单元均相同时，所述可调节电压产生电路包括依次连接的第四延迟锁定环至第M延迟锁定环，并且所述第四延迟锁定环至所述第M延迟锁定环中的每一个延迟锁定环所产生的延迟信号的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制，M为大于4的正整数。

[0018] 可选地，所述第四延迟锁定环至所述第M-1延迟锁定环均包括由依次连接的两组延迟单元构成的延迟链以及用于向所述两组延迟单元中的一组延迟单元提供参考电压的电压产生电路，所述两组延迟单元中的另一组延迟单元的参考电压由与其连接的下一个延迟锁定环中的电压产生电路提供。

[0019] 可选地，当所述第三组延迟单元包括不同的多个第三延迟单元分组时，所述可调节电压产生电路包括与多个所述第三延迟单元分组对应的多个延迟锁定环，并且多个所述延迟锁定环中的每一个均包括由一组延迟单元构成的延迟链以及用于向所述一组延迟单元和对应的所述第三延迟单元分组提供第三参考电压的电压产生电路。

[0020] 可选地，当所述第三组延迟单元包括不同的多个第三延迟单元分组时，所述可调节电压产生电路包括与多个所述第三延迟单元分组对应的多组延迟锁定环，并且每组所述延迟锁定环均包括依次连接的多个延迟锁定环，并且多个所述延迟锁定环中的每一个延迟锁定环所产生的延迟信号的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制。

[0021] 本实用新型还提供了一种半导体装置，该半导体装置可以包括上述延迟电路。

[0022] 由以上本实用新型提供的技术方案可见，本实用新型可以通过将不同延迟锁定环中的延迟单元实现为具有不同的延迟时间，从而可以减小不同延迟锁定环所输出的延迟信号之间的延迟时间差，进而可以减小所占用的芯片资源。附图说明

[0023] 为了更清楚地说明本实用新型或现有技术中的技术方案，下面将对本实用新型或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0024] 图1是现有技术中的基于游标法的TDC的原理示意图；

[0025] 图2是现有技术中的延迟电路的结构示意图；

[0026] 图3是本实用新型提供的一种延迟电路的结构示意图；

[0027] 图4是本实用新型的实施例提供的一种延迟电路的结构示意图；

[0028] 图5是第一电压产生电路的结构示意图；

[0029] 图6是第二电压产生电路的结构示意图；

[0030] 图7是本实用新型的实施例提供的另一种延迟电路的结构示意图；

[0031] 图8是本实用新型的实施例提供的另一种延迟电路的结构示意图；

[0032] 图9是本实用新型的实施例提供的另一种延迟电路的结构示意图。

具体实施方式

[0033] 下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是用于解释说明本实用新型的一部分实施例，而不是全部的实施例，并不希望限制本实用新型的范围或权利要求书。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都应当属于本实用新型保护的范围。

[0034] 需要说明的是，当元件被称为“设置在”另一个元件上，它可以直接设置在另一个元件上或者也可以存在居中的元件。当元件被称为“连接/联接”至另一个元件，它可以是直接连接/联接至另一个元件或者可能同时存在居中元件。本文所使用的术语“连接/联接”可以包括电气和/或机械物理连接/联接。本文所使用的术语“包括/包含”指特征、步骤或元件的存在，但并不排除一个或更多个其它特征、步骤或元件的存在或添加。本文所使用的术语“和 /或”包括一个或多个相关所列项目的任意的和所有的组合。

[0035] 除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体实施例的目的，而并不是旨在限制本实用新型。

[0036] 另外，在本实用新型的描述中，术语“第一”、“第二”、“第三”等仅用于描述目的和区别类似的对象，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。此外，在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

[0037] 下面结合附图对本实用新型提供的延迟电路和半导体装置进行详细的描述。

[0038] 如图3所示，本实用新型提供了一种延迟电路1000，其可以包括：

[0039] 第一延迟锁定环100，其包括与时钟信号输入端连接的且由第一组延迟单元构成的第一延迟链110，并且第一组延迟单元中的一个第一延迟单元111被配置为向外部输出第一延迟信号；以及

[0040] 第二延迟锁定环200，其包括与时钟信号输入端连接的且由相互连接的第二组延迟单元和第三组延迟单元构成的第二延迟链210，并且第二组延迟单元中的与输出第一延迟信号的第一延迟单元111对应的一个第二延迟单元211被配置为向外部输出第二延迟信号，

[0041] 其中，第一组延迟单元输出的第一延迟信号的第一延迟时间、第二组延迟单元输出的第二延迟信号的第二延迟时间以及第三组延迟单元输出的第三延迟信号的第三延迟时间各不相同，并且第一延迟时间大于第三延迟时间。

[0042] 根据第一延迟单元输出的第一延迟信号中的第一时间信息与第二延迟单元输出的第二延迟信号中的第二时间信息并结合第一组延迟单元中的第一延迟单元和第二组延迟单元中的第二延迟单元的数量，便可以确定出这两个延迟锁定环所输出的延迟信号之间的延迟时间差。

[0043] 通过本实用新型的上述技术方案，在与现有技术相同的集成电路制造工艺条件下，可以通过将不同延迟锁定环中的延迟单元实现为具有不同的延迟时间，从而可以减小不同延迟锁定环输出的延迟信号之间的延迟时间差。

[0044] 下面以几个具体实例来描述本实用新型的具体实现。

[0045] 参照图4，本实用新型提供了一种延迟电路1000，其可以包括第一延迟锁定环100和第二延迟锁定环200，并且第一延迟锁定环100和第二延迟锁定环200可以通过时钟信号输入端300连接。第一延迟锁定环100可以被配置为根据通过时钟信号输入端300接收的第一时钟信号CLK1产生对应的第一延迟信号，第二延迟锁定环200可以被配置为根据通过时钟信号输入端接收的第二时钟信号CLK2产生对应的第二延迟信号。根据第一延迟信号中的第一时间信息和第二延迟信号中的第二时间信息，可以确定出第一延迟锁定环100输出的第一延迟信号与第二延迟锁定环200输出的第二延迟信号之间的延迟时间差。

[0046] 第一延迟锁定环100可以包括与时钟信号输入端连接的第一延迟链110和第一电压产生电路120。其中，第一延迟链110可以被配置为在第一电压产生电路120的控制下产生与所接收的第一时钟信号对应的第一延迟信号，并向第一电压产生电路120反馈第一延迟信号。第一电压产生电路120可以被配置为根据所接收的第一时钟信号产生对应的第一参考电压 (对应于图3中的Vref1)、向第一延迟链110提供第一参考电压，并且根据第一延迟链110 反馈的第一延迟信号调整第一参考电压。

[0047] 第一延迟链110可以包括由相同且依次连接的N1(N1为大于1的正整数，例如，其为4) 个第一延迟单元111构成的第一组延迟单元。这N1个第一延迟单元111均可以包括第一输入端、第二输入端和延迟信号输出端，并且可以分别输出第一延迟信号(1)至第一延迟信号 (N1)。其中，这N1个第一延迟单元111的第一输入端都可以并联连接至第一电压产生电路
120的第一电压输出端，以接收第一电压产生电路120提供的第一参考电压，并且位于第一延迟链110的起始端的第一个第一延迟单元111的第二输入端可以连接至时钟信号产生装置 300，第二个第一延迟单元111的第二输入端至位于第一延迟链110的末端的第N1个第一延迟单元111的第二输入端可以分别连接至第一个第一延迟单元111至第N1-1个第一延迟单元的延迟信号输出端，并且第N1个第一延迟单元111的延迟信号输出端可以连接至第一电压产生电路120的反馈信号输入端，以向第一电压产生电路120反馈第一延迟信号(N1)。
另外，这N1个第一延迟单元111中的任意一个第一延迟单元111(例如，第二个第一延迟单元
111)的延迟信号输出端都可以用于向外部输出第一延迟信号，也就是说，第一延迟信号可以是第一延迟信号(1)至第一延迟信号(N1)中的任意一种。

[0048] 这N1个第一延迟单元111均可以是压控延迟单元或压控反向延迟单元，还可以均由一个或多个反相器构成。另外，每个第一延迟单元111的第一延迟时间都相同，并且可以表示如下：其中，T1表示第一延迟时间，TCLK1表示第一时钟信号的周期。此外，每个第一延迟单元111的第一延迟时间均受第一参考电压的控制，其可以随着第一参考电压的增大而减小或增大，并且每个第一延迟单元111输出的第一延迟信号可以锁定于第一时钟信号，即，在第一延迟锁定环100被锁定时，第一延迟信号与第一时钟信号具有一致的频率和相位并保持稳定。而且，在第一延迟锁定环100被锁定时，每个第一延迟单元111的第一延迟时间均可以大于该第一延迟单元111的最小延迟时间，该最小延迟时间可以根据该第一延迟单元的制造工艺来确定，例如，可以为2ns。

[0049] 如图5所示，第一电压产生电路120可以包括依次连接的第一鉴频鉴相器(PFD)121、第一电荷泵(CP)122和第一环路滤波器(LF)123。其中，第一鉴频鉴相器121上可以与时钟信号输入端连接，并且可以设置有与第N1个第一延迟单元111的延迟信号输出端连接的第一反馈信号输入端，并且其可以用于对比时钟信号产生装置300发送的第一时钟信号与第 N1个第一延迟单元111反馈的第一延迟信号(N1)的频率与相位，并且根据对比结果控制第一电荷泵122调整所产生的第一参考电压；第一电荷泵122可以用于在第一鉴频鉴相器
121 的控制下调整第一参考电压；第一环路滤波器123上可以设置有用于向每个第一延迟单元111 输出第一参考电压的第一电压输出端，并且其可以用于稳定第一参考电压的波动，以调整每个第一延迟单元111的第一延迟时间，从而使第一延迟信号(1)至第一延迟信号(N1)与第一时钟信号具有一致的频率与相位。

[0050] 第二延迟锁定环200可以包括第二延迟链210、第二电压产生电路220和第三电压产生电路230。其中，第二延迟链210可以与时钟信号输入端300连接，并且可以包括相互连接的且分别位于其前部和后部的第二组延迟单元和第三组延迟单元，并且可以被配置为在第二电压产生电路120的控制下产生与所接收的第二时钟信号对应的第二延迟信号和第三延迟信号。第二电压产生电路220可以被配置为根据所接收的第二时钟信号产生对应的第二参考电压(对应于图3中的Vref2)、向第二组延迟单元提供第二参考电压，并且根据第三组延迟单元反馈的第三延迟信号调整第二参考电压。第三电压产生电路230可以被配置为向第三组延迟单元提供第三参考电压(对应于图3中的Vref3)。

[0051] 第二组延迟单元可以包括相同且依次连接的N2(N2为大于1的正整数，其可以与N1相同或不同，例如，其为3)个第二延迟单元211。这N2个第二延迟单元211也均可以包括第一输入端、第二输入端和延迟信号输出端，并且可以分别输出第二延迟信号(1)至第二延迟信号(N2)。其中，这N2个第二延迟单元211的第一输入端都可以并联连接至第二电压产生电路220的第二电压输出端，以接收第二电压产生电路120提供的第二参考电压，并且位于第二延迟链210的起始端的第一个第二延迟单元211的第二输入端可以连接至时钟信号产生装置300，第二个第二延迟单元211的第二输入端至位于第二延迟链210的末端的第N2个第二延迟单元211的第二输入端可以分别连接至第一个第二延迟单元211至第N2-1个第二延迟单元211的延迟信号输出端，并且第N2个第二延迟单元211的延迟信号输出端可以连接至第三组延迟单元中的第一个第三延迟单元的第二输入端。另外，这N2个第二延迟单元 211中的与向外部输出第一延迟信号的第一延迟单元111对应的第二延迟单元211(例如，第二个第二延迟单元211)的延迟信号输出端也可以用于向外部输出第二延迟信号，该第二延迟信号也可以是第二延迟信号(1)至第二延迟信号(N2)中的任意一种。需要说明的是，这里的第二延迟单元211与第一延迟单元111对应可以是指二者在各自所在的延迟链中所处的位置相同，例如，都处于各自所在延迟链的起始端，即，分别为各自所在延迟链的第一个延迟单元。

[0052] 第二组延迟单元可以与第一组延迟单元相同或不同。具体地，当第一参考电压与第二参考电压相同时，第二组延迟单元与第一组延迟单元可以不同；或者当第一参考电压与第二参考电压不同时，第二组延迟单元与第一组延迟单元可以相同或不同，从而可以使得第二组延迟单元产生的第二延迟时间与第一组延迟单元产生的第一延迟时间不同。

[0053] 另外，第二组延迟单元中的N2个第二延迟单元211均可以是压控延迟单元或压控反向延迟单元，还可以均由一个或多个反相器构成，但所有的第二延迟单元211可以与所有的第一延迟单元111不同。另外，每个第二延迟单元211的第二延迟时间均受第二参考电压的控制，其可以随着第二参考电压的增大而减小或增大，并且每个第二延迟单元211输出的第二延迟信号可以锁定于第二时钟信号，即，在第二延迟锁定环200被锁定时，第二延迟信号(1) 至第二延迟信号(N2)与第二时钟信号具有一致的频率和相位并保持稳定。而且，在第二延迟锁定环200被锁定时，每个第二延迟单元211的第二延迟时间均可以大于该第二延迟单元 211的最小延迟时间，但其与第一延迟单元111的第一延迟时间不同。

[0054] 第三组延迟单元可以包括依次连接的N3(N3为正整数，例如，1)个第三延迟单元212，可以分别输出第三延迟信号(1)至第三延迟信号(N3)，并且其中的任意一种延迟信号都可以是第三延迟信号。其中，这N3个第三延迟单元212的第一输入端可以并联连接至第三电压产生电路230，以从第三电压产生电路230接收第三参考电压。而且，第三组延迟单元中的第一个第三延迟单元212的第二输入端与第N2个第二延迟单元211的延迟信号输出端连接，位于第二延迟链210的末端的第N3个第三延迟单元212的延迟信号输出端与第二电压产生电路220的第二反馈信号输入端连接以向其反馈第三延迟信号(N3)。需要说明的是，第三组延迟单元中所包含的第三延迟单元212的数量可以根据具体情况来设置，虽然附图中没有示出，但其可以只包含一个第三延迟单元212。

[0055] 这N3个第三延迟单元212也可以是压控延迟单元或压控反向延迟单元，还可以均由一个或多个反相器构成，例如，可以为缓冲器。另外，这N3个第三延迟单元212可以相同，也可以不同，例如，其可以包括不同的多个第三延迟单元分组，并且多个第三延迟单元分组可以分别包括含有N31个第三延迟单元的第一个第三延迟单元分组、含有N32个第三延迟单元的第二个第三延迟单元分组、……、以及含有N3n个第三延迟单元的第n个第三延迟单元分组。其中，这些第三延迟单元分组所包含的第三延迟单元不同，并且N3＝N31+N32+...N3n， n为正整数。

[0056] 另外，第三组延迟单元中的第三延迟单元212可以全部或部分与第二组延迟单元中的第二延迟单元211相同，例如，仅第N31个第三延迟单元212与第二延迟单元211相同。

[0057] 在第二延迟锁定环200被锁定时，在第三参考电压的控制下，每个第三延迟单元212的第三延迟时间均可以小于第一延迟单元111的第一延迟时间，并且可以大于或等于该第三延迟单元212的最小延迟时间，其具体大小可以根据实际需要来控制。当所有的第三延迟单元 212都相同并且均为由多个反相器构成的缓冲器时，其第三延迟时间可以满足以下条件：

[0058] 其中，T3表示第三延迟时间。

[0059] 当第三组延迟单元中的第三延迟单元212不同时，不同的第三延迟单元212的第三延迟时间不同，它们满足以下条件：

[0060] T31*N31+T32*N32+...T3n*N3n＜T1*|N1-N2|，其中，T31至T3n分别表示第一个第三延迟单元分组至第n个第三延迟单元分组的第三延迟时间。

[0061] 如图6所示，第二电压产生电路220也可以包括依次连接的第二鉴频鉴相器(PFD)221、第二电荷泵(CP)222和第二环路滤波器(LF)223。其中，第二鉴频鉴相器221上可以与时钟信号输入端连接，并且其上可以设置有与第N3个第三延迟单元212的延迟信号输出端连接的第二反馈信号输入端，并且其可以用于对比通过时钟信号输入端300接收的第二时钟信号与第N3个第三延迟单元212反馈的第三延迟信号(N3)的频率与相位，并且根据对比结果控制第二电荷泵222调整所产生的第二参考电压；第二电荷泵222可以用于在第二鉴频鉴相器221的控制下调整第二参考电压；第二环路滤波器223上可以设置有用于向每个第二延迟单元211输出第二参考电压的第二电压输出端，并且其可以用于稳定第二参考电压的波动，以调整每个第二延迟单元111的第二延迟时间，从而使第三延迟信号(1)至第三延迟信号(N3)与第二时钟信号具有一致的频率与相位。

[0062] 第三电压产生电路230可以包括固定电压产生电路或可调节电压产生电路。其中，固定电压产生电路可以用于向第三延迟单元212提供固定的第三参考电压，其可以包括该延迟电路的偏置电压供应端，如图7所示。可调节电压产生电路可以用于向第二延迟连210中的第三组延迟单元提供可调节的第三参考电压。

[0063] 在本实用新型的一实施例中，当第三组延迟单元中仅包含一个第三延迟单元212或其包含的多个第三延迟单元212均相同时，可调节电压产生电路可以包括第三延迟锁定环400，如图8所示。该第三延迟锁定环400也可以与时钟信号输入端300连接，并且也可以包括由第四组延迟单元构成的第三延迟链410和第四电压产生电路420。其中，第三延迟链410可以被配置为在第四电压产生电路420的控制下产生与所接收的第三时钟信号对应的第四延迟信号，并且向第四电压产生电路420反馈第四延迟信号。第四电压产生电路420可以被配置为根据所接收的第三时钟信号产生对应的第三参考电压、向第三延迟链410和第二延迟链210 中的第三组延迟单元提供第三参考电压，并且根据第三延迟链410反馈的第四延迟信号调整第三参考电压。

[0064] 第四组延迟单元也可以包括依次连接的N4(N4为大于1的正整数，例如，4)个第四延迟单元411，并且这些第四延迟单元411可以与第三延迟单元212相同，这些第四延迟单元 411也可以分别输出第四延迟信号(1)至第四延迟信号(N4)。第四组延迟单元中的N4个第四延迟单元411的第一输入端和第二延迟链210中的第三组延迟单元中的N3个第三延迟单元
212的第一输入端都并联连接至第四电压产生电路420的第四电压输出端，以从第四电压产生电路接收第三参考电压，并且第四组延迟单元中的位于第三延迟链410的末端的第四延迟单元411的延迟信号输出端与第四电压产生电路420的第四反馈信号输入端连接。第四电压产生电路420也可以包括依次连接的第三鉴频鉴相器421、第三电荷泵422和第三环路滤波器423。

[0065] 关于第三延迟链410的详细描述，可以参照上述对第一延迟链110或第三延迟链210的详细描述；关于第四电压产生电路420的详细描述，可以参照上述对第一电压产生电路120 或第二电压产生电路220的详细描述，在此均不再赘叙。

[0066] 在本实用新型的另一实施例中，当第三组延迟单元中仅包含一个第三延迟单元212或其包含的多个第三延迟单元212均相同时，可调节电压产生电路还可以包括依次连接的第四延迟锁定环500至第M延迟锁定环700，如图9所示，M为大于4的正整数。优选地，调节电压产生电路242可以仅包括第四延迟锁定环500和第五延迟锁定环700。第四延迟锁定环
500 至第M延迟锁定环700也可以与时钟信号输入端300连接，以产生与所接收的时钟信号对应的延迟信号。而且，这些延迟锁定环中的每一个延迟锁定环的延迟时间都受到与其连接的下一个延迟锁定环所产生的参考电压的控制。例如，第i个延迟锁定环的延迟时间受到第i+1 个延迟锁定环所产生的参考电压的控制，其中，i为4～M-1之间的正整数。

[0067] 第四延迟锁定环500至第M-1延迟锁定环600均可以包括由依次连接的两组延迟单元构成的延迟链(例如，510,……,610,710)以及用于向两组延迟单元中的一组延迟单元提供参考电压的电压产生电路(例如，520,……,620,720)，这两组延迟单元中的另一组延迟单元的参考电压由与其连接的下一个延迟锁定环中的电压产生电路提供。例如，第四延迟锁定环中的另一组延迟单元的参考电压可以由第五延迟锁定环中的电压产生电路提供。第M延迟锁定环700可以包括由一组延迟单元构成的延迟链以及用于为该组延迟单元以及第M-1延迟锁定环中的另一组延迟单元提供参考电压的电压产生电路。

[0068] 另外，每组延迟单元都可以包括依次连接的一个或多个延迟单元(例如，511,512,……， 611,612,711)，并且同一组延迟单元中的延迟单元可以相同，不同组延迟单元中的延迟单元可以不同(例如，延迟单元的数量和/或结构不同)。另外，由同一个电压产生电路提供参考电压的延迟单元可以相同。每一个电压产生电路所产生的参考电压可以相同或不同，并且都可以包括依次连接的鉴频鉴相器、电荷泵和环路滤波器等，但不限于此。

[0069] 另外，对于第四延迟锁定环500至第M-1延迟锁定环600，其可以全部或部分不同，也可以全部或部分相同。而且，同一个延迟锁定环中的两组延迟单元可以相同，也可以不同。

[0070] 关于第四延迟锁定环500至第M-1延迟锁定环600的详细描述，可以参照上述对第二延迟锁定环200的相关描述，在此不再赘叙。第M延迟锁定环700可以与上述第三延迟锁定环 400相同，关于其详细描述，可以参照上述对第三延迟锁定环400的相关描述，在此也不再赘叙。

[0071] 另外，虽然图9中没有示出，但是第四延迟锁定环中的另一组延迟单元512的参考电压 Vref5可以由第五延迟锁定环中的电压产生电路提供，第M-1延迟锁定环中的电压产生电路 620可以向第M-2延迟锁定环中的另一组延迟单元提供参考电压Vref(M-1)。

[0072] 在本实用新型的另一实施例中，当第二延迟链210中的第三组延迟单元包括不同的多个第三延迟单元分组时，可调节电压产生电路可以包括多个第三延迟单元分组对应的多个延迟锁定环。所述多个延迟锁定环中的每一个均可以包括由一组延迟单元构成的延迟链以及用于向该组延迟单元和对应的第三延迟单元分组提供第三参考电压的电压产生电路。另外，该电压产生电路提供给每个第三延迟单元分组的第三参考电压可以不同，也可以相同。

[0073] 每个延迟锁定环中的每组延迟单元也可以包括相同且依次连接的一个或多个延迟单元，并且不同的延迟锁定环或不同组延迟单元所包括的延迟单元的结构和/或数量可以不同。

[0074] 关于多个延迟锁定环的详细描述，可以参照上述对第三延迟锁定环400的描述，在此不再赘叙。

[0075] 在本实用新型的另一实施例中，当第二延迟链210中的第三组延迟单元包括不同的多个第三延迟单元分组时，可调节电压产生电路可以包括与多个第三延迟单元分组对应的多组延迟锁定环。每组延迟锁定环均可以包括依次连接的多个延迟锁定环，并且多个延迟锁定环中的每一个延迟锁定环的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制。

[0076] 关于每组延迟锁定环的详细描述，可以参照上述对第四延迟锁定环500至第M延迟锁定环700的相关描述，在此不再赘叙。

[0077] 在上述实施例中，当第三组延迟单元所包括的所有第三延迟单元都相同时，第二延迟锁定环的第二延迟时间T2可以表示如下：当第三电压产生电路为固定电压产生电路(例如，如图7所示)时，上式中的T3为固定值，例如，2ns，从而可以根据上式直接计算出第二延迟时间T2。当第三电压产生电路为可调节电压产生电路(例如，如图8所示)、第四延迟锁定环至第M-1延迟锁定环均包括(N2+1)个延迟单元并且只有一个延迟单元受到下一延迟锁定环的参考电压的控制时，第二延迟锁定环的第二延迟时间T2可以表示如下：

[0078] T2＝(TCLK2-T3)/N2＝TCLK2*(1/N2/(-N2)M-2/N2+1/(N2+2))

[0079] 当第三组延迟单元包括不同的多个第三延迟单元分组时，第二延迟锁定环的第二延迟时间T2可以表示如下：其中，T31至T3n分别为第一个第三延迟单元分组至第n个第三延迟单元分组的第三延迟时间。

[0080] 需要说明的是，附图中示出的延迟锁定环和延迟单元的数量仅是示例，该延迟电路可以包括更多或更少的延迟锁定环，并且每个延迟锁定环或每组延迟单元也可以包括更多或更少的延迟单元。另外，虽然附图中用CLK表示提供给各个延迟锁定环的时钟信号，但是其可以表示不同的时钟信号，在此并不进行限制。

[0081] 通过以上描述可以看出，本实用新型通过可以通过将不同延迟锁定环中的延迟单元实现为具有不同的延迟时间，从而可以减小不同延迟锁定环所输出的延迟信号之间的延迟时间差。另外，本实用新型可以采用不同的方式向第二延迟锁定环中的第三组延迟单元提供第三参考电压，这使得延迟链路可以满足不同的应用需求，从而增大了其应用范围。此外，通过设置两个多路选择器，这可以灵活地选择向外输出延迟信号的延迟单元，从而可以提高该延迟电路的使用便利性。

[0082] 本实用新型还提供了一种半导体装置，其可以包括上述实施例中描述的延迟电路。该半导体装置还可以根据实际应用而包括其它的模块或单元，在此并不进行限制。

[0083] 上述实施例阐明的装置、电路、单元等，具体可以由芯片和/或实体(例如，分立元件) 实现，或者由具有某种功能的产品来实现。为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本实用新型时可以把各单元的功能集成在同一个或多个芯片中实现。

[0084] 虽然本实用新型提供了如上述实施例或附图所述的部件，但基于常规或者无需创造性的劳动在所述装置中可以包括更多或者更少的部件。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。

[0085] 上述实施例是为便于该技术领域的普通技术人员能够理解和使用本实用新型而描述的。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其它实施例中而不必经过创造性的劳动。因此，本实用新型不限于上述实施例，本领域技术人员根据本实用新型的揭示，不脱离本实用新型范畴所做出的改进和修改都应该在本实用新型的保护范围之内。

标题	发布/更新时间	阅读量
止动环锁定件	2020-05-11	360
一种快速锁定的延时锁定环	2020-05-12	757
延迟锁定环	2020-05-11	993
一种锁相环的锁定方法及锁定电路	2020-05-12	678
延迟锁定环电路	2020-05-11	798
一种快速锁定的锁相环	2020-05-13	489
锁定环和管接头	2020-05-12	272
延迟锁定环	2020-05-11	210
滑动锁定索环	2020-05-11	830
延迟锁定环电路	2020-05-11	657

延迟电路和包括该延迟电路的半导体装置

延迟电路和包括该延迟电路的半导体装置

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：