技术领域
本发明涉及微电子电路,具体而言,涉及一种锁相环电路。
背景技术
在现代通讯系统中,调制和解调是信息传输中很重要的环节,而锁相 环是实现高稳定的载波
信号,以及同步检波不可或缺的核心系统。特别是 在光纤通讯和移动通讯中更需要快速,稳定的
锁相环。锁相环(PLL)是 一个能够
跟踪输入信号相位的闭环自动控制系统,通常的锁相环的结构如 图1所示,由具有边沿触发的、低通
滤波器002和具有反相延迟单元的压 控
振荡器007、
分频器008组成,输入参考时钟与经过分频器008后的反 馈输出时钟经鉴相器001鉴相后输入
低通滤波器002,滤波后控制压控振 荡器007输出
时钟信号。它具有载波跟踪特性,作为一个载波跟踪的滤波 器,可提取淹没在噪声之中的信号。
由于鉴相器是边沿触发的鉴频鉴相器,可以取出两个输入信号的相位 差,通过低通滤波器将
相位差转变为控制压控振荡器的平均
电压。这种电 压有UP方向和DOWN方向,但是由于每次鉴出的相位差很小,在电容上 产生的影响很小,这样需要很长时间才能锁定。宏观来看,信号需要丢掉 几个毫秒甚至更长时间,同时由于控制电压的抖动,引起锁相环
输出信号 的抖动。
美国
专利US20040109521提出了一个解决办法,如图2所示,通过把
环路滤波器203的
输出电压Vlpf接到电压检测器209上,进而控制鉴相器 201,压控振荡器205,分频器207的控制电压。该专利提出的方案主要是 为了解决锁相环的输出抖动问题,由于它在锁相环的闭环中又加入一个反 馈环,因此对锁定时间没有加快作用。
发明内容
本发明的目的就是提出一种能够快速锁定的锁相环。
一种快速锁定的锁相环,包括鉴相器、低通滤波器和压控振荡器,还 包括电压检测器、
运算放大器和通道选择器;所述鉴相器对输入参考时钟 信号和反馈的输出时钟信号进行鉴相后将两个信号的相位差输出到低通 滤波器进行滤波,滤波后输入电压检测器进行检测;如果电压检测器检测 到的电压大于一个预设的电压值V,则将该检测到电压信号经
运算放大器 放大后输出到通道选择器的一端;否则直接将该检测到电压信号输出到通 道选择器的另一端;经过通道选择器后的电压信号作为
控制信号输入压控 振荡器的控制端,控制压控振荡器输出输出时钟信号。
上述预设的电压值V是同
频率时两个信号在最大相差时经过鉴相器的 鉴相和低通滤波器后的电压值。
本发明提出的快速锁定锁相环可以跳变地改变压控振荡器控制电压, 对输入参考时钟和压控振荡器时钟频率相差很大的情形,能够迅速地改变 压控振荡器的控制电压,使锁相环的锁定过程主要在输入参考时钟和压控 振荡器时钟很接近时调整锁定时间。与传统锁相环不区分输入参考时钟和 压控振荡器时钟频率的相差程度,渐进地改变压控振荡器的控制电压不同 相比,能够大大缩短锁定时间。同时正由于锁定时间短,这种锁相环还具 有宽频带的特点。
附图说明
图1是传统的锁相环电路
框图;
图2是美国专利提出的锁相环电路框图;
图3是传统锁相环压控振荡器控制端电压的渐变曲线图;
图4是本发明提出的锁相环的电路框图;
图5是本发明提出的锁相环中压控振荡器控制端电压的跳变曲线图;
图6是鉴相器鉴相出来的两个信号频率差距较大时的信号示意图;
图7是鉴相器鉴相出来的两个信号频率差距较小时的信号示意图;
图8是本发明的一个
实施例的电路框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
图1和图2已经在背景技术中进行过说明。
图3是传统锁相环压控振荡器控制端电压的渐变曲线图。传统的锁相 环中每次鉴出的相位差在低通滤波器或低通滤波器的电容上产生的电压 差很小,虽然只要时间无限长,压控振荡器控制端的电压能充电充到无穷大, 但其变化是一个渐变过程,由图3可见,传统锁相环中压控振荡器控制端 的电压是一个渐变的过程。
图4是本发明提出的锁相环的电路框图。如图4所示,本发明提出的 快速锁定的锁相环,包括鉴相器001、低通滤波器002和压控振荡器007, 还包括电压检测器003、运算放大器004和通道选择器005;所述鉴相器 001对输入参考时钟信号和反馈的输出时钟信号进行鉴相后将两个信号的 相位差输出到低通滤波器002进行滤波,滤波后输入电压检测器003进行 检测;如果电压检测器003检测到的电压大于一个预设的电压值V(V是 同频率时两个信号在最大相差时经过鉴相器的鉴相和低通滤波器后的电 压值),则将该电压信号经运算放大器004放大后输出到通道选择器005 的一端;否则直接将该电压信号输出到通道选择器005的另一端,这样环 形振荡器的延迟单元的延迟时间变化就不受压控振荡器控制电压的抖动 影响;经过通道选择器005后的电压信号作为控制信号输入压控振荡器007 的控制端,控制压控振荡器007输出时钟信号。
图5是本发明提出的锁相环中压控振荡器控制端电压的跳变曲线图, 根据本发明提出的锁相环的工作原理,其压控振荡器控制端的电压就在高 和低之间变化,由图5可见,压控振荡器控制端的电压的变化是跳变的。
图6是鉴相器鉴相出来的两个信号频率差距较大时的信号示意图;图 7是鉴相器鉴相出来的两个信号频率差距较小时的信号示意图。如图6所 示,当鉴相器鉴相出来的两个信号频率差距很大时,相邻两次边沿鉴出的 UP信号就长,放大支路的输出就变得很大,迅速以大幅度地改变压控振 荡器的控制电压,从而输出频率迅速接近于参考频率;如图7所示,当两 个信号差距很接近时,相邻两次边沿鉴出的UP信号就短,放大支路的输 出增益就相应变小;当两个信号频率完全一样时,差距为0,压控振荡器 就稳定在这个参考时钟频率,环路就锁定,并且由于控制端的稳定电平,抖 动性能要好得多。
图8是本发明的一个实施例的电路框图。如图8所示,在本发明的这 个实施例中,在选择器的输出和压控振荡器的控制电压之间增加一个电平
控制器006,在压控振荡器的输出时钟反馈到鉴相器001之间,增加一个 分频器008。电平控制器单元实质是一个零增益运放,但把噪声信号消除 一些,把电压的
波动幅度钳制在一个小得多的范围内。由于锁相环频率生 成器的抖动由压控振荡器的固有抖动和压控振荡器控制电压的抖动组成。 本发明的实施例中,在控制电压前加电平控制器,主要起降噪和电压稳定 作用,就可以抑制输出时钟的抖动;增加的分频器,能进一步提高锁相环 的带宽,产生更多的时钟频率。
假设两个信号的周期是T1和T2,在接近于两个信号周期的最小公倍 数范围Top内(Top=mT1≈nT2,m,n是整数)就平均渐变一次,由于压控振 荡器的输出时钟通常是比输入参考时钟的几倍到几百倍,这样的渐变过程 通常需要2个数量级的时间,为方便起见,取为100;再加上进入同频但 不同相的阶段,到完全锁定,需要时间Tsame_freq;Top、Tsame_freq通常是4个数 量级的范围,即从1纳秒(ns)开始需要到10微秒(us)的时间。这样需要 Tlock=100Top+Tsame_freq,这是6-7个数量级,也就是需较长时间才能锁定。
本发明提出的锁相环,其压控振荡器控制端的电压就在高和低之间变 化,如图5所示,压控振荡器控制端的电压的变化是跳变的,在接近于两 个信号周期的最小公倍数Top范围内(也就说在Top=mT1≈nT2时)就可判断 出输入参考时钟和输出时钟的差异程度,决定是否通过放大支路;然后进 入同频但不同相的阶段,此后就不再通过放大支路,这就如传统的锁相环, 从这时进入完全锁定,需要时间Tsame_freq。则本发明提出的锁相环的锁定时 间为Tlock=Top+Tsame_freq,比传统的锁定时间缩小2个数量级。