技术领域
[0001] 本
发明涉及一种红外(IR)检测器阵列设备，尤其涉及微机械热红外检测器阵列，但是并不局限于此。
背景技术
[0002] 微机械热红外(IR)检测器是一种非常完善的技术，并且通常以
热电堆、
辐射热测量计、高温检测器(pyrodetector)乃至
二极管为
基础。这些检测器通常包括与基底(例如膜或微桥)热绝缘的结构，该结构会因为入射的IR辐射而升温，并且这种
温度变化是用各种方法检测的。例如，Graf等人发表于Meas.Sci.Technol.18(2007)R59-R75的“Review of micromachined thermopiles for infrared detection”一文回顾了若干种基于热电堆且通常位于
薄膜之上的IR检测器。Kim等人发表于Sensors and Actuators A 89(2001),第22-27页的“A new uncooled thermal infrared detector using silicon diode”一文公开了一种用于IR辐射测量的微桥薄膜上的二极管。
[0003] 制造IR检测器阵列的过程同样是众所周知的。例如，Hirota等人发表于Proceedings of SPIE Vol.4820(2003)第239–249页的“120x90 Element thermopile array fabricated with CMOS technology”一文描述了一种热电堆IR检测器阵列，其中每一个IR检测器
像素都是单独的
正面蚀刻膜。
[0004] Sarro等人发表于Sensors and Actuators 14(1998)第191-201页的“An integrated thermal infrared sensing array”一文描述了一种线性的八元件热电堆，其中每一个IR检测器都处于悬臂结构上。Jones等人发表于Sensors and actuators A 155(2009)，第47-57页的“MEMS thermal imager with optical readout”一文描述了一种二维阵列，其中每一个检测器都处于悬臂上。
[0005] Foote等人发表于SPIE Vol.3379,1998，第192-197页的“High performance micromachined thermopile linear arrays”一文描述了一种线性阵列，其中每一个热电堆IR检测器都处于微桥上。
[0006] Calaza等人发表于Sensors and Actuators A 132(2006)第129-138页的“An uncooled infrared focal plane array for low-cost applications fabricated with standard CMOS technology”一文描述了一种二维IR检测器阵列，其中每一个检测器都处于悬浮的膜/微桥结构上。
[0007] Kanno等人发表于SPIE Vol.2269第450–459页的“Uncooled infrared focal plane array having 128x128 thermopile detector elements”一文描述了一种128x128的IR检测器阵列，其中每一个元件都处于悬浮的膜/膜件上。
[0008] US7842922描述了一种基于热电堆的IR检测器阵列，其中每一个元件都处于膜上。
[0009] US7005644描述了一种基于二极管的IR检测器阵列，其中每一个元件都处于单独的微桥类型的结构上。
[0010] 在这其中的每一个示例中，阵列的单个元件处于其自身单独的膜/悬臂/膜件结构上。这些结构通常不能做得很小，并且由此像素大小往往会很大。这样会导致整个阵列占用了很大的芯片面积，并且其成本很高。
[0011] 尽管如此，在文献中，很多具有1或2行的线性阵列都是已知的。例如：
[0012] Baer等人发表于Sensors and Actuators A 48(1995)第47-54页的“A32-element micromachined thermal imager with on-chip multiplexing”一文描述了一种处于单个膜上的2x16的IR检测器阵列。
[0013] Kessler等人发表于Proceedings of Thermoelectrics 1997第734-737页的“A 256pixel linear thermopile array using materials with high thermoelectric efficiency”一文以及Dillner等人发表于Proceedings of IRS22006第295-300页的“A
64-pixel linear thermopile array chip designed for vacuum environment”一文都对线性阵列进行了描述。
[0014] EP1413861B1描述了一种只有一行的线性阵列，其所有的检测器都处于单个膜上。
[0015] US8441093描述了基于热电堆的线性检测器阵列，所有的检测器都处于相同的膜上，其中冷接点位于基底之上。此外它还显示了冷接点位于基底之上的具有径向放置的热电堆的圆形膜。在这种情况下，由于需要具有与基底相连的冷接点连接，因此，该阵列不能具有大量的像素。
[0016] 这些结构全都是可行的，正如处于相同的膜上的一或两行的IR检测器阵列那样，在每一个像素旁边都会存在比像素区域更冷的基底区域。举例来说，如果使用基于热电堆的检测器，那么可以使用基底区域作为冷接点区域。然而，对于包含了三行或更多的行的阵列来说，位于中心的行不能
接触基底区域。例如，EP1413861描述了一种包含了若干行的检测器阵列，但是这些行是以每两行处于单个膜上的方式制造的，由此允许用于热电堆的位于基底上的冷接点。
[0017] 在以上文献中，如果存在大量的行，那么仍旧需要若干个膜。
[0018] US6040579和Schaufelbuehl等人发表于Proceedings of MEMS 2001第200-203页的“256-Pixel CMOS-Integrated Thermoelectric Infrared Sensor Array”一文描述了一种热电堆IR检测器阵列，其中所述的检测器全都处于相同的膜上，并且在所述膜的顶部使用了黄金来分离每一个像素以及充当
散热器。
[0019] 同样，Oliver等人发表于Sensors and Actuators 73(1999)第222-231页的“A 1024-element bulk-micromachined thermopile infrared imaging array”一文描述了一种位于单个膜上的二维阵列，其中设备热绝缘是通过使用位于膜的下方的厚
硅来执行的。
[0020] Rubio等人发表于Proceedings of Spanish Conference on Electron Devices2005第503-505页的“Thermopile sensor array for an electronic nose integrated non-selective NDIR gas detection System”一文描述了一种位于单个膜上的二维IR检测器阵列，其使用过了位于膜的下方的硅来为热电堆提供冷接点。
[0021] 在这些情况中，单个膜被用于整个阵列。然而，如果使用位于膜的下方的硅作为
散热器，那么蚀刻工艺将会复杂很多。此外，硅散热器不能被制造得非常小，由此，像素之间的间隔将会很大。
[0022] 如果在膜的顶部使用黄金轨迹，那么黄金将不会与CMOS相容，由此会导致工艺不标准以及制造成本提升。
发明内容
[0023] 各个方面和优选特征是在附加的
权利要求中阐述的。
[0024] 根据本发明的一个方面，所提供的是一种红外(IR)检测器阵列设备，包括：
[0025] 包括多个IR检测器的二维阵列；
[0026] 在
半导体基底上形成的介电膜，所述基底包括蚀刻部分；
[0027] 在介电膜内部形成的多个隔离区域；
[0028] 其中所述多个IR检测器中的至少一些是在所述介电膜之上或是其内部形成的，以及其中所述多个IR检测器中的所述至少一些是通过所述多个隔离区域中的至少一些相互分离的。
[0029] 与介电膜相比，所述隔离区域更具导热性。在一个
实施例中，所述隔离区域包括至少一个与介电膜(或是与介电膜中的介电层)相比更具导热性(或是具有更高的热传导性)的层。
[0030] 所述二维阵列可以包括至少一个3x3的阵列。所述阵列的大小可以大于3x3阵列。由于位于中心的像素不能接触基底以形成热IR检测所需要的温度差，因此，关于3x3或大型阵列的设计通常需要一个以上的膜。这样做增加了总的芯片面积。然而，在本发明中，使用所述膜介电层内部的充当散热器或是冷接点区域的隔离区域，3x3或更大的阵列可以在单个膜上制造。这样做会使芯片尺寸变小以及成本降低。
[0031] 与介电膜相比，隔离区域具有更高的导热性，并且可以在介电膜内部以二维的方式形成。所述隔离区域可以包括在第一方向上延伸的至少两个第一隔离区域，以及在横向于第一方向的第二方向上延伸的至少两个第二隔离区域，所述第二隔离区域与所述第一隔离区域相交。
[0032] 所述多个IR检测器中的所述至少一些可以通过所述至少两个第一隔离区域以及所述至少两个第二隔离区域而被相互间隔开来。
[0033] 两个相邻的IR检测器可以通过第一和第二隔离区域而被相互分离。
[0034] 所述至少一些IR检测器中的一些IR检测器并未通过第一和第二隔离区域相互分离。在该示例中，至少两个相邻的IR检测器彼此可以在其间没有任何隔离区域的情况下直接耦合。在一个实施例中，至少两个检测器位于阵列设备的一个像素内部。
[0035] 每一个隔离区域都可以包括至少一个隔离层。所述至少一个隔离层包括金属层、
多晶硅层和/或
单晶硅层中的至少一层。所述至少一个隔离层可以包括至少一个互连材料层，以连接IR检测器阵列内部的IR检测器。
[0036] 每一个IR检测器都可以形成设备的像素。每一个像素都可以具有至少一个IR检测器。每一个隔离区域都可以在设备的每一个像素之间提供热隔离。
[0037] IR检测器或像素包括热电堆、
电阻器、晶体管以及二极管中的任何的一个或多个。每一个像素都可以具有热电堆、
电阻器、晶体管和二极管中的两个或更多的组合。
[0038] 根据本发明的实施例，所提供的是一种尺寸为3×3或更大的二维红外检测器阵列，其中所有检测器全都处于相同的膜上，所有检测器在隔离区域内部通过金属层、多晶硅层和/或单晶硅层中的至少一层分离，并且被嵌入到介电膜内部。所述膜包括被
支撑在基底上的一个或多个介电材料，并且所述膜通过体蚀刻而与基底热隔离。
[0039] 所述IR检测器可以是热电堆、二极管、晶体管或电阻器。所述金属、多晶硅和/或单晶硅层/轨迹可以在每一个像素之间形成热隔离，并且还可以被认为是散热区域，而剩余像素区域则可以被认为是热区域。所述散热区域还可以包含相互连接以连接到阵列内部的IR检测器。
[0040] 对于热电堆来说，其包括一个或多个
串联连接的
热电偶。每一个热电偶都包括两种不同的材料，其在像素的热区域形成接点(由此形成热接点)，而所述材料的另一端则位于散热区域，在那里其通过电连接相邻的热电偶来形成冷接点。
[0041] 至于膜边缘处的像素，在基底区域上的膜的外部会形成一些冷接点。
[0042] 热电偶材料可以包括金属(例如
铝、
铜、钨、
钛或是其组合)、掺杂多晶硅(n或p型)或掺杂单晶硅(n或p型)。在所有的两种材料都是多晶硅和/或单晶硅的示例中，在材料之间可以使用金属链路来形成接点。
[0043] 在使用二极管检测器或基于晶体管的检测器的示例中，每一个像素都会具有一个位于中心的二极管或是位于中心且串联连接的一个以上的二极管。所述二极管可以由多晶硅或单晶硅制成。晶体管可以由单晶硅制成。每个像素还可以具有位于散热区域的参考二极管或晶体管。
[0044] 在使用电阻器作为检测器的示例中，每一个像素都会具有位于中心的电阻器。所述电阻器可以用金属(例如铝、铜、钨、钛、铂)、多晶硅(n或p型)或单晶硅(n或p型)制成。此类电阻器的电阻会随温度变化而改变。此外，在每一个像素的散热区域中还可以存在参考电阻器。
[0045] 作为替换，IR检测可以通过不同
传感器类型的组合来完成。例如，IR辐射可以用具有
塞贝克效应以及电
阻变化效应的热电堆来被确定。作为替换，举例来说，热电堆会使用参考二极管来执行冷接点温度估计，以便确定热接点中的绝对温度。
[0046] 所述介电膜可以包括：
[0048] 包含了
二氧化硅和/或氮化硅的一个或多个介电层；
[0050] 在所述一个或多个介电层之上的
钝化层。
[0051] 所述膜可以通过对基底实施使用了深反应离子蚀刻(DRIE)的背面蚀刻来形成，由此将会产生垂直侧壁。所述背面蚀刻还可以使用
各向异性蚀刻处理(例如KOH(氢氧化
钾)或TMAH(四乙基
氢氧化铵))来执行，由此将会产生倾斜侧壁。
[0052] 所述膜还可以通过正面蚀刻来形成，以产生由至少两个或更多的横梁支撑的悬浮膜结构。
[0053] 起始基底可以是硅、绝缘体上硅(SOI)或是除了硅以外的任何半导体，例如
碳化硅、砷化镓或氮化镓、或是其与硅的组合。
[0054] 所述设备优选是用基于CMOS或CMOS可用的材料制造的。在这里，术语“基于CMOS”的材料或“CMOS可用”材料指的是兼容
现有技术的CMOS处理步骤或CMOS工艺的材料。在本实例中，所使用的金属可以是CMOS材料，例如钨、铝、铜、钛、钼。硅、多晶硅和硅化物同样可以用于形成各种IR检测器或是隔离区域内部的对像素进行隔离的轨迹/层。
[0055] 作为替换，该设备还可以用一些或所有的非CMOS材料来制造。所使用的金属可以包括铂或金。所述IR检测器材料可以包括其他材料，例如氧化
钒或各种硅化物，其中包括硅化镁。
[0056] 所述介电膜本身可以是圆形、矩形或是带有圆
角的矩形形状，以减小拐角中的应
力，但是其他形状同样是可能的。在膜的每一个像素上还可以存在孔洞，以改进每一个像素的响应。
[0057] 在一个芯片上还可以具有若干个膜，其中每一个膜都具有一个IR检测器阵列。
[0058] 所述阵列还可以具有集成在相同芯片上的
电路。该电路可以包括
开关、复用器、
解码器、
滤波器、
放大器、
模数转换器和/或其他电路。该电路通常位于膜区域以外。
[0059] 作为替换，所述膜的内部还可以具有像素寻址电路。如果使用SOI技术，那么薄硅层将会位于所述膜之上，并且可以用于散热区域内部的电路。最简单的电路可以包括FET开关。此外，使用了放大器或
缓冲器的更复杂的电路也是可能的。
[0060] 在非SOI技术中，多晶硅二极管可被用于寻址适当的像素。
[0061] 在所述阵列上还可以具有
等离子体结构，以改善优选
波长处的吸光度，或是滤除特定的多余波长或波长段。这些结构可以用金属(例如钨、铝、铜、钛、钼、金或铂)、硅化物或是多晶硅或单晶硅制成，并且可以在横向方向上周期性重复。这些结构可以是圆形、椭圆形、矩形、梯形或是任何其他形状或不同形状的组合。这些结构可以是处于层内部的这些形状的点或这些形状的孔洞。所述重复图案可以是六边形或正方形。这些结构可以位于一个以上的层中。所述阵列中的所有像素都可以具有相同的等离子体结构，或者不同的像素可以具有不同的等离子体结构。此外，一些像素可以具有等离子体结构，而一些像素则没有等离子体结构。
[0062] 所述设备可被封装在金属TO型封装之中。所述设备还可以用陶瓷、金属或塑料SMD(表面安装设备)封装方式来封装。所述封装可以具有一个或多个IR滤波器或窗口，或者具有特性横向变化的滤波器。所述封装可以用空气、干燥空气、氩气、氮气、氙气或是任何其他惰性气体来密封或半密封。所述设备也可以在
真空中封装。所述设备可以与透镜封装在一起。所述设备还可以与
反射器封装在一起。所述封装还可以是芯片或晶片级封装，例如通过在顶部晶片对蚀刻晶片/芯片执行晶片键合来形成，其中蚀刻晶片/芯片具有一个相对于IR的至少一些波长透明的部分。所述设备还可以直接封装在PCB上，或是用
倒装芯片方式来封装。
[0063] 所述设备还可以具有在相同芯片上制造的IR发射器。所述IR发射器可以位于单独的膜上，并且可以包括用钨、铝、铜、多晶硅、单晶硅、钛、铂或金制成的加热器。所述IR发射器还可以具有位于所述膜的内部或是一侧的一个或多个等离子体
图案化层。
[0064] 所述IR检测器阵列可被用在便携式
电子设备、
建筑物或
汽车之中。一些或所有的
信号处理既可以由片上电路来执行，也可以在与检测器共同封装的芯片上、在位于相同PCB的芯片上或者在设备内部执行，还可以在远端设备或系统上被处理。
[0065] 根据本发明的更进一步的方面，所提供的是一种制造红外(IR)检测器阵列设备的方法，所述方法包括：
[0066] 形成半导体基底；
[0067] 淀积或生长多晶硅层和/或金属层中的一层或多层及介电层，以形成二维IR检测器阵列和多个隔离区域；
[0068] 对半导体基底进行体蚀刻，以形成介电膜，
[0069] 其中多个IR检测器中的至少一些是在介电膜上或介电膜内部形成的，并且其中所述多个IR检测器中的所述至少一些通过所述多个隔离区域中的至少一些而被相互分离。
[0070] 所述半导体基底可以是平面基底(例如硅衬底)或分层基底(例如绝缘体上硅(SOI)基底)。
附图说明
[0071] 现在将参考附图并仅示例性描述本发明的一些优选实施例，其中：
[0072] 图1显示了具有隔离物的介电膜的示意性顶视图；
[0073] 图2显示了热电堆结构的示意性顶视图；
[0074] 图3显示了基于热电堆的IR检测器阵列的示意性顶视图，其中所有IR检测器全都位于具有隔离物的相同的膜上；
[0075] 图4显示了基于热电堆的IR检测器阵列的示意性顶视图，其中所有IR检测器全都位于具有隔离物的相同的膜上，并且在所述膜的边界上海具有隔离材料。
[0076] 图5显示了基于二极管的IR检测器阵列的示意性顶视图，其中所有IR检测器全都位于具有隔离物的相同的膜上。
[0077] 图6显示了基于热电堆的IR检测器阵列的示意性剖面图，其中嵌入膜内部的金属充当了隔离物；
[0078] 图7显示了基于热电堆的IR检测器阵列的示意性剖面图，其中嵌入膜内部的金属充当了隔离物，并且其中所述膜的沟槽具有倾斜侧壁；
[0079] 图8显示了可用于与改善某些波长处的吸光度的等离子体类型的结构的例示图案布置；
[0080] 图9显示了基于热电堆的IR检测器阵列的示意性顶视图，其中所有IR检测器全都位于具有隔离物的相同的膜上，并且在每一个检测器上都具有图案化层，以改善吸光度；
[0081] 图10显示了基于热电堆的IR检测器阵列的示意性剖面图，其中嵌入膜内部的金属充当了隔离物，并且在检测器上方具有图案化层，以改善吸光度；
[0082] 图11显示了基于热电堆的IR检测器阵列的示意性剖面图，其中嵌入膜内部的金属充当了隔离物，并且电路处于相同的芯片上；
[0083] 图12-15显示了用于寻址阵列内部的像素的不同电路图；以及
[0084] 图16示出了一个用于概述IR检测器阵列设备的制造方法的例示
流程图。
具体实施方式
[0085] 图1显示了一个关于芯片1的示意性顶视图，其中在膜2的内部具有隔离物3。所述隔离物或隔离区域3由嵌入到膜层内部的材料制成，并且可以包括金属、硅或多晶硅。所述膜是介电膜，并且可以包括
二氧化硅层和/或氮化硅层中的一层或多层。所述隔离物还可以用于定义阵列中的每一个像素。
[0086] 图2显示了一个包含两种不同材料4和5的热电堆的示意性顶视图。该材料可以是金属、或掺杂多晶硅或掺杂单晶硅。
[0087] 图3显示了一个基于热电堆的IR检测器阵列的示意性顶视图，其中整个阵列全都位于单个膜2上。该图组合了来自图1和图2的结构。每一个IR检测器元件均由嵌入膜内部的材料3分离，所述材料3则充当了散热器和冷接点区域。隔离物3允许在每一个像素之间进行隔离。对于膜边缘上的像素，一些热电堆冷接点位于基底之上。两种不同的材料4和5形成了两种类型的接点：在像素区域内部形成了热接点，同时在隔离区域或是在基底(对于所述膜边缘上的像素而言)上形成了冷接点。热接点和冷接点之间的温差允许IR检测。
[0088] 可以看出，中间的四个像素使用了隔离区域来形成冷接点，并且所述冷接点是在膜上而不是基底上形成的。这样做减少了对于更多的膜的需要，并且由此减小了芯片面积且降低了成本。这种处理适用于任何至少有一个像素不与基底直接接触的3x3或更大尺寸的二维阵列。
[0089] 图4显示了一个基于热电堆的IR检测器阵列的示意性顶视图，其中整个阵列都在单个膜2上，每一个像素均由嵌入到膜内部的材料3分离。此外，这种隔离材料还位于
基板的边缘-以使整个结构更加对称。
[0090] 图5显示了一个基于二极管的IR检测器阵列的示意性顶视图，其中整个阵列都在单个膜2上。每一个像素都包括二极管6和用于电连接二极管的轨迹7。每一个像素是用嵌入到膜内部的隔离物3分离的。所述二极管可以用多晶硅或单晶硅制成。
[0091] 图6显示了基于热电堆的IR检测器阵列的示意性剖面图，其中整个阵列都在单个膜上。所述膜被支撑在蚀刻基板8上，其包括介电层9，并且可以包括二氧化硅层和/或氮化硅层中的一层或多层。所述热电堆包括p掺杂硅4和n掺杂硅5，并且金属10被用于在p掺杂硅4和n掺杂硅5间形成接点。金属层3被用于在热电堆之间形成第一隔离区域，并且其他金属层3'被用于在其他热电堆之间形成第二隔离区域。该隔离区域还充当了散热器和/或冷接点区域。
[0092] 热电堆材料可以包括其他众多的配置，例如n掺杂硅和金属或是或p掺杂硅和金属。用于热电堆的硅可以是多晶硅或单晶硅。虽然隔离物3在该图中是用金属制成的，但其也可以由单晶硅或多晶硅制成，或者可以包括金属、多晶硅和/或单晶硅。本示例中的基底是通过深反应离子蚀刻(DRIE)蚀刻的，由此会导致产生垂直侧壁。
[0093] 图7显示了位于单个膜上的基于热电堆的IR检测器阵列，其中所述基底是通过各向异性方法(例如KOH或TMAH)蚀刻的，由此导致产生了倾斜侧壁。
[0094] 图8显示了金属上的等离子体图案化处理。所述图案包括以六边形重复图案的方式周期性重复的形状。通过在IR检测器内使用这种图案化处理，可以改善检测器的吸光度。作为替换，所述图案可以是正方形重复图案。作为替换，被重复的形状可以是矩形、椭圆形、梯形、星形或是其他任何形状。
[0095] 图9显示了基于热电堆的IR检测器阵列的示意性顶视图，其中在每一个检测器上都具有等离子体结构11。该图显示了每一个阵列上的相同的等离子体结构。然而，在每一个阵列上，等离子体结构也可以是不同的。此外，并不是所有像素都可以具有等离子体结构。
[0096] 图10显示了基于热电堆的IR检测器阵列的示意性剖面图，其中所有检测器都位于相同的膜上，其中在热电堆上方具有等离子体结构11。
[0097] 图11显示了基于热电堆的IR检测器阵列，其中电路位于在膜区域以外的相同芯片上。作为示例，所显示的是MOSFET 13，其中所述MOSFET包括注入区域12、多晶硅栅极以及互连金属。
[0098] 图12显示了一个例示电路图。每一个像素包括MOSFET开关15和检测器14，该检测器14可以是热电堆或电阻器。解码器电路通过接通MOSFET来选择列，而复用器则执行行间选择。优选地，这种设计是在SOI工艺中进行的，由此在膜上制造MOSFET。
[0099] 图13显示了一个使用二极管16来寻址每一个像素的电路图。所要选择的列必须被设置成
低电压，并且可以使用复用电路来选择行。所述二极管可以用单晶硅或多晶硅制成。
[0100] 图14显示了一个使用二极管来寻址每一个像素的电路图，其中每一个像素还具有参考二极管18以及参考热电堆/电阻器17。这些二极管可被置于膜的冷接点区域内部。所述参考元件有助于改善每一个检测器的信号。
[0101] 图15显示了一个IR检测器将二极管19作为其基础的电路图。在该实施例中，每一个像素还具有处于冷接点区域内部的参考二极管20，并且这些像素可以通过列解码器和行复用器电路来寻址。
[0102] 图16示出了一个用于概述IR检测器阵列设备的制造方法的例示流程图。
[0103] 本领域技术人员将会理解，在先前的描述以及附加权利要求中，诸如“上方”、“重叠”、“下方”、“横向”等等的
位置术语是对照装置的概念性图示(例如显示了标准的剖面透视图的图示以及附图中显示的图示)来引用的。使用这些术语是为了便于参考，但是其并不具有限制性。由此，这些术语应被理解成是指处于附图所示的方位的设备。
[0104] 应该了解的是，以上的所有掺杂极性都是可以反转的，由此得到的设备仍旧依据的是本发明的实施例。
[0105] 虽然已经依照如上所述的优选实施例对本发明进行了描述，但是应该理解，这些实施例仅仅是说明性的，并且权利要求并不局限于这些实施例。有鉴于本公开，本领域技术人员将能够做出
修改和替换，并且这些修改和替换亦被认为落入附加权利要求的范围以内。本
说明书中公开或例证的每一个特征既可以被单独引入本发明，也可以以与这里公开或例证的其他任何特征采用任何恰当组合的方式引入到本发明中。
