使用传导性和电介质材料的交替纳米层的堆叠体的塞贝克
/帕尔帖热电转换器件及制备方法
技术领域
[0001] 本
发明总体上涉及塞贝克/帕尔帖(Seebeck/Peltier)效应热电转换器件，特别涉及使用通过一般平面工艺在甚至大尺寸的衬底上方沉积的导体或
半导体材料层并具有可用与非临界
光刻（noncritical lithographic）或绢网印花（serigraphic）技术限定的电触头的器件。
背景技术
[0002]
塞贝克效应是热电现象，根据此现象，在狭长导体或半导体的相对端处的温差会产生电。由物理学家Thomas J.Seebeck于1821年发现的该效应显示，在经受
温度梯度 的传导性棒的两端处存在电势差。在包括不同材料A和B（处于温度T1和T2）之间的两个接点的
电路中，两个接点之间的电势差由以下给出：
[0003]
[0004] 其中：SA和SB是与两种材料A和B有关的
塞贝克系数（也称作热电
力）。
电压值典型地为约若干μV/K。塞贝克系数取决于材料、其绝对温度和其结构。塞贝克效应可开发用于制造适合于根据电路（所述电路由不同材料的线构成）中产生的电势差测量温差的器件（
热电偶），或用于通过串行连接一定数目的热电偶产生
电能（
热电堆）。
[0005] 从微观观点看，当狭长导体的一端处于与另一端不同的温度时，电荷载流子（金属中的
电子，半导体中的电子和空穴，离子导体中的离子）会扩散。较高温度的载流子将朝向较低温度区域扩散，只要狭长导体的较低温度部位和较高温度部位具有不同的载流子
密度。在隔离的系统中，当热通过扩散过程沿整个导体均匀分布时，将达到平衡。 由电荷载流子的运动引起的
热能的再分布产生热
电流，并且当系统温度变得均匀时，这样的电流当然不存在。在其中两个接点保持于恒定温差下的系统中，热电流也将恒定，因此可观察到电荷载流子的恒定流动。载流子的迁移率因散射现象而降低，所述散射现象由材料晶格中存在的杂质、结构
缺陷和晶格振动（声子）所致。因此，除材料中的声子谱外，材料的塞贝克系数非常显著地取决于杂质密度和晶体学缺陷。另一方面，局部上声子并不总是处于热平衡。正相反，它们按照温度梯度移动并且它们通过与电子或其它载流子以及与晶格缺陷相互作用而损失
能量。如果声子-电子相互作用是主要的，则声子倾向于将电子推向狭长导体部分，在该过程中损失能量，因此有助于导体膜中的
电场。在其中声子-电子散射现象占优的温度区域中，这种贡献甚至更为重要，即对于：
[0006]
[0007] 其中θD是德拜(Debye)温度。在低于θD的温度下，较少的声子可用于能量传输，而在高于θD的温度下，它们倾向于通过相继的声子-声子碰撞而非重复的声子-电子碰撞而损失能量。
[0008] 将材料的热电品质因子定义为如下是有用的：
[0009]
[0010] 其中κ和ρ分别是材料的热传导率和
电阻率。
[0011] 从技术观点看，认为使用塞贝克/帕尔帖效应的热电转换器具有潜在的重要商业用途。热电厂中产生的多于一半的热目前以低
焓的热消耗掉。据估计仅在能量转化过程中散布约一千五百万兆瓦特。获得能够将即使仅部分这样量的低焓的热转变为电的塞贝克发生器能够对
能源短缺问题产生积极影响。
[0012] 作为热电活性材料发生器的已知候选物具有相当低的品质因子。例如，在室温下，在掺杂有每立方厘米5×1015砷
原子n型
硅薄膜的情形中，Z≈10-3K-1。ZT≈1的值仅能用可获得性稀缺的高成本材料得到，所述材料例如Bi2Te3或Sb或Se的
合金。实际上，除相对高附加值的 一些用途例如太空船中的热电产生外，基于
块状低成本材料的热电发生器实现了仅约7%的热功率到电功率的转化产率。作为对比，
涡轮发动机能够将约20%的热能转变成电能。
[0013] 为了增加品质因子，方程（3）中分子应最大化和/或分母应最小化。 [0014] 分析分母，公式可以写成：
[0015]
[0016] 其中
[0017]
[0018] 其中-q是电子电荷，下标ph值和el分别表示对声子和电子的相关性。 -8 -2
[0019] 根据Wiedemann-Franz定律，L是约为2.44×10 WΩK 的几乎普适常数，因为在金属中热传导和电传导率（σ=1/ρ）之间的比率在同一温度T下几乎是相同的。 [0020] 对于好的热电材料κel,即LT/ρ应该总是比κph小得多。也就是，热传导率不应由归因于电子的热传导率的贡献所主导。
[0021] 因此，要在塞贝克效应器件中使用的半导体材料的掺杂必须适应于确保高电传导率而不显著影响热传导性。
[0022] 分析分子可得到
[0023]
[0024] 其中NV-C是取决于所使用的
掺杂剂在适当能带中的状态密度，而Nd(=1/qμρ)是活性掺杂剂的浓度。
[0025] 因此，尽管S随电阻率变化，但它对数地变化（即以显著降低的速率）。 [0026]
现有技术的讨论
[0027] 最近已显示[1，2]具有剧烈降低的尺寸（具有约20纳米的横向尺寸的硅
纳米线）和适当的粗糙化表面的系统可如何表现出相对较高的 热电品质因子。Z因子的加强源自于在传导性纳米线的表面处的显著的声子散射引起的声子和电子的
平均自由程数值之间的“去耦（decoupling）”。特别地，来自具有相对低
频率（较长
波长）的声学声子的热传导率的重要贡献可能几乎得到完全消除，其在波长比线的横截面大的声子密度材料中为零。因此，-1 -1 -1 -1硅的热传导率从≈150Wm K （在室温对于块状Si）降低到≈1.6Wm K （在室温下对于横截面20nm的Si纳米线）。遗憾的是，这些用硅纳米线制成的测试器件是利用不适合大规模工业化的技术制成的。
[0028] 在相同
申请人于2009年12月15日提交的之前公布的
专利申请WO 2009/125317和之前的意大利专利申请VA2009A000082申请中，描述了用于制备属于元素周期表中IV族的元素或其合金的纳米线的方法，无需使用在几十纳米领域中限定的先进光刻技术，并且具有纳米线的表面粗糙度的显著控制，适用于通过利用以可控方式在纳米线本体内产生的均匀空腔的表面来改变声子和电子的平均自由程。该公开的工艺虽然比先前用于制造纳米尺寸的狭长结构的制造工艺简单得多，但仍然需要光刻加工，
各向异性蚀刻和
真空中的保形沉积工艺。
[0029] 在相同申请人于2009年7月15日提交的之前的意大利专利申请VA2009A000050中描述了一种转化器件，该器件由与甚至大面积的半导体层交替的电介质层的堆叠体制成，在沉积后以渐变的
动能和能流对其注入惰性气体的离子或N，F或O，并接连通
过热循环经受脱气处理，用以促进气态分子在半导体主体内的聚集，这引起纳米空腔的形成，均匀地分布在材料中，之后最终被部分释放。
[0030] 发明概述
[0031] 由申请人进行的初步实验室测试证实的理论分析验证了声子在二维纳米结构中的迁移（热电流）的显著限制。采用该定义，我们意指这样的结构，其厚度h不超过100纳米，且其宽度w和长度l显著超过（例如一个或多个数量级）厚度h。在热传导性材料的二维纳米结构中，热逃逸区wh对于防止跨平面表面的直接逃逸路径足够小。当 该基本条件与使逃逸表面不平滑且基本平行于跨隔膜的温度梯度方向，但相对粗糙即具有纳米外形不规则性的条件结合时，观察到显著增加的热电品质因子，所述不规则性适合于通过在表面处的净后向非弹性散射而阻碍反射声子在跨隔膜的温度梯度方向的迁移。
[0032] 具有5至20纳米的平均周期和平均峰－谷幅度的表面不规则性是突出有效的。 [0033] 根据第一实施方案，与热电流的定向约束（声子从传导性膜的热侧向冷侧迁移，或者在作为
热泵的器件的操作情况下反之亦然）的纳米电传导性膜之间的电绝缘性电介质膜交替的这些特性的膜的堆叠体构成令人惊讶的有效的塞贝克－帕尔帖效应电传导性隔膜，易于支持热电能转化。
[0034] 可在不需要任何光刻或绢网印花限定步骤来产生纳米尺寸的并行传导性路径的情况下，通过简单重复传导性材料层和电介质层的相继形成直到达到所需厚度（高度）的如此生长的堆叠体来制备适合于实际的现实世界应用的尺寸的隔膜，所述传导性材料层的厚度一般为几纳米至几十纳米，所述电介质层具有类似或更小的纳米厚度，优选几纳米至50纳米。
[0035] 合适的传导性材料为金属例如
铝、
钛、钽、钼、钨、镍，或半导体例如掺杂的硅、锗或其合金。合适的电介质材料是传导性材料的
氧化物。
[0036] 这种交替地堆叠的传导性层和电介质层的隔膜（其可为所需厚度的生长堆叠体的切片）的涂覆金属的相对侧构成转化器件的可连接
端子，并且将分别与隔膜的冷侧和热侧符合。
[0037] 可以通过采用通常的CVD或LP－CVD技术间断性“停歇”地将空气或其他氧化性气体引入传导性材料沉积的热室中来获得不规则（粗糙）表面的纳米传导性层的沉积。在这样的空气停歇期间，沉积的传导性材料的表面部分的氧化破坏了沉积的导体或半导体的相对平坦性，产生传导性衬底的氧化的粗糙界面和生长的氧化物层的类似粗糙化表面。 [0038] 在第一电介质氧化物层的这种粗糙表面上方，重新开始第二电传导性材料纳米层通过CVD或LP-CVD的沉积，其在一定程度上复制下方的第一氧化物层表面的粗糙度。 [0039] 采用连续的空气停歇，通过使所沉积材料的厚度的一部分氧化，在所沉积的第二传导性层的不规则表面上形成第二电绝缘层，如同对于第一电介质氧化物层进行的那样，而且沉积和氧化的两步循环可以根据需要重复多次以生长所需厚度（高度）的交替层的堆叠体。
[0040] 作为替代，在第一沉积的纳米传导性层上方且在用N2或其它非反应气体通入沉积室后，可通过供入电介质氧化物的可
热分解的前体化合物沉积通常为几纳米至40纳米厚度的亚化学计量比的氧化物层。在衬底上方的相继
热解分解和电介质氧化物的形成是产生表面不规则性的过程，所述表面不规则性具有5至20纳米的平均周期和平均峰－谷幅度。相继沉积的传导性层符合热解转化为电介质氧化物的沉积层的表面不规则性，构成具有所需形态的界面，即具有5至20纳米的平均周期和平均峰－谷幅度的不规则性。沉积的传导性层的表面将基本复制根部（root）粗糙度，尽管导体的LP-CVD沉积具有非微不足道的平坦化特征。此后，随着传导性层和电介质层的这些交替沉积步骤的重复，制备了所需高度的堆叠体。
[0041] 通过氧化物层的沉积所产生的粗糙化将会被由导体的沉积所产生的平滑化抵消，使得在一定数目的层后，多层膜将达到差不多恒定的粗糙度。
[0042] 作为申请人直觉的一个替代性且有效的实施方案，在不必将横截面尺寸限制到几个单位或几十纳米的情况下，对于声子沿温度梯度方向的另外有害的不受限的迁移有效的约束或阻碍，意味着对传导性和电介质氧化物层的交替形成的上述过程的很小改变。 [0043] 在实践中，根据该替代性实施方案，接受如下事实：通过不间断的电介质氧化物层，在沉积的传导性膜之间形成的电绝缘可能受到损失，在沉积的传导性材料的纳米层的表面上方降低厚度例如约几纳米的亚化学计量比氧化物层，该传导性材料层优选也具有降低的厚度， 例如约1至5纳米。可通过任何已知的技术获得几纳米的亚化学计量比的氧化物层，所述技术例如在室温下通过将刚沉积的传导性材料暴露于空气，或者将合适的前体化合物送入CVD或LP-CVD沉积室中来沉积亚化学计量比的氧化物。一旦完成与亚化学计量比的氧化物层交替的很多传导性层的堆叠体，就将它在一般为600－900℃的温度下
热处理，引起亚稳定的亚化学计量比的氧化物分解成各自元素（X）和化学计量比的电介质氧化物，例如根据下列反应：
[0044] iXOx→(i-x)X+xXOi
[0045] i是整数和x是分数值。在硅的情况下，之前反应为如下的特定形式
[0046] Si1+xO2→xSi+SiO2
[0047] 热解形成的化学计量比氧化物趋于形成纳米和亚纳米尺寸的团簇，其优先在传导性衬底层的晶态晶粒之间的边界处成核。
[0048] 即使平均厚度为几纳米（如1至3纳米）的XOx层也能够形成此类XOi的电介质纳米颗粒的事实与该机理的结合导致不再净分层（stratified）结构的构成，但导致具有平行间隔的区域或层的X基体，其中可观察到密集分散的大量纳米和亚纳米颗粒以及电介质氧化物XOi颗粒的团簇，其空间浓度足以使颗粒对声子的影响几乎是不可避免，而不论其在X基体中的运动方向。
[0049] 用于将亚化学计量比的氧化物膜转化为大量化学计量比的氧化物的电介质团簇的最终热解处理释放了对于不同材料的交替沉积层的堆叠所固有的机械
应力。此外，在所沉积的金属或半导体材料的堆叠的传导性纳米层之间的电绝缘的这种有意损失避免了跨隔膜的内部电阻的可能
不平衡和随之的功率损失，所述功率损失可能随着传导性和电介质材料的交替、不间
断层的成层（layered）堆叠而产生。同时，保留了与富含电介质氧化物的层交替的传导性层中的迁移声子的显著约束。
[0050] 根据成层的实施方案，塞贝克/帕尔帖热电转换器件包括体电阻率值等于或小于-210 Ωcm的多晶传导性或半传导性材料的纳米膜的堆叠体，其平均厚度为约15～约50nm，通过热生长的电介质氧化物层而 相互电绝缘。
[0051] 具有上述特征的纳米层可优选为通过从气相化学沉积（CVD，LP-CVD）和类似沉积方法所沉积的通常半导体，一般为掺杂的硅、掺杂的锗或其合金，所述类似沉积方法对于产生相对平坦化的沉积通常是已知的，其纳米表面粗糙度可间接通过如下方式提供：热生长的电介质膜或所沉积的电介质氧化物形成在沉积的传导性层上，并进行最终处理用于产生界面导体/电介质的所需纳米粗糙度或电介质纳米和亚纳米团簇在层中的分散。 [0052] 在所附的
权利要求中定义了本发明，其叙述的目的是通过明确引用形成本
说明书的一部分。
附图简介
[0053] 图1是根据此公开的第一实施方案，适合于构成塞贝克/帕尔帖效应电传导性隔膜的多层堆叠体的理想化的
片段的横截面。
[0054] 图2是根据此公开的替代性实施方案，适合于构成塞贝克/帕尔帖效应电传导性隔膜的多层堆叠体的理想化的片段的横截面。
具体实施方式
[0055] 在下文呈现的示例性实施方案具有专
门的说明性的目的，且不打算限制本发明，本发明可由任何本领域技术人员实行，甚至通过改变沉积－氧化过程，或使用不同的传导性或半传导性材料和不同电介质材料。
[0056] 参照图1，在构建本发明的多层堆叠体中，可开始于通过如下方式在基本平坦的电介质衬底S（例如平坦的玻璃板）上方沉积纳米厚度的经掺杂的硅C1的第一电传导性层：在600-800℃的温度下，将在N2中稀释的适当掺杂剂化合物例如PH3、AsH3或B2H6和硅烷（SiH4）气相（CVD或LP-CVD）送入低压、加热的沉积室中。
[0057] 掺杂的硅半导体的这种第一纳米层C1可具有约40-50nm的基本均匀的厚度，不具有或几乎不具有表面粗糙度。
[0058] 此后，在用N2通入沉积室后，将氧或N2O送入室中，保持在相同的温度下约20-30分钟，用于生长具有约20-30纳米平均厚度的基本化学计量比的氧化物（SiO2）的相对粗糙层。或者，可通过将四氧
硅酸盐（tetraoxysilicate）送入通有N2的室中沉积具有约20-30纳米平均厚度的基本化学计量比的氧化物（SiO2）的粗糙层，四氧硅酸盐的热解分解在衬底的传导性纳米层C1上形成粗糙的电介质层D1。
[0059] 掺杂的硅的纳米层C1、C2、C3等的沉积，继之以粗糙纳米电介质层D1、D2、D3等的氧化或沉积的这些步骤的交替通过添加的粗糙化效应在实际中很快产生了具有表面不规则性的非平滑的半导体/氧化物界面，所述表面不规则性具有5-20nm的平均周期和平均峰－谷幅度。
[0060] 将从导体或半导体材料的纳米层Ci的气相沉积继之以在热的沉积室中以“空气停歇”的热氧化或者沉积电介质以形成具有
纳米级粗糙度的电介质层Di的这种两步循环根据需要重复多次以构建所需高度的堆叠体。
[0061] 根据描绘于图2中的替代性方法，将氧化或沉积层D1、D2等的条件进行改变，以便在传导性材料的所沉积的纳米层C1、C2、C3等的表面上方形成优选具有降低厚度（例如限于约1到5nm的平均值）的亚化学计量比的氧化物层，所述传导性材料也具有降低的厚度，例如具有限于约10-20纳米的平均值。
[0062] 可采用任何实际已知的技术例如在室温下将刚沉积的传导性材料暴露于空气来获得几纳米的亚化学计量比的氧化物层。包含多个沉积室与居间（交替）连接室的隧道炉将会是对于大量生产的有效设计选择，在所述室中，可以将制备中的堆叠体在室温（15-40℃）下暴露于空气。
[0063] 或者，如在上述示例性第一实施方案中所设想的，在由可分解的前体化合物例如四氧硅酸盐沉积氧化物以形成低价硅氧化物（SiO（2-y)）的过程中，可通过将沉积时间减少至几分钟并最终稀释O2或N2O进料和/或降低沉积室中的温度来沉积几纳米的亚化学计量比氧化物的 等效层。
[0064] 一旦完成与亚化学计量比的氧化物层交替的很多传导性层的堆叠体，就将其在通常为600－900℃的温度下热处理，使得在各自金属和化学计量比的电介质氧化物在通常较高温度的沉积的重复沉积阶段中可能没有分解的任何亚稳定的亚化学计量比的氧化物分解，例如在
多晶硅的情形中根据以下反应进行：
[0065] 2SiOx→(2-x)Si+xSiO2
[0066] 热解形成的化学计量比的氧化硅趋于形成电介质团簇，其优先在传导性衬底层的晶态晶粒之间的边界处成核，如图2所示意性说明的。
[0067] 用于将所沉积的亚化学计量比的氧化物膜转
化成含有大量化学计量比氧化物的电介质团簇层其区域的最终热解处理释放了可能在不同固体材料的交替沉积的纳米层的堆叠过程中累计的任何机械应力。
[0068] 可用于纳米电传导性层的CVD沉积的前体化合物为例如：用于衬底的SiH4、SiHnCl4-n（n=1，2，3）、GeH4、GeHnCl4-n（n=1，2，3），衬底和用于它们的掺杂的PH3、POCl3和B2H6。
[0069] 可将此公开的充分生长的多层堆叠体切片以形成所需厚度和尺寸的塞贝克－佩尔蒂埃活性隔片。
[0070] 在堆叠体或堆叠体切片的相对侧表面上可形成电连接的金属层，以便将所有纳米传导性层连接到外电路，所有为并行或者并行中的串行层族。
[0071] 换句话说，在堆叠体的相对端上方沉积的电连接金属可并行地连接堆叠体的所有经处理的半导体层，或被
图案化以限定并行连接的多个层族。然后，通过
焊接到堆叠体的第一端侧上的金属层上且焊接到在堆叠体的相对端侧上的并行连接的不同层族的补偿（offset）金属上的电线串行地连接这些层族，形成层族的串－并网络，最终通过器件的两个端子连接到外电路。
[0072] 为此，平行六面体堆叠体或其切片的侧部（flank）可涂覆有惰性化的电介质层，在其上可限定所沉积金属层的连续条带用于串行地连接不同族的经处理的半导体层，所述半导体层通过限定在堆叠体的相 对端侧上的传导性金属条带彼此并行地连接。
[0073] 相同申请人的此前公布的专利申请号WO2009/125317和
国际申请号PCT/EP2010/069531公开了这种串行－并行电互连的配置，旨在通过明确引用将其描述与说明并入本文。
