形成倒装芯片式半导体封装的方法及其半导体封装和衬底
专利汇可以提供形成倒装芯片式半导体封装的方法及其半导体封装和衬底专利检索，专利查询，专利分析的服务。并且一种形成 倒装芯片 式 半导体 封装的方法,特别是形成下填半导体封装的方法,其包含以下步骤:提供具有隆起 端子 部分(305)的衬底(300),在衬底(300)上设置具有填充物(27)的下填化合物(5),在衬底(300)上放置隆起的 半导体芯片 (40),其中凸起(45)靠着隆起端子部分(305)的上表面(310),并回流该组件。在回流工艺期间,隆起端子部分(305)和凸起(45) 熔化 并使下填化合物(5)中的填充物(27)远离凸起(45)和隆起端子部分(305)之间位移。这防止了填充物(27)形成阻挡物。熔化的 焊料 形成焊盘(46)和隆起端子部分(305)之间的互连。，下面是形成倒装芯片式半导体封装的方法及其半导体封装和衬底专利的具体信息内容。
1、一种形成倒装芯片式半导体封装的方法，该方法包含以下步骤：
a)提供衬底，其第一表面具有多个隆起端子部分，其中多个隆起端子部 分至少延伸到第一表面，每个隆起端子部分包含基部和自由端部，并且至少 自由端部由具有第一回流温度的第一材料构成；
b)提供在第一表面上具有多个焊盘的半导体芯片，其中多个焊盘上具有 凸起，每个凸起包含一基部和一自由端部，至少多个凸起的自由端部由第一 材料构成；
c)提供下填化合物，其中下填化合物包含至少某种无机填充物以减小下 填化合物的热膨胀系数；
d)在衬底上设置下填化合物；
e)在衬底上放置半导体芯片，下填化合物置于其间，其中多个凸起的自 由端部靠着多个隆起端子部分的自由端部；和
f)以基本上第一回流温度回流半导体芯片、衬底和下填化合物，以便将 至少多个凸起的自由端部和至少多个隆起端子部分的自由端部形成为互连。
2、根据权利要求1所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，自由端部由第一 材料构成，并且基部由第二材料构成，第二材料具有高于第一回流温度的第 二回流温度。
3、根据权利要求1所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部和自由端部 由第二材料构成，第二材料具有高于第一回流温度的第二回流温度。
4、根据权利要求3所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分和外部分由第二材料构成，自由端部由第三材料构成，第 三材料不同于第一和第二材料。
5、根据权利要求4所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步骤， 其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基部和 自由端部，基部包含内部分和外部分，内部分和外部分由第二材料构成，自 由端部由第一材料构成。
6、根据权利要求5所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步骤， 其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基部和 自由端部，基部包含内部分和外部分，内部分由第二材料构成，外部分由第 三材料构成，自由端部由第一材料构成。
7、根据权利要求4所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分由第二材料构成，外部分由第三材料构成，自由端部由第 一材料构成。
8、根据权利要求3所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步骤， 其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基部和 自由端部，基部包含内部分和外部分，内部分和外部分由第二材料构成，自 由端部由第一材料构成。
9、根据权利要求8所述的形成倒装芯片式半导体封装的方法，其特征在 于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步骤， 其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基部和 自由端部，基部包含内部分和外部分，内部分由第二材料构成，外部分由第 三材料构成，第三材料不同于第一和第二材料，自由端部由第一材料构成。
10、根据权利要求1所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，自由端部由第一材料构成，基部由第二材料构成，第二材料 具有高于第一回流温度的第二回流温度。
11、根据权利要求1所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，自由端部和基部由第二材料构成，第二材料具有高于第一回 流温度的第二回流温度。
12、根据权利要求11所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分和外部分由第二材料构成， 自由端部和基部由第三材料构成，第三材料不同于第一和第二材料。
13、根据权利要求12所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，自由端部由第一 材料构成，基部由第二材料构成。
14、根据权利要求13的所述的形成倒装芯片式半导体封装的方法，其特 征在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步 骤，其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内 部分和外部分，内部分由第二材料构成，外部分由第三材料构成，第三材料 不同于第一和第二材料，自由端部由第一材料构成。
15、根据权利要求12所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分由第二材料构成，外部分 由第三材料构成，自由端部由第一材料构成。
16、根据权利要求11所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，自由端部由第一 材料构成，基部由第二材料构成。
17、根据权利要求16所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分由第二材料构成，外部分由第三材料构成，第三材料不同 于第一和第二材料，自由端部由第一材料构成。
18、一种形成倒装芯片式半导体封装的方法，该方法包含以下步骤：
a)提供衬底，其第一表面具有多个隆起端子部分，其中多个隆起端子部 分至少延伸到第一表面，每个隆起端子部分包含基部和自由端部，至少自由 端部由具有第一回流温度的第一材料构成，其中第一材料选自由锡-铅低共熔 焊料和无铅焊料构成的组合材料；
b)提供具有在第一表面上的多个焊盘的半导体芯片，其中多个焊盘上具 有凸起，每个凸起包含基部和自由端部，至少多个凸起的自由端部由第一材 料构成；
c)提供下填化合物，其中下填化合物包含至少某种无机填充物以减小下 填化合物的热膨胀系数，其中无机填充物选自由二氧化硅、氮化硅、氮化硼 和氮化铝构成的组合材料；
d)在衬底上设置下填化合物；
e)在衬底上放置半导体芯片，下填化合物置于其间，其中多个凸起的自 由端部靠着多个隆起端子部分的自由端部；和
f)以基本上第一回流温度回流半导体芯片、衬底和下填化合物，以便将 至少多个凸起的自由端部和至少多个隆起端子部分的自由端部形成为互连。
19、根据权利要求18所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，自由端部由第一 材料构成，并且基部由第二材料构成，第二材料具有高于第一回流温度的第 二回流温度，第二材料选自由高铅焊料和铜构成的组合材料。
20、根据权利要求18所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部和自由端部 由第二材料构成，第二材料具有高于第一回流温度的第二回流温度，第二材 料选自由高铅焊料、铜和金构成的组合材料。
21、根据权利要求20所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分和外部分由第二材料构成，自由端部由第三材料构成，第 三材料不同于第一和第二材料，第三材料选自由金和有机焊料防腐剂构成的 组合材料。
22、根据权利要求21所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分和外部分由第二材料构成， 自由端部由第一材料构成。
23、根据权利要求22所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分由第二材料构成，外部分 由第三材料构成，自由端部由第一材料构成。
24、根据权利要求21所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分由第二材料构成，外部分由第三材料构成，自由端部由第 一材料构成。
25、根据权利要求20所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分和外部分由第二材料构成， 自由端部由第一材料构成。
26、根据权利要求25所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分由第二材料构成，外部分 由第三材料构成，第三材料不同于第一和第二材料，自由端部由第一材料构 成，第三材料选自由金和有机焊料防腐剂构成的组合材料。
27、根据权利要求18所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，自由端部由第一材料构成，基部由第二材料构成，第二材料 具有高于第一回流温度的第二回流温度，第二材料选自由高铅焊料和铜构成 的组合材料。
28、根据权利要求18所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，自由端部和基部由第二材料构成，第二材料具有高于第一回 流温度的第二回流温度，第二材料选自由高铅焊料、铜和金构成的组合材料。
29、根据权利要求28所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分和外部分由第二材料构成， 自由端部由第三材料构成，第三材料不同于第一和第二材料，第三材料选自 由金和有机焊料防腐剂构成的组合材料。
30、根据权利要求29所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，自由端部由第一 材料构成，基部由第二材料构成。
31、根据权利要求30所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分由第二材料构成，外部分由第三材料构成，第三材料不同 于第一和第二材料，自由端部由第一材料构成，第三材料选自由金和有机焊 料防腐剂构成的组合材料。
32、根据权利要求29所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(a)包含提供具有在第一表面上的多个隆起端子部分的衬底的步 骤，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含基 部和自由端部，基部包含内部分和外部分，内部分由第二材料构成，外部分 由第三材料构成，自由端部由第一材料构成。
33、根据权利要求28所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，自由端部由第一 材料构成，基部由第二材料构成。
34、根据权利要求33所述的形成倒装芯片式半导体封装的方法，其特征 在于，步骤(b)包含提供具有在第一表面上的多个焊盘的半导体芯片的步骤， 其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，基部包含内部分 和外部分，内部分由第二材料构成，外部分由第三材料构成，第三材料不同 于第一和第二材料，自由端部由第一材料构成，第三材料选自由金和有机焊 料防腐剂构成的组合材料。
35、一种倒装芯片式半导体封装，其特征在于，包含：
一具有在第一表面上的多个隆起端子部分和具有多个外部互连的衬底；
一具有在表面上的多个焊盘的半导体芯片，该半导体芯片被倒装并放置 在该衬底上，衬底的第一表面与半导体芯片的所述表面相对，其中半导体芯 片具有100平方毫米的最小面积；
在多个焊盘和多个端子之间延伸并将多个焊盘耦合到多个端子的多个回 流导电互连；和
填充在衬底的第一表面和半导体芯片的所述表面之间的下填化合物，其 中下填化合物至少包含某种无机填充物。
36、根据权利要求35所述的倒装芯片式半导体封装，其特征在于，至少 某些隆起端子包含基部和自由端部。
37、根据权利要求36所述的倒装芯片式半导体封装，其特征在于，自由 端部包含选自由锡-铅低共熔焊料和无铅焊料构成的组合的材料。
38、根据权利要求37所述的倒装芯片式半导体封装，其特征在于，基部 包含选自由高铅焊料和铜构成的组合的材料。
39、根据权利要求37所述的倒装芯片式半导体封装，其特征在于，基部 包含内部分和外部分，内部分包含选自由铜和金构成的组合的材料，外部分 包含选自由金和有机焊料防腐剂构成的组合的材料。
40、一种用于倒装芯片式半导体封装的衬底，其特征在于，包含：
一非导电基底层；
一设置在非导电基底层上的构图导电材料层，该构图导电材料层具有端 子部位；
设置在导电材料构图层上的构图非导电材料层，该构图非导电材料层具 有露出表面，并且该构图非导电材料层至少留下某些未覆盖的端子部位，和
在该端子部位上的隆起端子部分，其中隆起端子部分远离端子部位至少 延伸到构图非导电材料层的露出表面。
技术领域
本发明涉及形成具有下填物(underfill)的倒装芯片式半导体封装，特别 涉及形成具有非流动下填物(no-flow underfill)的倒装芯片式半导体封装。
背景技术
众所周知，形成倒装芯片式封装的方法是首先用焊料在半导体芯片上形 成或隆起焊盘，然后倒装半导体芯片并将其置于端子的凸起上。半导体芯片、 衬底和焊料凸起形成的组件回流时，焊盘和端子之间的焊料熔化，形成焊盘 和相应端子之间的焊料互连。
接着，在倒装的半导体芯片和衬底之间的间隙的边缘施加下填物。通常， 下填物是环氧基液体，其粘度在升高温度下显著降低。尽管有毛细作用，在 温度升高的情况下，下填物被拉出，流入并填充半导体芯片和衬底之间的间 隙。
用下填物填充间隙的工艺存在各种各样的困难，大部分工艺涉及的是用 下填物不完全填充间隙，尤其是在凸起间距和高度很小时。例如在间距小于 150μm时，高度小于50μm。
一种形成倒装芯片式封装的相对新的方法是试图缩短工艺流程，特别是 克服用非流动下填物施加下填物的问题。授予美国Georgia Tech Research Corporation的美国专利US6180696公开了一种非流动下填物的成分，由 Pennisi等人做出的、授予美国摩托罗拉公司的美国专利US5128746公开了一 种利用非流动下填物形成半导体封装的方法。
利用这种方法，将带非流动下填物的组合物施加于衬底的其上具有端子 的第一表面，在那里非流动下填物覆盖或浸没端子。然后，隆起的半导体芯 片被倒装并放在衬底的第一表面上，以便使半导体芯片上的凸起靠在端子上。 然后该组件被回流，使凸起转变到熔化状态并形成焊盘和端子之间的互连， 并利用下填物填充芯片和衬底之间的间隙。因此，这种方法基本上可以解决 (address)涉及利用下填物不完全填充衬底和半导体芯片之间间隙的问题和 困难。
通常，非流动下填物是环氧基有机化合物，并且是本领域技术人员公知 的，有机化合物的热膨胀系数(CTE)相对较高，在50-90百万分之每摄氏 度(ppm/℃)。具有高热膨胀系数的下填物不能有效地修正半导体芯片的热膨 胀系数和衬底的热膨胀系数之间的失配。相应地，由于热膨胀系数的这种失 配，在半导体封装中半导体芯片的焊盘和衬底之间的焊接点容易出现热机故 障。因此，有害地影响这种非流动下填的半导体封装的可靠性。
在具有较小芯片如小于5毫米(mm)×5mm的倒装芯片式半导体封装 中，热膨胀系数失配是容许的，其中可靠性趋于满足规定的限度。但是，对 于10mm×10mm的较大芯片或更大的芯片，如上所述，热膨胀系数失配更严 重，并且可靠性不在规定限度内。相应地，一般认为非流动下填物因其不良 的热膨胀系数特性而不适合于封装这种较大芯片。
一种改进即降低下填物成分的热膨胀系数的公知方法是向下填物成分中 添加无机填充物如二氧化硅。然而，具有填充物的非流动下填物将导致在半 导体芯片上的焊盘和衬底上的端子之间产生开路。
发明内容
为达到上述目的，本发明提供一种形成倒装芯片式半导体封装的方法， 该方法包含以下步骤：
a)提供衬底，其第一表面具有多个隆起端子部分，其中多个隆起端子部 分至少延伸到第一表面，每个隆起端子部分包含一基部和一自由端部，并且 至少自由端部由具有第一回流温度的第一材料构成；
b)提供在第一表面上具有多个焊盘的半导体芯片，其中多个焊盘上具有 凸起，每个凸起包含基部和自由端部，至少多个凸起的自由端部由第一材料 构成；
c)提供下填化合物，其中下填化合物包含至少某些无机填充物以减小下 填化合物的热膨胀系数(CTE)；
d)在衬底上设置下填化合物；
e)在衬底上放置半导体芯片，下填化合物置于其间，其中多个凸起的自 由端部靠着多个隆起端子部分的自由端部；和
f)以基本上第一回流温度回流半导体芯片、衬底和下填化合物，以便将 至少多个凸起的自由端部和至少多个隆起端子部分的自由端部形成为互连。
根据同一发明构思，在另一个方案中，本发明提供一种形成倒装芯片式 半导体封装的方法，该方法包含以下步骤：
a)提供衬底，其第一表面具有多个隆起端子部分，其中多个隆起端子部 分延伸到至少第一表面，每个隆起端子部分包含基部和自由端部，至少自由 端部由具有第一回流温度的第一材料构成，其中第一材料选自由锡-铅低共熔 焊料和无铅焊料构成的组合材料；
b)提供在第一表面上具有多个焊盘的半导体芯片，其中多个焊盘上具有 凸起，每个凸起包含基部和自由端部，至少多个凸起的自由端部由第一材料 构成；
c)提供下填化合物，其中下填化合物包含至少某些无机填充物以减小下 填化合物的热膨胀系数(CTE)，其中无机填充物选自由二氧化硅、氮化硅、 氮化硼和氮化铝构成的组合材料；
d)在衬底上设置下填化合物；
e)在衬底上放置半导体芯片，下填化合物置于其间，其中多个凸起的自 由端部靠着多个隆起端子部分的自由端部；和
f)在基本上第一回流温度回流半导体芯片、衬底和下填化合物，以便将 至少多个凸起的自由端部和至少多个隆起端子部分的自由端部形成为互连。
根据同一发明构思，在又一个方案中，本发明提供倒装芯片式半导体封 装，包含：
具有在第一表面上的多个隆起端子部分和具有多个外部互连的衬底；
具有在表面上的多个焊盘的半导体芯片，该半导体芯片被倒装并放置在 衬底上，衬底的第一表面与半导体芯片的所述表面相对，其中半导体芯片具 有100平方毫米的最小面积；
在多个焊盘和多个端子之间延伸并将多个焊盘耦合到多个端子的多个回 流导电互连；和
填充在衬底的第一表面和半导体芯片的所述表面之间的下填化合物，其 中下填化合物至少包含某种无机填充物。
根据本发明的方法，本发明提供一种形成倒装芯片式半导体封装，包含：
一电性非导电基底层；
一设置在非导电基底层上的构图电性导电材料层，该构图电性导电材料 层具有端子部位；
设置在该电性导电材料构图层上的构图电性非导电材料层，该构图电性 非导电材料层具有露出表面，并且该构图电性非导电材料层至少留下某些未 覆盖的端子部位；端子部位的隆起端子部分，其中隆起端子部分从端子部位 至少延伸到构图电性非导电材料层的外露表面。
本发明的积极效果将结合实施例予以阐述。
附图说明
图1示出了现有技术中组装之前芯片和衬底的截面示意图；
图2示出了现有技术组装之后图1中的芯片和衬底的截面示意图；
图3示出了本发明中组装之前的芯片和衬底的截面示意图；
图4示出了本发明中组装之后的图3中芯片和衬底的截面示意图；
图5示出了形成图4所示的半导体封装的方法流程图；
图6A-图6D示出了图3中的衬底上多个隆起端子部分结构的截面示意 图；
图7A-图7D示出了图3中的半导体芯片上的多个凸起结构的截面示意 图；
图8示出了图4中的芯片和衬底之间的焊料互连的截面的照片；和
图9示出了形成图3中的衬底的方法流程图。
具体实施方式
前面已经披露了在利用非流动下填物形成的倒装芯片式半导体封装中， 由非流动下填物成分中的填充物产生半导体芯片上的焊盘和衬底上的端子之 间的开路。该填充物在焊料凸起和衬底上的端子部位之间形成机械阻挡物。 根据本发明公开了利用具有填充物的非流动下填物形成倒装芯片式封装和具 有隆起端子部分的衬底的方法。在回流期间，与半导体芯片上的凸起结合的 隆起端子部分使下填物中的填充物从凸起和隆起端子部分之间位移。这样， 可防止填充物形成阻挡物，并基本上减少了在凸起和隆起端子部分之间产生 开路。如上所述，本发明有利地允许具有填充物并具有改进的降低的热膨胀 系数特性的非流动下填物用在特别用于较大芯片尺寸的倒装芯片式半导体封 装中。
根据现有技术，在图1中，衬底10包含非导电基底层12、构图导体层 25和构图焊料掩模20的叠层结构，这是本领域公知的。具有填充物27的非 流动下填物5分配在衬底10上，并且非流动下填物5在焊料掩模20的上表 面30上和在构图导体25的端子部位28的上表面26上流动。
然后具有在焊盘46上的凸起45的半导体芯片40被倒装并放置在衬底 10上，凸起45对准在端子部位28上以形成组件。然后使该组件通过回流炉 而对其回流，焊料凸起45熔化以形成在芯片40上的焊盘46和端子部位28 之间的互连。
参见图2，根据现有技术，半导体封装200展示了在凸起45和端子部位 28之间形成阻挡物的填充物27。在回流期间，衬底10和芯片40互相强压在 一起一段时间，回流温度使焊料凸起45转变为熔化状态。然而，由下填物5 中的填充物27形成的阻挡物防止了熔化的焊料与端子部位28接触。
根据本发明，图3示出了具有非导电基底层12、构图导体层25、和构图 焊料掩模层20的衬底300。此外，在构图导体层25的露出端子部位28上形 成导电材料淀积物，如焊料敷层。导电材料淀积物形成隆起端子部分305。 焊料敷层的厚度必须使隆起端子部分305的上表面310最好延伸到与焊料掩 模20的上表面30相同的高度或比上表面30高。衬底300包含陶瓷、刚性和 柔性有机叠层。
具有填充物27的非流动下填物5设置在衬底300上，其中填充物27可 以包含二氧化硅、氮化硅、氮化硼或氮化铝。非流动下填物可以包含环氧酐 体系，当大于50重量百分比的填充物加到非流动下填物中时，可获得小于 35ppm/C的热膨胀系数。围绕端子部位28的焊料掩模20的上表面30和隆 起端子部分305的上表面310之间的高度差应该足够大，以便在放置半导体 芯片40和焊料回流期间可以推开下填物5中的填充物27。例如，隆起端子 部分305的上表面310和焊料掩模20的上表面30之间的高度差可约为40-80 微米(μm)。
接着，定位半导体芯片40，使凸起45与端子部位28上的隆起端子部分 305对准，之后芯片40和衬底300组合在一起。凸起45和隆起端子部分305 的上表面310接触，在芯片40和衬底300在2-100N范围内的压力下和在升 高回流温度下被强压在一起时，凸起45和在端子部位28的隆起端子部分305 熔化。凸起45和在端子部位28的隆起端子部分之间的填充物27被熔化的焊 料推开，并且焊料形成互连。当然，在半导体芯片40的所有凸起和衬底300 上的隆起端子部分305之间都形成焊料互连。
图4示出了根据本发明在芯片40上的焊盘46和衬底300上的端子部位 28之间形成有焊料互连405的倒装芯片式封装400。
本领域技术人员都明白，工艺300也可以施加于倒装芯片直接焊接 (DCA)，其中半导体芯片直接安装在印刷电路板上。
参见图5，采用含有填充物27的非流动下填物5形成非流动下填物的半 导体封装400的方法500开始于505，然后在步骤510提供具有焊料敷层的 隆起端子部分的衬底300。衬底300可以包含陶瓷材料、叠层和如在形成挠 曲电路中采用的柔性材料。隆起端子部分305可以包含各种成分和结构。
参见图6A，隆起端子部分305包含焊料敷层，如前面所述，该焊料敷层 具有基部605和自由端部610。整个隆起端子部分305还可以由具有基部和 自由端部的锡-铅低共熔焊料或无铅焊料的淀积物组成。或者，参见图6B， 隆起端子部分305可以包含具有基部605和自由端部610的柱状结构602， 其中柱状结构602可以由铜或金构成。参见图6C，隆起端子部分305可以包 含形成基部605的柱状结构602和形成自由端部610的焊料球603。这里， 自由端部605由锡-铅低共熔焊料或无铅焊料的淀积物组成，并且基部610由 高铅焊料或铜组成。图6D示出了隆起端子部分305的又一结构，其包含形 成基部605的柱状结构601和形成自由端部610的金层或有机焊料防腐剂。 通常，金层或有机焊料防腐剂提供用于铜柱602的钝化层。
当添加另一材料层如焊料以形成隆起端子部分305的自由端时，则隆起 端子部分305的基部可以具有内部分和外部分。例如，当隆起端子部分305 具有如图6D所示的结构时，则基部可以具有铜内部分和金外部分。
然后再回到图5，在512提供具有在焊盘46上的凸起45的半导体芯片 40。参见图7A，凸起45包含焊料，如前面所述，该焊料具有基部705和自 由端部710。整个凸起45也可以由具有基部和自由端部的锡-铅低共熔焊料或 无铅焊料的淀积物构成。或者，参见图7B，凸起45可以包含有基部705和 自由端部710的柱状结构702，其中柱状结构702可以由铜或金构成。参见 图7C，凸起45可以包含形成基部705的柱状结构702和形成自由端部710 的焊料球703。这里，自由端部705由锡-铅低共熔焊料或无铅焊料的淀积物 构成。图7D示出了凸起45的另一结构，其包含形成基部705的柱状结构702 和形成自由端部710的金层或有机焊料防腐剂层。通常，金属或有机焊料防 腐剂层提供用于铜柱702的钝化层。当添加另一材料层如焊料以形成凸起45 的自由端时，则凸起45的基部可以具有内部分和外部分。例如，当凸起45 具有如图7D所示的结构时，则基部可以具有铜内部分和金外部分。
委托给与本专利申请共同的代理人的由Francisc Tung在2000年4月27 日申请的、名称为“Improved Pillar For Semiconductor Chips and Methode Of Manufacture”的美国专利申请系列号09/564382和由Francisc Tung在2000 年4月26日申请的、标题为“Improved Pillar For Semiconductor Chips and Methode Of Manufacture”的美国专利部分继续申请(系列号未指定)教导了 至少形成这里所描述的某种柱状结构。这些专利申请被引入供参考。
回到图5，在衬底300上设置515具有填充物27的非流动下填物5。然 后将隆起的半导体芯片40放置520在衬底300上，凸起45靠着隆起端子部 分305的上表面310。然后该组件被回流525，这将使焊料凸起45和隆起端 子部分305转变到熔化状态。熔化的焊料使下填物5中的填充物27远离凸起 45和隆起端子部分305之间位移，并形成焊盘46和端子部位28之间的焊料 互连405。然后方法500结束530。
如果凸起45或隆起端子部分305是可回流的，或至少凸起45或隆起端 子部分305的自由端部是可回流的，则可以采用图6和图7中的柱状结构和 材料的任何组合。这里可回流材料指的是与用于基部610和710及外部分620 和720的材料相比具有材料熔化的相对低温度的材料。可回流材料包含锡-铅 低共熔焊料或无铅焊料的淀积物。
这样，如上所述，本发明有利地使下填物中的填充物如二氧化硅从焊料 凸起和衬底上的端子之间位移，由此防止阻挡物的形成和在倒装芯片式半导 体封装中产生开路。
图8是展示焊盘46和端子部分28之间的互连的侧剖视图的照片。互连 405中心地位于照片中，下填物5中的填充物27围绕互连405。
在图9中，并有时可参照图3，用于形成衬底300的工艺900开始905， 提供非导电基底12。非导电基底12可以包含下列材料中的任合一种：陶瓷、 刚性和柔性有机叠层，然后在基底层12上形成915构图导体层25。通常， 具有未构图铜层的基底层12的组件可以买到。当采用这个组件时，采用光刻 胶(photoresist)层、光刻工艺、刻蚀剂(etchant)、和光刻胶剥离剂(stripper)， 以便根据预定导电分布图，将铜层形成为基底层12上的构图层25，这是本 领域公知的。
采用与前述相同的光刻工艺，在构图导体层25上形成构图焊料掩模层 20。焊料掩模层20覆盖和绝缘构图导体层25的非端子部分，并且围绕和限 定构图导体层25的端子部位28。
然后在端子部位28的露出上表面26上形成925隆起端子部分305。根 据本发明，隆起端子部分305被设置为超过焊料掩模20的露出上层的高度的 预定高度。工艺900结束，由此提供衬底300。
形成隆起端子部分305可以通过在端子部位28上淀积包含锡-铅低共熔 焊料或无铅焊料的材料或形成焊料敷层来实现。根据隆起端子部分305的成 分和结构，可采用本领域技术人员公知的各种工艺，包含涂敷、印刷和镀敷， 以便形成隆起端子部分305。
本领域技术人员可以理解，根据本发明可以有利地处理常规衬底以将焊 料敷层或柱状结构形成为端子部分。这样，如上所述，本发明有利地允许常 规衬底被处理以具有与本发明的衬底相关的优点。
本领域技术人员还可以理解，根据本发明，便于采用常规工艺生产衬底 的衬底制造可以有利地包含形成隆起端子部分所需要的设备，并根据本发明 生产衬底。因此，上述本发明有利地允许方便地生产常规衬底以便包含隆起 端子部分并根据本发明生产衬底。
如上所述，本发明提供采用具有填充物的非流动下填物形成下填物半导 体封装的方法，该方法更可靠，特别是在封装较大的半导体芯片时。
这是通过采用具有隆起端子部分的衬底实现的。当隆起半导体芯片放置 在衬底上时，凸起靠着隆起端子部分的上表面。在回流期间，熔化的凸起和 隆起端子部分使下填物中的填充物位移，并防止填充物形成凸起和隆起端子 部分之间的阻挡物，由此允许形成更可靠的连接。
本发明提供形成下填物半导体封装的方法、由此形成的半导体封装和衬 底，克服或至少减少了前述现有技术的问题。
应该理解，虽然前面只详细介绍了本发明的一个具体实施例，但是在不 脱离本发明的范围的情况下，本领域技术人员可以做出各种修改和改进。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 热电偶真空熔焊系统 | 2020-05-13 | 246 |
| 一种自动熔焊装置 | 2020-05-13 | 6 |
| 插座的锡圈熔焊工艺 | 2020-05-14 | 568 |
| 一种金属熔焊焊接方法 | 2020-05-14 | 351 |
| 熔焊装置和组装设备 | 2020-05-14 | 968 |
| 熔焊组件和用于制造熔焊组件的方法 | 2020-05-12 | 662 |
| 锁孔效应TIG深熔焊焊枪 | 2020-05-12 | 351 |
| 电子熔焊机焊头 | 2020-05-15 | 743 |
| 微型熔焊器 | 2020-05-14 | 138 |
| 自体熔焊机 | 2020-05-15 | 788 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
