用于各向异性钨蚀刻的方法和装置
阅读：495发布：2020-05-11
专利汇可以提供用于各向异性钨蚀刻的方法和装置专利检索，专利查询，专利分析的服务。并且本 发明 涉及用于 各向异性 钨蚀刻的方法和装置。各向异性地蚀刻含钨材料(如掺杂或未掺杂的钨金属)的方法包括用Cl2 等离子体 和用含 氧 自由基循环处理钨表面。在衬底被电偏置时，进行利用氯等离子体的处理，从而导致在衬底上的主要的 水 平表面的蚀刻。利用含氧自由基处理来 钝化 衬底的表面以进行蚀刻，并保护衬底的垂直表面，如凹入特征的 侧壁 ，不被蚀刻。用Cl2等离子体和用含氧自由基进行的处理可以重复以去除所需量的材料。可以在例如氧化 硅 、氮化硅和氧氮化硅等 电介质 材料的存在下选择性地进行 各向异性蚀刻 。，下面是用于各向异性钨蚀刻的方法和装置专利的具体信息内容。
1.一种在等离子体蚀刻装置内各向异性地蚀刻半导体衬底上的含钨材料的方法，该方法包括：
(a)提供包括含钨材料的半导体衬底至等离子体蚀刻处理室中；
(b)将包含Cl2的第一工艺气体引入所述等离子体蚀刻处理室中并形成等离子体，以使所述含钨材料与等离子体激活的氯反应，蚀刻所述含钨材料并将所述含钨材料的新的表面暴露；
(c)在(b)以后从所述等离子体蚀刻处理室去除所述第一工艺气体；
(d)将包含氧自由基源的第二工艺气体引入所述等离子体蚀刻处理室并形成含氧自由基的等离子体，以使所述等离子体与所述含钨材料的所述新的表面反应并因此形成钝化层，其中所述钝化层包括包含钨和氧的化合物；以及
(e)在(d)之后从所述等离子体蚀刻处理室去除所述第二工艺气体，其中所述方法主要沿所选择的方向蚀刻所述含钨材料。
2.根据权利要求1所述的方法，其中，在(b)中形成等离子体包括提供至少500伏的偏压至衬底保持支撑件。
3.根据权利要求1所述的方法，其中，所述第一工艺气体主要由Cl2组成。
4.根据权利要求1所述的方法，其中，所述第一工艺气体包含Cl2和惰性气体，所述惰性气体选自由N2、He、Ar、H2和其组合组成的组中。
5.根据权利要求1所述的方法，其中，(b)包括给所述等离子体施以脉冲。
6.根据权利要求1所述的方法，其中，(b)包括以介于5-50％的占空比给所述等离子体施以脉冲。
7.根据权利要求1所述的方法，其中所述第二工艺气体包括选自由O2、O3、CO、CO2、COS、SO2和其混合物组成的组中的氧自由基源。
8.根据权利要求1所述的方法，其中所述氧自由基源是O2。
9.根据权利要求1所述的方法，其中重复操作(b)-(e)。
10.根据权利要求1所述的方法，其中重复操作(b)-(e)至少3次。
11.根据权利要求1所述的方法，其中所述半导体衬底还包含选自由氧化硅、氮化硅和氮氧化硅所组成的组中的电介质材料的暴露层。
12.根据权利要求1所述的方法，其中所述半导体衬底还包含选自由氧化硅、氮化硅和氮氧化硅所组成的组中的电介质材料的暴露层，并且其中以至少2：1的蚀刻选择率蚀刻所述含钨材料。
13.根据权利要求1所述的方法，其中所述半导体衬底包括凹入特征，在所述凹入特征的底部包括含钨材料的暴露层，并且其中所述蚀刻从所述凹入特征的底部去除所述含钨材料而不改变所述凹入特征的宽度或直径。
14.根据权利要求1所述的方法，其中所述方法包括蚀刻具有介于1000-7000埃之间的厚度的含钨材料层。
15.根据权利要求1所述的方法，其中所述半导体衬底包括凹入特征，在所述凹入特征的底部包括含钨材料的暴露层，其中所述凹入特征的宽度或直径小于150nm。
16.根据权利要求1所述的方法，其中，单个序列的操作(b)-(e)去除介于10-50nm之间的所述含钨材料。
17.根据权利要求1所述的方法，其进一步包括：
施加光致抗蚀剂至所述半导体衬底；
使所述光致抗蚀剂暴露于光；
使所述光致抗蚀剂图案化并将图案转印到所述半导体衬底上；
以及选择性地从所述半导体衬底去除所述光致抗蚀剂。
18.一种用于各向异性地蚀刻半导体衬底上的含钨材料的等离子体蚀刻装置，该装置包括：
(a)具有用于引入工艺气体的入口的处理室；
(b)被配置为在蚀刻所述含钨材料的过程中用于将所述半导体衬底保持在适当位置的在所述处理室中的衬底支撑件，其中所述衬底支撑件被配置成至少在所述蚀刻的一部分期间被偏置；
(c)被配置成用于在所述处理室中形成等离子体的系统；以及
(d)控制器，所述控制器包括用于主要沿所选择的方向蚀刻所述含钨材料的指令，所述指令包含用于产生以下步骤的程序指令：
(i)将包含Cl2的第一工艺气体引入所述处理室中并形成等离子体，以使所述含钨材料与等离子体激活的氯反应，蚀刻所述含钨材料并将所述含钨材料的新的表面暴露；
(ii)在(i)以后从所述等离子体蚀刻处理室去除所述第一工艺气体；
(iii)将包含氧自由基源的第二工艺气体引入所述处理室并形成包含氧自由基的等离子体，以使所述等离子体与所述含钨材料的所述新的表面反应并因此形成钝化层，其中所述钝化层包括包含钨和氧的化合物；以及
(iv)在(iii)之后从所述处理室去除所述第二工艺气体。
用于各向异性钨蚀刻的方法和装置
技术领域
背景技术
[0002] 半导体衬底上集成电路(IC)的制造包括沉积和蚀刻多个材料层，以便在电介质材料层中形成所期望的模式的导电通路。各向异性蚀刻(即主要沿所选择的方向的蚀刻)是一种用于在半导体衬底上形成凹入特征的有价值的方法。在各向异性蚀刻的典型的实施例中，所述材料在垂直方向上被蚀刻掉，但没有水平蚀刻。例如，该材料可以从凹入特征的底部被去除，同时保留所述凹入特征的宽度。
[0003] 钨和含钨材料作为在IC制造中具有许多用途的材料出现，其既作为导电层，以及最近又作为动态随机存取存储器(DRAM)和三维的NAND制造中的硬掩模。虽然存在可用于钨沉积的各种方法，这些方法包括化学气相沉积(CVD)、原子层沉积(ALD)和物理气相沉积(PVD)，但用于钨蚀刻的方法仍然是有限的。具体地说，用于各向异性钨蚀刻的方法，特别是用于在电介质材料(诸如氧化硅和氮化硅)存在的情况下有选择性地各向异性蚀刻钨的方法有开发的必要。
发明内容
[0004] 本发明所提供的方法可以在用于制造集成电路的工艺中使用，诸如例如在制造DRAM和3维NAND设备期间在半导体晶片上的含钨硬掩模的蚀刻中使用。所述方法适用于各向异性去除含钨材料。例如，所述方法可以用于去除在凹入特征的底部的含钨材料，同时防止从凹入特征的侧壁去除含钨材料。大量的含钨材料可定向去除。
[0005] 在一个方面，提供了一种在等离子体蚀刻装置内各向异性蚀刻半导体衬底上的含钨材料的方法。该方法包括：(a)提供包括含钨材料的半导体衬底至等离子体蚀刻处理室中；(b)将包含Cl2的第一工艺气体引入所述等离子体蚀刻处理室中并形成等离子体，以使所述含钨材料与等离子体激活的氯反应；(c)在(b)以后从所述等离子体蚀刻处理室去除所述第一工艺气体；(d)将包含氧自由基源的第二工艺气体引入所述等离子体蚀刻处理室并形成含氧自由基的等离子体，以钝化所述含钨材料的表面；以及(e)在(d)之后从所述等离子体蚀刻处理室去除所述第二工艺气体，其中所述方法主要沿所选择的方向蚀刻含钨材料。应当将相对较大的电偏置施加到衬底保持支撑件以确保用等离子体激活的氯定向蚀刻。在一些实施方式中，提供至少约500伏的偏压至衬底保持支撑件。
[0006] 在一些实施方式中，所述第一工艺气体包含Cl2。在一些实现方式中，所述第一工艺气体包含Cl2和惰性气体，所述惰性气体选自由N2、He、Ar、H2和其组合组成的组中。在一些实施方式中，优选在用Cl2处理衬底期间给所述等离子体施以脉冲。例如，等离子体脉冲可以通过以介于约5-50％的占空比间歇性地增大衬底支架处的偏置电压来执行。
[0007] 各种含氧气体可以用于钝化步骤中。例如，在一些实施方式中，所述第二工艺气体包括选自由O2、O3、CO、CO2、COS、SO2和其混合物组成的组中的氧自由基源。在一些实施方式中，优选使用O2作为所述氧自由基源。
[0008] 为了蚀刻预期量的材料，重复操作(b)-(e)若干次。在一些实施方式中，重复操作(b)-(e)至少3次。
[0009] 在一些实施方式中，蚀刻和钝化操作的顺序可以反转。例如，在一些实施方式中，在操作(d)和(e)之前执行操作(b)和(c)。在其他实施方式中，在操作(b)和(c)之前执行操作(d)和(e)。
[0010] 可以相对于其他材料选择性地执行含钨材料的蚀刻，其中其他材料如氧化硅、氮化硅、氮氧化硅以及它们的组合。在一些实施方式中，所述衬底包括含钨材料的暴露层和选自由氧化硅、氮化硅和氮氧化硅所组成的组中的电介质材料的暴露层，其中相对于所述电介质材料以至少约2：1的选择率选择性地蚀刻所述含钨材料。
[0011] 在一种实施方式中，所述半导体衬底包括凹入特征，在所述凹入特征的底部包括含钨材料的暴露层。所述蚀刻可以从所述凹入特征的底部去除所述含钨材料而基本不改变所述凹入特征的宽度或直径。在一些实施方式中，所述凹入特征的宽度或直径小于约150nm。
[0012] 本发明所提供的蚀刻方法可以用于各向异性地蚀刻相对大量的含钨材料。例如，在一些实施方式中，被蚀刻的含钨材料层可以具有介于约1000-7000埃之间的厚度。在一些实施方式中，操作(b)-(e)的一个循环从所述衬底去除介于约10-50nm之间的含钨材料。
[0013] 本发明所提供的方法可以整合到包含光刻图案化的处理方案中。在一些实施方式中，所提供的方法进一步包括：施加光致抗蚀剂至所述衬底；将所述光致抗蚀剂暴露于光；使所述光致抗蚀剂图案化并将图案转印到所述衬底上；以及选择性地从所述衬底去除所述光致抗蚀剂。
[0014] 在另一个方面，提供了一种用于各向异性蚀刻半导体衬底上的含钨材料的等离子体蚀刻装置。该装置包括：(a)具有用于引入工艺气体的入口的处理室；(b)被配置为在蚀刻所述含钨材料的过程中用于将所述半导体衬底保持在适当位置的在所述处理室中的衬底支撑件，其中所述衬底支撑件被配置成至少在所述蚀刻的一部分期间被偏置；(c)被配置成用于在所述处理室中形成等离子体的系统；以及(d)包含用于以下操作的指令的控制器：(i)将包含Cl2的第一工艺气体引入等离子体蚀刻处理室中并形成等离子体，以使所述含钨材料与等离子体激活的氯反应；(ii)在(i)以后从所述等离子体蚀刻处理室去除所述第一工艺气体；(iii)将包含氧自由基源的第二工艺气体引入所述等离子体蚀刻处理室并形成包含氧自由基的等离子体，以钝化所述含钨材料的表面；以及(iv)在(iii)之后从所述等离子体蚀刻处理室去除所述第二工艺气体，其中所述方法主要沿所选择的方向蚀刻含钨材料。
[0015] 在一些实施方式中，提供了一种系统，其中所述系统包括上面所述的装置和步进器(stepper)。
[0016] 在一些实施方式中，提供了非暂时性计算机机器可读介质，其中所述介质包括用于等离子体蚀刻装置的程序指令，其中所述程序指令包括用于下述操作的指令：(i)将包含Cl2的第一工艺气体引入等离子体蚀刻处理室中并形成等离子体，以使所述含钨材料与等离子体激活的氯反应；(ii)在(i)以后从所述等离子体蚀刻处理室去除所述第一工艺气体；(iii)将包含氧自由基源的第二工艺气体引入所述等离子体蚀刻处理室并形成包含氧自由基的等离子体，以钝化所述含钨材料的表面；以及(iv)在(iii)之后从所述等离子体蚀刻处理室去除所述第二工艺气体，其中所述方法主要沿所选择的方向蚀刻含钨材料。
附图说明
[0018] 图1是用于根据本发明所提供的实施方式的蚀刻方法的工艺流程图。
[0019] 图2A-2E提供了经历了根据本发明提供的实施方式所述的蚀刻的衬底的截面示意图。
[0020] 图3是依据本发明的一个实施方式的适于执行本发明所提供的蚀刻反应的装置的截面示意图。
[0021] 图4是图解根据本文呈现的一个实施方式的在等离子体状态中Cl2蚀刻期间的射频(RF)脉冲的时序图。
具体实施方式
[0022] 本发明的方面涉及从衬底各向异性蚀刻含钨材料，衬底如部分制造的集成电路。例如，这些方法可以用于在DRAM和三维NAND制造中蚀刻含钨硬掩模以及用于蚀刻含钨栅电极。虽然发现本发明的方法在半导体衬底(即，在结构的任何位置包含半导体材料的衬底)的处理中有特定的用途，但它们也可以用于其它的应用中。所提供的方法通过顺序应用基于Cl2的蚀刻剂和基于氧气的钝化剂实现含钨材料的各向异性的去除。
[0023] 可通过所提供的方法去除的含钨材料通常含有至少约30％的原子钨(例如至少约50％，至少约75％，或至少约95％的原子钨)。实例包括掺杂的钨金属、未掺杂的钨金属(例如，至少95％纯的钨金属)、化学计量和非化学计量的钨化合物，以及合金和固体溶液。例如钨可以掺杂有氮、碳、磷和它们的组合。
[0024] 本发明所提供的方法能够在含硅电介质材料(诸如氧化硅、氮化硅和氮氧化硅)的存在下选择性地蚀刻含钨材料。这些电介质材料可以掺杂或不掺杂，而且不必是化学计量的。如本发明中所用的术语“氧化硅”包括各种类型的氧化硅、硅酸盐和基于硅酸盐的玻璃，例如原硅酸四乙酯(TEOS)、硅酸硼玻璃(BSG)、硼磷硅玻璃(BPSG)、高密度等离子体(HDP)CVD氧化物和低于大气压(SA)的CVD氧化物。选择率可以是至少约2:1(指的是在单一期望的方向上的蚀刻速率的比例)，并且在一些实施方式中为至少约3:1。
[0025] 在一些实施方式中，所述方法其特征在于蚀刻的高各向异性。因此，钨可以优先沿所期望的方向例如从凹入特征的底部去除，而凹入特征的宽度可以基本上保持不变(即，可以保持不变或增大不超过50％，如不超过10％)。在一些实施方式中，含钨材料沿优选方向的蚀刻速率(例如，从所述凹入特征的底部去除的速率)与沿非优选方向的蚀刻速率(例如，从凹入特征的侧壁去除的速率)的比率为至少约20比1，优选为50比1，甚至更优选为100比1。
[0026] 所述方法可以用于去除任何数量的含钨材料，并且对于从相对窄的凹入特征(例如，凹入特征宽度小于约150nm，例如介于约20-150纳米之间，或介于约20-50纳米之间)的底部去除相对大量的含钨材料(如介于约3,000埃-7000埃之间)是特别有用的。本发明所提供的方法可显示出比传统的钨蚀刻显著的优点，传统的钨蚀刻是使用基于氟的化学品进行的。优点可以包括在暴露的氧化硅的存在下对钨蚀刻的高选择性，以及使得能在蚀刻期间保持凹入特征的宽度的优良的各向异性。本发明所提供的方法还可以相比于依靠在等离子体内同时引入Cl2和O2的方法提供明显更高的蚀刻速率。例如在本发明所提供的方法中的蚀刻速率通常为至少约20纳米/分钟，如至少约为40纳米/分钟，例如介于约40-100纳米/分钟之间。本发明所提供的方法的另一优点是在高深宽比的凹入特征中的蚀刻的有效性。因此，例如，含钨材料可以从具有至少约5:1，例如至少约8:1的深宽比的凹入特征(例如，具有约10:1的深宽比的特征)的底部去除。
[0027] 所述方法现在将使用钨蚀刻作为实例来说明。应理解，上面描述的任何含钨材料可以类似地使用这些方法蚀刻。
[0028] 用于钨蚀刻方法的工艺流程图的一个示例提供在图1中。图2A-2E示出了图解蚀刻的不同阶段的衬底的截面示意图。
[0029] 该工艺开始于101，其中将包含钨层的衬底放置到处理室中。通常，可以使用各种各样的包含暴露的钨层的衬底。衬底还可以含有另一种材料的暴露层，所述另一种材料如，氧化硅、氮化硅、氮氧化硅或它们的组合。在一些实施方式中，所述衬底含有凹入特征，而所述钨层设置在所述凹入特征的底部。这样的衬底如图2A所示。所述衬底含有钨层101、布置在所述钨层101上的氧化硅或氮化硅层103、和制成在所述层103中以使得钨在所述凹入特征的底部暴露的凹入特征105。钨可以在能通过施加偏置到所述衬底支架而生成等离子体以便将在等离子体中产生的离子垂直地朝向所述衬底引导的任何处理室中被蚀刻。各种干蚀刻室是适于这类刻蚀的。合适的装置的一个示例是可从Lam研究公司获取的KiyoFX装置。也可使用具有电子回旋共振(ECR)源的装置来进行蚀刻。
[0030] 在将所述衬底放入处理室之后，使包含Cl2的工艺气体流入所述处理室并形成等离子体，同时施加偏置到衬底上，使得能用氯离子定向蚀刻钨，如操作103中所示。该步骤称为蚀刻步骤。在一些实施方式中，工艺气体基本上由Cl2组成。在一些实施方式中，工艺气体可进一步包括一种或多种惰性气体，诸如氮气、氢气、氦气、氩气和氖气。该工艺气体优选不含有任何显著数量的含氟气体。例如，包含Cl2的工艺气体可以是完全没有含氟气体的或可以含有体积不超过1％的这种气体。在一些实施方式中，包含Cl2的工艺气体不包含显著数量的含氧气体。例如，包含Cl2的工艺气体可以完全没有含氧气体或可以含有体积不超过1％的这种气体。用Cl2等离子体各向异性蚀刻的一个重要特征是施加到衬底支架以确保定向蚀刻的相对高的偏置，其中蚀刻的方向是由Cl+轰击的方向所确定。Cl+被吸引朝向负偏置的衬底并具有足够的能量，以与钨发生反应，并从所述衬底的表面去除在所述反应中形成的WClx。由于Cl+处理的方向性，因此，在所述衬底上的水平表面(例如，凹入特征的底部)去除钨的速率大于从垂直表面(例如，凹入特征的侧壁)去除钨的速率。施加到衬底卡盘的偏置应至少约500V。例如，在一些实施方式中，优选施加至少约750V的偏压，例如至少约1000V的偏压。在一些实施方式中，施加介于约1000V至1700V之间的偏置。在一些实施方式中，优选施加脉冲式偏置，其中，每个脉冲被以上述的电压电平所提供，而脉冲之间的基准电平可以是零伏或相对低的电势(例如，小于约200V)。在一些实施方式中，脉冲的占空比介于约5-
50％之间。在一个示例中，占空比为10％，而频率为100赫兹。偏置通常是RF偏置，其在衬底上诱导负的DC偏置。图2B示出了在等离子体状态中Cl2蚀刻期间获得的衬底。竖直朝向衬底的Cl+离子蚀刻在凹入特征105的底部的钨层101。被蚀刻的部分107显示没有实质性加宽凹入特征，因为蚀刻在垂直方向上是各向异性地进行的。
50％之间。在一个示例中，占空比为10％，而频率为100赫兹。偏置通常是RF偏置，其在衬底上诱导负的DC偏置。图2B示出了在等离子体状态中Cl2蚀刻期间获得的衬底。竖直朝向衬底的Cl+离子蚀刻在凹入特征105的底部的钨层101。被蚀刻的部分107显示没有实质性加宽凹入特征，因为蚀刻在垂直方向上是各向异性地进行的。
[0031] 在Cl2处理完成后，过量的Cl2和反应产物从处理室去除。例如，该处理室可以用吹扫气体(例如，氮、氢、氦、氩、氖或它们的组合)吹扫和/或抽空。
[0032] 接着，在操作105中，使衬底与氧自由基接触。该步骤的目的是为了钝化钨的表面，以有利于随后利用较低能量的Cl+离子进行的蚀刻。该步骤被称为钝化步骤。该步骤包括将第二工艺气体引入处理室并形成等离子体，其中该第二工艺气体包括氧自由基源，例如O2、O3、CO、CO2、COS、SO2和它们的混合物。例如，在一些实施方式中，第二工艺气体包括O2或基本上由O2组成。在一些实施方式中，除了氧自由基源以外，惰性气体(例如，氦、氩、氖或这些气体的组合)也可以被包括在第二工艺气体中。在一些实施方式中，将氢氟烃(如CH3F)添加到该第二工艺气体中。优选地，氢氟烃流与氧自由基源流的流率比小于约1比10。在处理室中形成等离子体，使得所述等离子体不是高度定向的，并在此步骤中的衬底支架的RF偏置保持相对地低或不存在。在一些实施方式中，衬底支架的RF偏置是小于约200伏，如小于约150伏。在一些实施方式中，使用约100伏的偏压。在一些实施方式中，含等离子体的氧自由基是在处理衬底的处理室中直接形成的。在其他实施方式中，氧自由基可以在与处理室连接的远程等离子体室中形成，并且氧自由基通过导管从远程等离子体室供给到处理室。
[0033] 图2C示出了正在经历氧钝化步骤的衬底。包含WOx和WClOx物质的钝化层109形成在所有可用的钨表面上，在这种情况下，可用的钨表面包括凹入特征的侧壁以及凹入特征的底部的含钨部分。
[0034] 接着，将处理室吹扫和/或抽空以去除氧自由基源，并且在操作107，判定进一步的蚀刻是否是必需的。在许多实施方式中，Cl2蚀刻和氧钝化步骤应该重复多次，例如至少3次。通常，执行约10-30个循环。当不需要更多的蚀刻时，该工艺完成。
[0035] 图2D示出了经历在等离子体用Cl2蚀刻的第二循环的衬底。在该步骤中，在凹入特征的侧壁上的钝化层109被保留，但是从凹入特征的底部上的钝化层109通过定向蚀刻被去除。从凹入特征的底部去除了额外量的钨，从而打开未钝化区域111。接下来，在吹扫或抽空处理室后，该区域通过用氧自由基处理而钝化，并提供了如图2E所示的结构，其中钝化层109再次覆盖了所有可用的暴露的钨表面。
[0036] 蚀刻工艺可去除较大量的钨而基本上不改变凹入特征的宽度。在某些情况下，去除具有介于约1000-7000埃，例如约300-7000埃之间的厚度的层。典型地，每个蚀刻循环(一个用Cl2等离子体进行蚀刻操作，而另一个用氧自由基进行钝化操作)去除介于约5-50nm之间的钨层厚度，例如介于约10-50nm之间的钨层厚度。
[0037] 每个循环去除的钨的量根据所需保留的所述凹入特征的宽度来控制。因此，如果蚀刻步骤进行较长的时间，以蚀刻掉较厚的钨层，那么所述凹入特征的宽度可能由于一些横向的蚀刻而增大。频繁的钝化步骤确保横向蚀刻被抑制，并且所述凹入特征的宽度基本上保持不变。
[0038] Cl2等离子体处理和用氧自由基钝化的顺序可以如图1中所示，或者也可以是相反的。例如，在一些实施方式中，工艺开始于在钝化步骤中用氧自由基处理衬底，并且随后在蚀刻步骤用等离子体的Cl2进行处理，其中在每次处理后该处理室被吹扫和/或抽空以去除过量的反应物和反应产物。接着，钝化步骤和蚀刻步骤可以如蚀刻所期望的数量的材料所必需的那样重复多次。
[0039] 用于所描述的干法蚀刻方法的工艺条件可以变化。一些实施方式中，工艺在以下条件下进行：压强介于约0.5-400毫托之间，而温度介于约30-100℃之间，如在约30-70℃之间(其中，温度是在衬底支架处测得的)。在一些实施方式中，使用电感耦合等离子体(ICP)激励源，例如在约13.56MHz的频率下操作而产生等离子体。
[0040] 装置
[0041] 本发明提供的工艺可以在被适于产生等离子体并且具有用于提供偏置到衬底支架的系统的任何装置中应用。这些装置可以包括具有用于产生感应耦合等离子体(ICP)、电容耦合等离子体(CCP)的源、以及ECR源的装置。
[0042] 合适的装置通常包括具有用于引入工艺气体的入口的处理室；在处理室中被配置成用于在蚀刻含钨材料期间将半导体衬底保持在适当位置的衬底支撑件，其中该衬底支撑件被配置成至少在蚀刻的一部分期间被偏置；配置成用于在处理室形成等离子体的系统；以及包括用于执行本发明所提供的方法中的任何部分的程序指令的控制器。
[0043] 图3是可用于实施本发明的蚀刻反应器的一个实例的示意图。在本发明的一个或多个实施方式中，蚀刻反应器300包括天线电极314、设置有气体入口的气体分配板306，和由室壁包围350的蚀刻处理室349内的静电卡盘(ESC)308。在蚀刻处理室349中，衬底204被定位在静电卡盘308的顶部。静电卡盘308提供来自偏置RF源348的偏置作为用于保持衬底204的静电夹持力，或者可以使用另一夹持力来保持衬底204。提供热源310(如加热灯)以加热衬底。气体源324通过分配板306连接到蚀刻室349。
[0044] 偏置RF源348和激励RF源352通过控制器335电连接到蚀刻处理室349以提供功率给天线电极314和ESC308。偏置RF源348产生偏置RF功率并供给该偏置RF功率至蚀刻处理室349。在本实施例中，偏置RF功率具有2兆赫的频率。激励RF源352产生源RF功率并供给该源RF功率至该蚀刻处理室349。在本实施例中，该源RF功率具有13.56MHz的频率。
[0045] 所述不同的RF信号可被提供到顶部和底部电极的多种组合。优选地，所述RF的最低频率应通过上面放置有正被蚀刻的材料的ESC 308被施加。在该实施例中，激励RF源352提供功率到天线电极314。
[0046] 控制器335还连接到气体源324，控制器335控制该蚀刻气体流入蚀刻处理室349的流动、室压强，以及RF功率从RF源348和352的产生、ESC308、天线电极314和排放泵320。气体分配板306连接到气体源324，并作为用于来自气体源324的气体的气体入口。排放泵320用作去除气体的气体出口，气体从气体分配板306传送通过等离子体区域340到达排放泵320中。排放泵320可以帮助控制压强。
[0047] 在一些实现方式中，控制器是系统的一部分，该系统可以是上述实例的一部分。这种系统可以包括半导体处理设备，包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或专用的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本发明所公开的任何工艺，包括控制工艺气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与专用系统连接或通过接口连接的装载锁。
[0048] 宽泛地讲，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)通信到控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定过程的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方(recipe)的一部分。
[0049] 在一些实现方式中，控制器可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器可以在“云端”或者是可以允许远程访问晶片处理的fab主机系统的全部或一部分。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传输到系统。在一些实例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本发明所提供的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与结合以控制室内工艺的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
[0050] 在非限制性的条件下，示例的系统可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
[0051] 如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
[0052] 上述装置/工艺可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必要地，这些工具/工艺将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或X射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式工作台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转移到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
[0053] 实施例
[0054] 在一个实验验证的实施例中，提供了一种包括凹入特征的阵列或矩阵的衬底。凹入特征具有10:1的深宽比和27nm的宽度。凹入特征是以氧化硅的材料制成的，并且在凹入特征的底部有钨的暴露层。钨在可从Lam研究公司获得的kiyoFX装置中被蚀刻。将衬底放入处理室，并且将Cl2以100sccm的流速提供到处理室。通过提供300W的功率到13.56MHz的ICP激励源并且通过提供一个1500伏的RF偏置到衬底保持卡盘而形成等离子体。偏置是用10％的占空比的脉冲施加的。偏置脉冲的时序图在图4被示意性示出。衬底在5毫托的压强和70℃的温度(指的是在衬底支架处的温度)下用在等离子体状态中的Cl2处理12秒钟。接着，吹扫处理室，并且使O2(以200sccm的流率提供)和CH3F(以10sccm的流率提供)的混合物流入处理室。通过提供2500W的功率至13.56MHz的ICP激发源同时施加100伏的偏置到衬底支架，在不施加脉冲的情况下形成等离子体。在70℃的温度下，利用氧自由基的处理进行3秒钟。然后吹扫处理室，将蚀刻和钝化步骤重复30次。从凹入特征的底部去除的钨的总厚度为250nm，每蚀刻循环去除约8nm。在蚀刻结束时，凹入特征的宽度为28nm。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 硅蚀刻液和蚀刻方法 | 2020-05-13 | 951 |
| 用于衬底的各向异性蚀刻的非晶蚀刻停止 | 2020-05-11 | 615 |
| 用于显微机械加工晶体材料的蚀刻工艺和由此制造的装置 | 2020-05-13 | 398 |
| 用于各向异性蚀刻衬底的装置和用于运行用于各向异性蚀刻衬底的装置的方法 | 2020-05-12 | 1005 |
| 用于蚀刻低介电常数材料的各向异性材料损坏制程 | 2020-05-12 | 19 |
| 硅蚀刻液和蚀刻方法 | 2020-05-13 | 71 |
| 硅蚀刻液和蚀刻方法 | 2020-05-14 | 542 |
| 基于各向异性蚀刻制造结构的方法和具有蚀刻掩模的硅基片 | 2020-05-12 | 933 |
| 用于衬底的各向异性蚀刻的非晶蚀刻停止 | 2020-05-11 | 736 |
| 连续等离子体中的原子层蚀刻 | 2020-05-14 | 592 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
各向异性蚀刻热门专利
QQ群二维码
意见反馈
意见反馈