多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除
阅读：828发布：2020-05-13
专利汇可以提供多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除专利检索，专利查询，专利分析的服务。并且本 发明 提供各种制造导体结构(10)的方法。一方面，本发明提供于 工件 (12)上制造导体结构(10)的方法。于工件(12)上形成 硅 膜(20)。于该硅膜(20)上形成抗反射涂层(22)。于该抗反射涂层(22)的第一部份上形成掩膜(24)，同时留下其未掩膜的第二部份。对该抗反射涂层(22)的第二部份及该硅膜(20)进行蚀刻。移除该掩膜(24)，然后利用各向同性 等离子体 蚀刻 法将该抗反射涂层(22)移除。若利用 各向同性蚀刻 法来移除抗反射涂层，则可消除与加热的 酸浴 移除抗反射涂层有关的热震。，下面是多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除专利的具体信息内容。
1.一种于工件(12)上制造导体结构(10)的方法，该方法包括：
于该工件(12)上形成硅膜(20)；
于该硅膜(20)上形成抗反射涂层(22)；
于该抗反射涂层(22)的第一部份上形成掩膜(24)，而留下未掩膜 的第二部份；
对该抗反射涂层(22)的该第二部份及该硅膜(20)进行蚀刻以于该 工件上形成该导体结构；
移除该掩膜(24)；以及
其特征为利用各向同性等离子体蚀刻移除该抗反射涂层(22)的该第 一部分。
2.如权利要求1所述的方法，其中，该方法的特征为利用该各向同 性等离子体蚀刻将该抗反射涂层(22)的该第一部分以一步骤实质上完全 移除。
3.如权利要求1所述的方法，还包括量测该导体结构(10)的相对 侧壁间的导体结构的宽度，且当将抗反射涂层从另一工件上的导体结构移 除时，且修改对该另一工件的各向同性蚀刻以对该导体结构的侧壁进行额 外地蚀刻，以减少量测宽度与该另一工件上的导体结构的所需宽度间的差 异。
4.如权利要求3所述的方法，其中，该硅膜包括多晶硅。
5.如权利要求4所述的方法，其中，对该抗反射涂层的该第二部分 及该硅膜进行蚀刻利用各向异性等离子体蚀刻法。
6.如权利要求5所述的方法，其中，该抗反射涂层包括氮氧化硅。
7.如权利要求6所述的方法，其中，该各向同性等离子体蚀刻以CF4、 CF4/O2、CHF3或NF3进行。
8.如权利要求7所述的方法，其中，该掩膜为光阻剂掩膜。
技术领域
本发明涉及半导体制造过程，尤其涉及自电路结构中移除抗反射 涂膜的方法。
背景技术
例如金属氧化半物导体场效晶体管(“MOSFET”)的绝缘栅极 场效晶体管(“IGFET”)为若干最普遍使用的最新集成电路中的电子 组件。嵌入式控制器、微处理器、模拟数字转换器、及许多其它型式 的组件一般都包含数百万个场效晶体管。场效晶体管于集成电路设计 中的广泛应用可追溯至该等场效晶体管具有高的切换速度、潜在低的 功率消耗量、及对半导体制程规模放大的适应性。
通常于硅中完成的场效晶体管由形成于硅基材中的源极及漏极所 组成，且该源极及该漏极横向分开以于基材中定义出信道区。由导电 材料(例如铝或掺杂的多晶硅)组成的栅极配置于该信道区之上，且 该栅极设计成可将电场发射进该信道区者。由该栅极所发射的电场改 变能或者不能使该源极及该漏极间的电流流动。
于习知形成一般场效晶体管的制程流程中，栅氧化层于低掺杂的 硅基材上成长，而多晶硅层于栅氧化层上沉积。然后对该多晶硅及该 栅氧化层进行各向异性回蚀刻至该基材的上表面，而留下堆栈在该栅 氧化层上的多晶硅栅极。于该多晶硅栅极形成之后，再藉由将掺质植 入该基材中而形成源极及漏极。该栅极作为硬掩膜以阻止植入发生并 使得该源极及漏极对该栅极自行对准而于该基材中形成。许多习知半 导体制程使用双重植入程序以形成该源极及漏极。于若干习知制程中， 第一植入程序对该栅极进行自行对准而形成低掺杂漏极(LDD)结构。 于其它例子中，于LDD植入之前，一对相当薄的介电质侧壁间隙壁先 于邻接栅极处形成以提供该栅极与该LDD结构间小的横向分隔。于 LDD植入之后，再于邻接该栅极处或邻接该先前形成的薄LDD间隙壁 处形成介电质侧壁间隙壁，其中该栅极于LDD植入之前并无一组薄的 间隙壁。然后对该等侧壁间隙壁自行对准而进行两次源极/漏极植入中 的第二植入程序。然后对该基材进行回火以活化该源极及该漏极中的 掺质。时常于该源极及该漏极形成之后进行自行对准硅化物处理 (salicidation)步骤，以形成利用后续的全面及/或局部内联机金属化 制程形成的内联机的接触点。
多晶硅栅极的图案化需要于沉积的多晶硅膜上形成光阻剂掩膜。 将光阻剂膜施涂于该多晶硅层上并图案化成所需的多晶硅栅极/线的形 状。该光阻剂的图案化程序包含对光阻剂曝光，接着用溶剂冲洗。于 第一步骤中，该光阻剂曝光于通过光罩或网线的光线下。该光线可改 变该光阻剂的化学性质，而使得该光阻剂于溶剂中变为可溶或不可溶。 然后将该光阻剂于溶剂中冲洗以移除其可溶部分。用于曝光的光线在 通过网线时产生绕射。当该绕射光通过该光阻剂时，若干光线会被散 射而其余光线则照到位于下面的膜并向上反射。反射光线会干涉入射 光线并产生由多个驻波组成的干涉图案。该干涉图案可于该光阻剂中 造成不欲的微扰现象，例如阶梯现象(stair-stepping)及线宽改变。当 位于下面的膜具高度反射性时，问题则更严重。氧化物及多晶硅代表 该等反射膜的两个实例。
为了减少光阻剂曝光期间辐射自基材反射回来所产生的驻波干涉 及光散射的有害效应，于多晶硅栅极蚀刻之前一般先于多晶硅层上形 成抗反射涂层(“anti-reflective coating；ARC”)。ARC沉积之后，将 光阻剂施涂于该多晶硅层上且予以图案化，亦即曝光及显影，以产生 栅极的所欲图案。然后对该ARC及该多晶硅层进行各向异性蚀刻以定 义该栅极。将该光阻剂剥除及将覆盖该栅极的ARC余留部分移除。若 不移除，则该ARC可干扰后续的金属硅化物或接触点的形成。
氮氧化硅及氮化硅为两种时常用于ARC膜的材料。ARC膜的移 除习知上包含二段式酸浴浸渍程序。最初于约65至85℃使该ARC膜 浸渍于低浓度HF热浴中。接者，又一次于约65至85℃进行热磷酸中 的浸渍。若该ARC的组成物不预期包括氧化物，则该HF浸渍有时可 省略。
有许多与习知ARC移除程序相关的缺点。首先，热浴使该基材与 该多晶硅线接受一次或多次热震。于次微米制程中，该等热震可 导致晶体于基材与其上的多晶硅线的晶格结构移位。该等缺陷可导致 后续加工步骤期间线的剥离及组件失效。另一缺点为该多晶硅线的线 宽变化。该热酸浴将侵蚀该多晶硅栅极或线的侧壁至某些程度。若侵 蚀的量为已知且具重复性，则该等设计规则可弥补此种损失。然而， 已证明难以达到侧壁侵蚀的一致性。此困难度源起于酸溶液可迅速耗 尽反应物。因此，对后续的许多基材而言可能会施加不同组成物的酸 浴。
本发明有关克服或减少前述缺点中所导致的一种或多种效应。
通常于硅中完成的场效晶体管由形成于硅基材中的源极及漏极所 组成，且该源极及该漏极横向分开以于基材中定义出信道区。由导电 材料(例如铝或掺杂的多晶硅)组成的栅极配置于该信道区之上，且 该栅极设计成可将电场发射进该信道区者。由该栅极所发射的电场改 变能或者不能使该源极及该漏极间的电流流动。
于习知形成一般场效晶体管的制程流程中，栅氧化层于低掺杂的 硅基材上成长，而多晶硅层于栅氧化层上沉积。然后对该多晶硅及该 栅氧化层进行各向异性回蚀刻至该基材的上表面，而留下堆栈在该栅 氧化层上的多晶硅栅极。于该多晶硅栅极形成之后，再藉由将掺质植 入该基材中而形成源极及漏极。该栅极作为硬掩膜以阻止植入发生并 使得该源极及漏极对该栅极自行对准而于该基材中形成。许多习知半 导体制程使用双重植入程序以形成该源极及漏极。于若干习知制程中， 第一植入程序对该栅极进行自行对准而形成低掺杂漏极(LDD)结构。 于其它例子中，于LDD植入之前，一对相当薄的介电质侧壁间隙壁先 于邻接栅极处形成以提供该栅极与该LDD结构间小的横向分隔。于 LDD植入之后，再于邻接该栅极处或邻接该先前形成的薄LDD间隙壁 处形成介电质侧壁间隙壁，其中该栅极于LDD植入之前并无一组薄的 间隙壁。然后对该等侧壁间隙壁自行对准而进行两次源极/漏极植入中 的第二植入程序。然后对该基材进行回火以活化该源极及该漏极中的 掺质。时常于该源极及该漏极形成之后进行自行对准硅化物处理 (salicidation)步骤，以形成利用后续的全面及/或局部内联机金属化 制程形成的内联机的接触点。
多晶硅栅极的图案化需要于沉积的多晶硅膜上形成光阻剂掩膜。 将光阻剂膜施涂于该多晶硅层上并图案化成所需的多晶硅栅极/线的形 状。该光阻剂的图案化程序包含对光阻剂曝光，接着用溶剂冲洗。于 第一步骤中，该光阻剂曝光于通过光罩或网线的光线下。该光线可改 变该光阻剂的化学性质，而使得该光阻剂于溶剂中变为可溶或不可溶。 然后将该光阻剂于溶剂中冲洗以移除其可溶部分。用于曝光的光线在 通过网线时产生绕射。当该绕射光通过该光阻剂时，若干光线会被散 射而其余光线则照到位于下面的膜并向上反射。反射光线会干涉入射 光线并产生由多个驻波组成的干涉图案。该干涉图案可于该光阻剂中 造成不欲的微扰现象，例如阶梯现象(stair-stepping)及线宽改变。当 位于下面的膜具高度反射性时，问题则更严重。氧化物及多晶硅代表 该等反射膜的两个实例。
为了减少光阻剂曝光期间辐射自基材反射回来所产生的驻波干涉 及光散射的有害效应，于多晶硅栅极蚀刻之前一般先于多晶硅层上形 成抗反射涂层(“anti-reflective coating；ARC”)。ARC沉积之后，将 光阻剂施涂于该多晶硅层上且予以图案化，亦即曝光及显影，以产生 栅极的所欲图案。然后对该ARC及该多晶硅层进行各向异性蚀刻以定 义该栅极。将该光阻剂剥除及将覆盖该栅极的ARC余留部分移除。若 不移除，则该ARC可干扰后续的金属硅化物或接触点的形成。
氮氧化硅及氮化硅为两种时常用于ARC膜的材料。ARC膜的移 除习知上包含二段式酸浴浸渍程序。最初于约65至85℃使该ARC膜 浸渍于低浓度HF热浴中。接者，又一次于约65至85℃进行热磷酸中 的浸渍。若该ARC的组成物不预期包括氧化物，则该HF浸渍有时可 省略。
有许多与习知ARC移除程序相关的缺点。首先，热浴使该基材与 该多晶硅线接受一次或多次热震。于次微米制程中，该等热震可 导致晶体于基材与其上的多晶硅线的晶格结构移位。该等缺陷可导致 后续加工步骤期间线的剥离及组件失效。另一缺点为该多晶硅线的线 宽变化。该热酸浴将侵蚀该多晶硅栅极或线的侧壁至某些程度。若侵 蚀的量为已知且具重复性，则该等设计规则可弥补此种损失。然而， 已证明难以达到侧壁侵蚀的一致性。此困难度源起于酸溶液可迅速耗 尽反应物。因此，对后续的许多基材而言可能会施加不同组成物的酸 浴。
本发明有关克服或减少前述缺点中所导致的一种或多种效应。
发明内容
根据本发明一方面，本发明提供于工件上制造导体结构的方法。 于工件上形成硅膜。于该硅膜上形成抗反射涂层。于该抗反射涂层的 第一部份上形成掩膜，同时留下其未掩膜的第二部份。对该抗反射涂 层的第二部份及该硅结构进行蚀刻以于工件上形成该导体结构。移除 该掩膜，然后利用各向同性等离子体蚀刻法将该抗反射涂层移除。
根据本发明另一方面，本发明提供于工件上制造导体结构的方法。 于工件上形成多晶硅膜，且于该多晶硅膜上形成抗反射涂层。于该抗 反射涂层的第一部份上形成掩膜，同时留下其未掩膜的第二部份。对 该抗反射涂层的第二部份及该多晶硅膜进行蚀刻以于工件上形成该导 体结构。利用各向同性等离子体蚀刻法将该掩膜及该抗反射涂层移除。
根据本发明又一方面，本发明提供于工件上制造导体结构的方法。 于工件上形成多晶硅膜，且于该多晶硅膜上形成氮氧化硅抗反射涂层。 于该氮氧化硅抗反射涂层的第一部份上形成光阻剂掩膜，同时留下其 未掩膜的第二部份。对该氮氧化硅抗反射涂层的第二部份及该多晶硅 膜进行蚀刻以于工件上形成该导体结构。移除该光阻剂掩膜，然后利 用各向同性等离子体蚀刻法将该氮氧化硅抗反射涂层移除。当将该氮 氧化硅抗反射涂层的第一部份移除时，量测该导体结构的相对侧壁间 的宽度，且修改对另一工件的各向同性蚀刻，以对该导体结构的侧壁 进行额外地蚀刻，以减少该另一工件的量测宽度与所需宽度间的差异。
附图说明
阅读下述详细说明并参考下述附图后将对本发明的前述优点及其 它优点更显而易见。
图1是根据本发明于半导体基材上所制造的多个导体结构或硅栅 极结构的具体实施例的截面图。
图2是如图1的截面图，其描述根据本发明于该基材上的硅膜的 形成。
图3是如图2的截面图，其描述根据本发明于该硅膜上的抗反射 涂层的形成。
图4是如图3的截面图，其描述根据本发明的抗反射涂层的掩膜。
图5是如图4的截面图，其描述根据本发明的导体结构的蚀刻定 义。
图6是如图5的截面图，其描述根据本发明自该余留的抗反射涂 层结构移除该掩膜结构。
图7是如图6的截面图，其描述根据本发明的该抗反射涂层结构 的各向同性等离子体蚀刻的移除。
图8是如图7的截面图，其描述根据本发明所定义的导体结构的 宽度量测。
图9是如图5的截面图，其描述根据本发明结合抗反射涂层结构 及其上掩膜结构一起的各向同性蚀刻移除的另一具体实施例。
根据本发明另一方面，本发明提供于工件上制造导体结构的方法。 于工件上形成多晶硅膜，且于该多晶硅膜上形成抗反射涂层。于该抗 反射涂层的第一部份上形成掩膜，同时留下其未掩膜的第二部份。对 该抗反射涂层的第二部份及该多晶硅膜进行蚀刻以于工件上形成该导 体结构。利用各向同性等离子体蚀刻法将该掩膜及该抗反射涂层移除。
根据本发明又一方面，本发明提供于工件上制造导体结构的方法。 于工件上形成多晶硅膜，且于该多晶硅膜上形成氮氧化硅抗反射涂层。 于该氮氧化硅抗反射涂层的第一部份上形成光阻剂掩膜，同时留下其 未掩膜的第二部份。对该氮氧化硅抗反射涂层的第二部份及该多晶硅 膜进行蚀刻以于工件上形成该导体结构。移除该光阻剂掩膜，然后利 用各向同性等离子体蚀刻法将该氮氧化硅抗反射涂层移除。当将该氮 氧化硅抗反射涂层的第一部份移除时，量测该导体结构的相对侧壁间 的宽度，且修改对另一工件的各向同性蚀刻，以对该导体结构的侧壁 进行额外地蚀刻，以减少该另一工件的量测宽度与所需宽度间的差异。
附图说明
阅读下述详细说明并参考下述附图后将对本发明的前述优点及其 它优点更显而易见。
图1是根据本发明于半导体基材上所制造的多个导体结构或硅栅 极结构的具体实施例的截面图。
图2是如图1的截面图，其描述根据本发明于该基材上的硅膜的 形成。
图3是如图2的截面图，其描述根据本发明于该硅膜上的抗反射 涂层的形成。
图4是如图3的截面图，其描述根据本发明的抗反射涂层的掩膜。
图5是如图4的截面图，其描述根据本发明的导体结构的蚀刻定 义。
图6是如图5的截面图，其描述根据本发明自该余留的抗反射涂 层结构移除该掩膜结构。
图7是如图6的截面图，其描述根据本发明的该抗反射涂层结构 的各向同性等离子体蚀刻的移除。
图8是如图7的截面图，其描述根据本发明所定义的导体结构的 宽度量测。
图9是如图5的截面图，其描述根据本发明结合抗反射涂层结构 及其上掩膜结构一起的各向同性蚀刻移除的另一具体实施例。
具体实施方式
于下述附图中，相同组件出现在一个附图以上时，通常重复该等 组件符号。图1描述于半导体基材12上所制造的多个导体结构或硅栅 极结构10的具体实施例的截面图。该栅极结构10位于有源区14上， 该等有源区14通常藉由多个隔离结构16而定义出及横向分开。该导 体结构10可为由半导体制程中的硅所制得的栅极、导体线路或其它电 路结构。于所述的具体实施例中，该等导体结构10分别位于多个栅介 电层18上。该基材12可由n型硅、p型硅、绝缘层上有硅 (silicon-on-insulator)或其它适合的基材材料所组成。该等隔离结构 16可由氧化物、TEOS或其它普遍使用的隔离结构材料制得。该等栅 介电层18可由氧化物、氮化硅、其层合层或其它普遍使用的栅介电材 料制得。该等导体结构10可由非晶硅或多晶硅等所组成。
现请参照第2至9图即可明了本发明制造一个或多个导体结构10 的示范性制造过程。首先参照图2，利用各种习知技术可于基材12上 制造隔离结构16与门介电层18。接者，于基材12上沉积毯覆式硅膜 20。硅膜20可为非晶硅或多晶硅，且可藉由已知的CVD法沉积到约 800至2000埃厚。确切的厚度大部分取决于设计的考量。
请参照图3，于硅层20上形成抗反射涂层22以利于后续的微影图 案化程序。抗反射涂层22可由氮氧化硅、或氮化硅等所组成。于一具 体实施例中，ARC 22由氮氧化硅所组成，且可利用已知CVD技术沉 积到约400至1500埃厚。然而确切的厚度大部分取决于设计的考量。
请参照图4，利用已知光阻剂材料及微影图案化技术于ARC 22上 形成多个掩膜结构。掩膜结构24的宽度将通常相当于现行制程技术的 关键尺寸。然而掩膜结构24不需要具有最小组件几何形状。掩膜结构 24将于后续蚀刻定义制程期间作为蚀刻掩膜。注意为了利于所需的曝 光光学，本发明提供ARC 22以形成掩膜结构24。
请参照图5，对ARC 22及硅膜20进行各向异性蚀刻以图案化得 到如所示的导体结构10。蚀刻后保留位于掩膜结构24下方的部分，而 未曝光的部分被蚀刻去除。可利用已知各向异性蚀刻技术(例如反应 式离子蚀刻或化学等离子体蚀刻等)来进行该各向异性蚀刻以定义出 导体结构10。可利用各种适合对非晶硅或多晶硅进行蚀刻的化学气体， 例如单独的CF4或CHF3或其组合。该蚀刻的终点可经由计时来决定。
请参照图6，图5所描述的光阻剂结构24先经由成灰的程序，接 着进行RCA型溶剂洁净程序而剥除。剥除程序留下曝露的ARC结构 22。
请参照图7，ARC结构22经由于蚀刻室(图中未示出)中进行的 各向同性等离子体蚀刻程序而移除。以使用各向同性等离子体蚀刻程 序以移除ARC结构22取代习知剥除氮氧化硅为主的ARC结构的技术， 该习知技术包含浸渍于加热的HF浴中，接者浸渍于热磷酸浴中。本发 明目标为消除与两次加热酸浴浸渍有关的热震使得可能作为使导体结 构10的晶体结构受损的机构的热震得以消除。可利用各种适合对氮氧 化硅或氮化硅进行各向同性蚀刻的蚀刻化学作用。需要对氧化物具有 选择性。于一具体实施例中，由箭头26所示的CF4、CF4/O2、CHF3、 NF3、或其组合等可单独使用或与Applied Materials RPS工具组合使用。例 如，蚀刻混合物可包含40sccm的CF4。若需要，惰性载体气体例如N2或 氩可导入该反应室中。各向同性等离子体蚀刻的压力可为约700mtorr。该 反应室的温度可为约80℃及等离子体功率可为约1250watts。预期原生氧 化膜将存在于ARC结构22的上层表面上，可使用例如约20sccm SF6或 NF3进行最初的氧化物的突破蚀刻(breakthrough etch)。
注意若需要，可使用ARC各向同性蚀刻程序作为修饰导体结构10的 宽度的方法。例如，若欲减少导体结构10的横向尺寸，可修改剥除ARC 结构22的各向同性蚀刻等离子体程序以轰击导体结构10的侧壁。可藉由 例如于蚀刻化学气体中增加可用的氟量及/或减少该反应室的压力来完成 上述任务。
请参照图8，ARC各向同性等离子体蚀刻程序之后，可测定导体结构 10的横向尺寸X。若所测定的尺寸X符合预测宽度或制程目标，则无需修 饰用以移除ARC结构22的各向同性蚀刻程序。然而若所测定的结构10的 横向尺寸X不符合设计标准，则可适当地修改ARC各向同性等离子体蚀 刻程序，以减少或增加硅导体结构10的侧壁的轰击。为了减少量测宽度与 第二工件上的导体结构的所需宽度间的差异，也可修改该用以根据宽度测 定来蚀刻ARC结构22与硅膜20的程序。
前述具体实施例包含以分开蚀刻程序分别移除光阻剂结构24及ARC 结构22。然而可将光阻剂结构24及ARC结构22的移除整合为单一蚀刻 程序。该程序图标于图9中，其为类似于图5的基材12的截面图。于此具 体实施例中，于以各向异性蚀刻定义出导体结构10之后，再进行各向同性 等离子体蚀刻程序。于一具体实施例中，由箭头28所示的蚀刻混合物可含 有CF4、O2、及N2。该蚀刻化学物质可利用终点侦测的计时法来剥除光阻 剂结构24及ARC结构22二者。于一具体实施例中，以约40sccm输送 CF4，以约950sccm输送O2及以约100sccm输送N2。压力可为约700mtorr 及该反应室的温度约80℃。视需要，前述CF4、O2、及N2的化学物质可 用以剥除光阻剂且该化学物质可改变成前述CF4、CHF3的化学物质而无需 中止真空状态以移除ARC结构22。如前述具体实施例，于结合的光阻剂 及ARC的剥除程序后可测定线宽，并可依需要调整该等蚀刻程序以确保导 体结构10的横向尺寸符合设计规格。
虽然本发明可作各种修饰并改变其形式，但本文利用附图所示的 实例已说明特定的具体实施例，且已予以详细说明。但应了解本发明 并非局限于所揭露的特定形式，而本发明在不悖离所附权利要求范围 的情形下，当可作各种修饰、对等及替代等改变。
现请参照第2至9图即可明了本发明制造一个或多个导体结构10 的示范性制造过程。首先参照图2，利用各种习知技术可于基材12上 制造隔离结构16与门介电层18。接者，于基材12上沉积毯覆式硅膜 20。硅膜20可为非晶硅或多晶硅，且可藉由已知的CVD法沉积到约 800至2000埃厚。确切的厚度大部分取决于设计的考量。
请参照图3，于硅层20上形成抗反射涂层22以利于后续的微影图 案化程序。抗反射涂层22可由氮氧化硅、或氮化硅等所组成。于一具 体实施例中，ARC 22由氮氧化硅所组成，且可利用已知CVD技术沉 积到约400至1500埃厚。然而确切的厚度大部分取决于设计的考量。
请参照图4，利用已知光阻剂材料及微影图案化技术于ARC 22上 形成多个掩膜结构。掩膜结构24的宽度将通常相当于现行制程技术的 关键尺寸。然而掩膜结构24不需要具有最小组件几何形状。掩膜结构 24将于后续蚀刻定义制程期间作为蚀刻掩膜。注意为了利于所需的曝 光光学，本发明提供ARC 22以形成掩膜结构24。
请参照图5，对ARC 22及硅膜20进行各向异性蚀刻以图案化得 到如所示的导体结构10。蚀刻后保留位于掩膜结构24下方的部分，而 未曝光的部分被蚀刻去除。可利用已知各向异性蚀刻技术(例如反应 式离子蚀刻或化学等离子体蚀刻等)来进行该各向异性蚀刻以定义出 导体结构10。可利用各种适合对非晶硅或多晶硅进行蚀刻的化学气体， 例如单独的CF4或CHF3或其组合。该蚀刻的终点可经由计时来决定。
请参照图6，图5所描述的光阻剂结构24先经由成灰的程序，接 着进行RCA型溶剂洁净程序而剥除。剥除程序留下曝露的ARC结构 22。
请参照图7，ARC结构22经由于蚀刻室(图中未示出)中进行的 各向同性等离子体蚀刻程序而移除。以使用各向同性等离子体蚀刻程 序以移除ARC结构22取代习知剥除氮氧化硅为主的ARC结构的技术， 该习知技术包含浸渍于加热的HF浴中，接者浸渍于热磷酸浴中。本发 明目标为消除与两次加热酸浴浸渍有关的热震使得可能作为使导体结 构10的晶体结构受损的机构的热震得以消除。可利用各种适合对氮氧 化硅或氮化硅进行各向同性蚀刻的蚀刻化学作用。需要对氧化物具有 选择性。于一具体实施例中，由箭头26所示的CF4、CF4/O2、CHF3、 NF3、或其组合等可单独使用或与Applied Materials RPS工具组合使用。例 如，蚀刻混合物可包含40sccm的CF4。若需要，惰性载体气体例如N2或 氩可导入该反应室中。各向同性等离子体蚀刻的压力可为约700mtorr。该 反应室的温度可为约80℃及等离子体功率可为约1250watts。预期原生氧 化膜将存在于ARC结构22的上层表面上，可使用例如约20sccm SF6或 NF3进行最初的氧化物的突破蚀刻(breakthrough etch)。
注意若需要，可使用ARC各向同性蚀刻程序作为修饰导体结构10的 宽度的方法。例如，若欲减少导体结构10的横向尺寸，可修改剥除ARC 结构22的各向同性蚀刻等离子体程序以轰击导体结构10的侧壁。可藉由 例如于蚀刻化学气体中增加可用的氟量及/或减少该反应室的压力来完成 上述任务。
请参照图8，ARC各向同性等离子体蚀刻程序之后，可测定导体结构 10的横向尺寸X。若所测定的尺寸X符合预测宽度或制程目标，则无需修 饰用以移除ARC结构22的各向同性蚀刻程序。然而若所测定的结构10的 横向尺寸X不符合设计标准，则可适当地修改ARC各向同性等离子体蚀 刻程序，以减少或增加硅导体结构10的侧壁的轰击。为了减少量测宽度与 第二工件上的导体结构的所需宽度间的差异，也可修改该用以根据宽度测 定来蚀刻ARC结构22与硅膜20的程序。
前述具体实施例包含以分开蚀刻程序分别移除光阻剂结构24及ARC 结构22。然而可将光阻剂结构24及ARC结构22的移除整合为单一蚀刻 程序。该程序图标于图9中，其为类似于图5的基材12的截面图。于此具 体实施例中，于以各向异性蚀刻定义出导体结构10之后，再进行各向同性 等离子体蚀刻程序。于一具体实施例中，由箭头28所示的蚀刻混合物可含 有CF4、O2、及N2。该蚀刻化学物质可利用终点侦测的计时法来剥除光阻 剂结构24及ARC结构22二者。于一具体实施例中，以约40sccm输送 CF4，以约950sccm输送O2及以约100sccm输送N2。压力可为约700mtorr 及该反应室的温度约80℃。视需要，前述CF4、O2、及N2的化学物质可 用以剥除光阻剂且该化学物质可改变成前述CF4、CHF3的化学物质而无需 中止真空状态以移除ARC结构22。如前述具体实施例，于结合的光阻剂 及ARC的剥除程序后可测定线宽，并可依需要调整该等蚀刻程序以确保导 体结构10的横向尺寸符合设计规格。
虽然本发明可作各种修饰并改变其形式，但本文利用附图所示的 实例已说明特定的具体实施例，且已予以详细说明。但应了解本发明 并非局限于所揭露的特定形式，而本发明在不悖离所附权利要求范围 的情形下，当可作各种修饰、对等及替代等改变。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 半导体板构件 | 2020-05-14 | 782 |
| 用于在集成光学部件中削尖波导Y分支的角的制造方法 | 2020-05-14 | 922 |
| 闪存存储器的制作方法 | 2020-05-17 | 217 |
| 利用原子层控制各向同性蚀刻膜 | 2020-05-11 | 38 |
| 用于渐逝模式电磁波空腔谐振器的各向同性蚀刻空腔 | 2020-05-13 | 51 |
| 有助于残留物去除的各向同性电阻器保护蚀刻 | 2020-05-12 | 37 |
| 有助于残留物去除的各向同性电阻器保护蚀刻 | 2020-05-12 | 256 |
| 尖顶型探头制造方法、尖顶型探头和尖顶型探头制造装置 | 2020-05-16 | 654 |
| 开成非易失性存储器的方法 | 2020-05-17 | 857 |
| 用于在狭小空间各向同性蚀刻硅的无残留的系统和方法 | 2020-05-12 | 150 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈