具有圆齿状侧壁的穿透硅通孔
阅读：1015发布：2020-09-02
专利汇可以提供具有圆齿状侧壁的穿透硅通孔专利检索，专利查询，专利分析的服务。并且本 发明 提供一种具有一个或多个穿透 硅 通孔(TSV)的 半导体 器件。该TSV被形成以使得该TSV的 侧壁 具有圆齿状表面。在一个 实施例 中，该TSV的侧壁是倾斜的，其中该TSV的顶部和底部具有不同的尺寸。该TSV可以具有V形形状，其中该TSV在该衬底的 电路 侧上具有较宽的尺寸；或具有倒V形形状，其中该TSV在该衬底的背面上具有较宽的尺寸。该侧壁和/或倾斜侧壁的圆齿状表面允许该TSV能被更容易地填充诸如 铜 的导电材料。，下面是具有圆齿状侧壁的穿透硅通孔专利的具体信息内容。
1.一种半导体器件，包括：
衬底；
覆盖该衬底的一个或多个电介质层；以及
延伸穿过该衬底的穿透硅通孔，该穿透硅通孔具有圆齿状表面的侧壁，沿着该侧壁的圆齿具有大于0.01μm的深度，在所述具有圆齿状表面的侧壁上形成有阻挡层和/或种子层。
2.如权利要求1的半导体器件，其中从该衬底的器件侧延伸到该衬底的背面的该穿透硅通孔是变窄的。
3.如权利要求1的半导体器件，其中从该衬底的背面延伸到该衬底的器件侧的该穿透硅通孔是变窄的。
4.如权利要求3的半导体器件，其中该穿透硅通孔与形成在该衬底上的电子电路直接接触。
5.如权利要求3的半导体器件，其中该穿透硅通孔与金属层直接接触。
6.如权利要求3的半导体器件，其中该穿透硅通孔终止在该衬底和该一个或多个电介质层之间的界面处。
7.如权利要求1的半导体器件，其中该侧壁相对于该衬底的垂直表面倾斜大于0.5度的角度。
8.一种形成半导体器件的方法，该方法包括：
提供衬底；
在该衬底上形成电子电路；
在该衬底上形成一个或多个电介质层；
在该一个或多个电介质层中形成一个或多个金属线；以及
形成从该衬底的第一侧延伸到该衬底的第二侧的穿透硅通孔，该穿透硅通孔具有圆齿状表面的侧壁，该形成过程是通过重复地实施各向同性蚀刻以形成凹槽并沿着该凹槽的侧壁形成保护衬里来至少部分地实施，该圆齿状表面具有大于0.01μm的深度的圆齿，其中该穿透硅通孔的形成过程进一步包括：
移除该保护衬里；
沿着该侧壁形成阻挡层；以及
用导电材料填充该凹槽。
9.如权利要求8的方法，其中该保护衬里包括聚合物。
10.如权利要求8的方法，其中该第一侧是该衬底的电路侧。
11.如权利要求8的方法，其中通过蚀刻穿过该一个或多个电介质层并随后蚀刻部分地穿过该衬底而实施该穿透硅通孔的形成过程。
12.如权利要求8的方法，进一步包括减薄该衬底的背面以使该穿透硅通孔从该衬底的该背面突出。
13.如权利要求8的方法，其中利用栅电极、金属线或者硅化物区域作为蚀刻终止的至少一个蚀刻工艺实施该穿透硅通孔的形成过程。
14.一种半导体器件，包括：
衬底；
覆盖该衬底的一个或多个电介质层；以及
延伸穿过该衬底的穿透硅通孔，该穿透硅通孔具有多个圆齿状区域，使得当该穿透硅通孔从该衬底的第一侧延伸到该衬底的第二侧时，各个圆齿状区域中的穿透硅通孔的宽度小于前一圆齿状区域中的穿透硅通孔的宽度，在所述圆齿状区域上形成有阻挡层和/或种子层。
具有圆齿状侧壁的穿透硅通孔
技术领域
背景技术
[0002] 自从发明了集成电路(IC)，由于各种电子部件(例如晶体管、二极管、电阻、电容等)的集成密度的不断改进，所以半导体产业经历了持续的快速增长。在大多数情况下，这种集成密度的改进来源于最小特征尺寸的一再削减，其允许更多的部件集成到一个给定的区域中。
[0003] 这些集成的改进在本质上基本是二维(2D)的，因为被集成部件所占据的体积基本上位于半导体晶片的表面上。虽然光刻技术的显著改进已经致使2D集成电路构造的重大改进，但是有两方面造成对密度的物理局限。这些局限的其中一个是制造这些部件所需的最小尺寸。而且，当更多的器件集成到一个芯片中时，需要更复杂的设计。
[0004] 在进一步增加电路密度的尝试中，已经研究了三维(3D)IC。在3D IC的典型制造工艺中，两个管芯键合到一起，并在衬底上的每个管芯和接触衬垫之间形成电气连接。例如，一种尝试包括将两个管芯的顶部彼此键合。接着，该叠置的管芯键合到载体衬底且引线键合将位于各个管芯上的电耦合接触衬垫键合到载体衬底上的接触衬垫。然而，为了引线键合，这种尝试需要载体衬底大于管芯。
[0005] 最近的尝试集中到穿透硅通孔(TSV)。通常地，通过蚀刻一个穿过衬底的垂直通孔并用诸如铜的导电材料填充该通孔来形成TSV。TSV可以用于提供从半导体衬底的背面直至位于衬底的另一面上的半导体电路或另一管芯的电气接触。在这种方式下，管芯可以被叠置而又可以保持较小的封装尺寸。
[0006] 但是，TSV的导电材料可能会出现从TSV的侧壁剥离或在高-低温循环或热冲击试验期间滑动的倾向，由此降低了TSV的可靠性。而且，用导电材料填充通孔需要在通孔的垂直侧壁上形成阻挡层和/或种子层。然而，由于侧壁的垂直性质，所以难于形成具有良好粘合性质的阻挡层和/或种子层，并因此难于填充TSV。
[0007] 因此，TSV需要降低或避免这些问题。
发明内容
[0008] 通过本发明的提供了具有圆齿状(scalloped)表面的穿透硅通孔的实施例通常可以减少、解决或规避这些和其他问题，且通常可以实现技术上的优势。
[0009] 根据本发明的一个实施例，提供一种半导体器件。该半导体器件包括衬底，其具有覆盖该衬底的一个或多个电介质层。TSV延伸通过衬底，其中衬底的侧壁具有圆齿状表面，其中该圆齿具有大于约0.01μm的深度。
[0010] 根据本发明的另一实施例，提供一种形成半导体器件的方法。该方法包括提供衬底并在该衬底上形成电子电路。在该衬底上形成一个或多个电介质层，且在该一个或多个电介质层中形成一个或多个金属线。形成从该衬底的第一侧延伸到该衬底的第二侧的具有圆齿状侧壁的TSV。通过重复地实施各向同性蚀刻以形成凹槽并沿着该凹槽的侧壁形成保护衬里来至少部分地形成该TSV，其中该圆齿具有大于约0.01μm的深度。
[0011] 根据本发明的又一实施例，提供一种半导体器件。该半导体器件包括衬底，其具有覆盖该衬底的一个或多个电介质层。穿透硅通孔(TSV)延伸通过该衬底，其中该TSV具有多个圆齿状区域，以致当该TSV从衬底的第一侧延伸到衬底的第二侧时，各个圆齿状区域中的TSV的宽度小于前一圆齿状区域中的TSV的宽度。附图说明
[0012] 为了更全面的理解本发明以及优点，现在结合附图参考以下描述，其中：
[0013] 图1-4说明形成具有圆齿状侧壁的穿透硅通孔的中间步骤；
[0014] 图5-8说明形成根据本发明的一个实施例的具有穿透硅通孔的半导体器件的中间步骤；
[0015] 图9-11说明形成根据本发明的另一实施例的具有穿透硅通孔的半导体器件的中间步骤；
[0016] 图12说明形成根据本发明的又一实施例的具有穿透硅通孔的半导体器件的一个中间步骤；以及
[0017] 图13说明形成根据本发明的又一实施例的具有穿透硅通孔的半导体器件的一个中间步骤。
具体实施方式
[0018] 以下，将详细讨论当前优选实施例的制造和应用。但是应当理解的是，本发明所提供的多种适用的创造性概念可以在各种具体情况下实施。所讨论的特定实施例仅仅是制造和应用本发明的特定方式的说明，并不限定本发明的范围。
[0019] 图1-4说明形成根据本发明的一个实施例的穿透硅通孔(TSV)的各个中间步骤。首先参考图1，其示出具有覆盖图案掩模104的衬底102的一部分。衬底102可以仅包括半导体衬底、具有半导体器件(例如晶体管、电容、电阻等)的半导体衬底、具有半导体器件和一个或多个覆盖电介质层和/或金属层等的半导体衬底。图1-4旨在说明形成TSV的方法，且并不必然地限定位置或穿过其形成TSV的层。
[0020] 图案掩模104定义了TSV的图案(在所说明的实施例中)且可以包括一个图案化的光致抗蚀剂层。在另一实施例中，图案掩模104可以包括一个或多个电介质层的硬掩模。例如，该硬掩模可以是二氧化硅或氮化硅的单层，其例如通过热氧化、化学气相沉积(CVD)等来形成。可替换地，硬掩模也可由其他介电材料形成，例如氮氧化硅。还可应用诸如二氧化硅和氮化硅层构成的多层硬掩模。而且，还可应用诸如金属、金属氮化物、金属氧化物等的其他材料。例如，硬掩模可以由钨构成。
[0021] 如图1中说明的，随后，例如利用本领域公知的光刻技术来图案化图案掩模104。通常，光刻技术包括沉积光刻胶材料并根据图案来辐照光刻胶材料。此后，光刻胶材料被显影以移除一部分光刻胶材料。剩余的光刻胶材料在诸如蚀刻的后续工艺步骤期间保护下层材料。在这种情况下，光刻胶材料用于生成图案掩模104以定义第一凹槽106(其将成为以下讨论中的TSV)。
[0022] 一旦形成图案掩模104之后，重复进行蚀刻和沉积保护衬里的交替工艺。该工艺优选为各向同性干蚀刻工艺，例如Bosch工艺。由于使用了各向同性蚀刻工艺(而不是各向异性蚀刻工艺)，所以形成了横向和纵向延伸的凹槽，由此形成一钻蚀区域。通常，Bosch工艺包括引入第一气体，其蚀刻衬底102直至达到凹槽的所需深度，当达到这一所需深度时，停止第一气体并引入第二气体，该第二气体形成一个沿着侧壁表面的保护衬里。当第一气体再次引入时，该第一气体移除了沿着凹槽底部的保护衬里(留下沿着侧壁的保护衬里)并继续沿着凹槽的底部蚀刻衬底。重复引入第一气体和第二气体的工艺步骤，直至获得所需深度。Bosch工艺已经用于形成垂直侧壁。在本发明的实施例中，利用Bosch工艺的一种变型来生成具有圆齿状侧壁的TSV。
[0023] 例如，以约50sccm至约250sccm的流速，约10mTorr至约100mTorr的压力以及约100瓦至约3500瓦的功率且在约25℃至约100℃的温度下，在约1秒至约7秒的时间周期下引入诸如SF6的蚀刻气体，以形成如图1所述的凹槽。这一过程导致横向和纵向蚀刻的各向同性蚀刻，形成了如图1中所述的钻蚀区域。
[0024] 此后，如图2中所述，诸如聚合物的保护衬里208可以通过以约100sccm至约300sccm的流速，约10mTorr至约50mTorr的压力以及约1000瓦至约3500瓦的功率且在约
25℃至约100℃的温度下，在约1秒至约10秒的时间周期下引入C4F8气体而形成。
25℃至约100℃的温度下，在约1秒至约10秒的时间周期下引入C4F8气体而形成。
[0025] 接着，在图3中，利用与参照图1的上述讨论相近似的工艺参数再引入蚀刻气体。在这种情况下，蚀刻气体移除了沿着底部表面的保护衬里208并执行另一各向同性蚀刻过程。如在第一蚀刻过程的情况下，各向同性蚀刻工艺造成了横向和纵向延伸的第二凹槽
302，由此形成另一钻蚀区域。因此，第一凹槽106和第二凹槽302的组合生成了一个不平坦或圆齿状的表面。优选地，圆齿特征具有约0.01μm和约5μm之间的宽度w。已经发现这种尺寸的圆齿产生更大的摩擦力并降低或消除了金属填充后的TSV的空隙。
302，由此形成另一钻蚀区域。因此，第一凹槽106和第二凹槽302的组合生成了一个不平坦或圆齿状的表面。优选地，圆齿特征具有约0.01μm和约5μm之间的宽度w。已经发现这种尺寸的圆齿产生更大的摩擦力并降低或消除了金属填充后的TSV的空隙。
[0026] 如图4中所述，以上描述的工艺可以重复任意次，以生成所需深度的开口。形成所需深度的开口之后，移除保护衬里208(参见图3)且开口可以用导电材料填充以形成TSV410。优选地，沿着开口的侧壁沉积阻挡层412，以生成一扩散阻挡来防止诸如铜的导电材料扩散进衬底102和/或一个或多个电介质层。阻挡层412可以包括介电和/或导电阻挡层，例如含氮层、含碳层、含氢层、含硅层、金属或掺杂了杂质(例如硼)的含金属层，例如钽、氮化钽、钛、氮化钛、钛锆、钛锆氮化物、钨、氮化钨、钴硼、钴钨、合金、其组合等。阻挡层412可以例如通过物理气相沉积(PVD)、原子层沉积(ALD)、旋涂沉积或其他合适的方法来形成。阻挡层412可以具有约 至约 之间的厚度。
[0027] 形成阻挡层412之后，利用导电材料414形成TSV410。导电材料可以例如是铜、钨、铝、银、其组合等。在一个实施例中，种子层(未示出)形成在阻挡层412上，且利用电镀沉积工艺来填充开口，而也可以使用其他合适的方法，例如无电镀沉积积、电镀或CVD。这些工艺可以包括过填充开口并利用例如化学机械抛光(CMP)、蚀刻、其组合等的工艺将位于TSV开口外部的多余导电材料移除。
[0028] 已经发现，具有光滑侧壁的垂直或近似垂直的TSV提供一个不适宜形成种子层和/或填充TSV的表面。为了克服这些缺点并提供一个能在其上形成种子层的更好的表面，本发明的实施例利用如上文描述的具有圆齿状表面的侧壁。已经发现，该圆齿状侧壁通过增加摩擦力和粘附力而提供了一个能在其上形成种子层(或其他层)的更好的表面，因此提高了连接的可靠性。
[0029] 此后，可以实施用于特定应用的其他后段制程(BEOL)处理技术。例如，可以实施附加和/或移除承载衬底，可以实施减薄晶片的背面以暴露TSV410，可以实施划片工艺来分割分立的管芯等。还应当注意到的是，本发明的实施例可用于许多不同的情况中，例如管芯与管芯的键合设置、管芯与晶片的键合设置或晶片与晶片的键合设置。
[0030] 图5-8说明了形成TSV中的各种中间步骤，例如根据本发明的一个实施例的参考图1-4在上文讨论的TSV。首先参考图5，示出晶片500的一部分，该部分包括半导体衬底510，电子电路512形成在半导体衬底510之上。半导体衬底510例如可以包括掺杂或非掺杂的体硅、绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括一个形成在绝缘体层上的诸如硅的半导体材料层。绝缘体层可以例如是掩埋氧化物(BOX)层或氧化硅层。绝缘体层配备在衬底上，该衬底典型地为硅或玻璃衬底。还可以使用例如多层或梯度衬底的其他衬底。
[0031] 形成在半导体衬底510上的电子电路512可以是适用于特定应用的任何类型的电路。在一个实施例中，该电路包括形成在具有一个或多个电介质层的衬底上的电气器件，用例如一个或多个电介质层514，覆盖在该电气器件上。金属层(图5中未示出)可以形成在电介质层之间，以在电气器件之间传送电气信号。电气器件还可以形成在一个或多个电介质层514中。一个或多个电介质层514可以包括一个或多个层间电介质(ILD)层和/或金属间电介质(IMD)层。
[0032] 例如，电子电路512可以包括例如晶体管、电容、电阻、二极管、光二极管、熔丝等的各种互连的N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件来实现一个或多个功能。这些功能可以包括存储结构、处理结构、传感器、放大器、配电、输入/输出电路等。本领域技术人员将认识到提供上述实例仅仅是用于说明的目的，以便进一步解释本发明的应用，且并不旨在以任何方式限制本发明。其他电路可适当的用于给定的应用。通孔、接触和/或金属线(未示出)可用于互连电子电路512。
[0033] 图6说明了根据本发明的一个实施例形成开口610。开口610可以利用上述参照图1-4所讨论的技术形成，即，利用光刻技术和重复地在凹槽中实施各向同性蚀刻和沉积保护层(例如聚合物)来生成具有圆齿状侧壁的开口610。
[0034] 然而，在图6中所述的实施例中，开口610具有向内倾斜的侧壁，由此形成了一个V形开口。开口610的斜率优选相对于垂直一个或多个电介质层514和半导体衬底510的表面的线呈约0度至约30度的角度，图6中以角度θ表示，但更优选地，角度θ大于约0.5度。倾斜的侧壁可以通过改变蚀刻和聚合物沉积的时间间隔来形成。例如，通过逐步减少蚀刻的时间间隔的约5％至40％，并增加聚合物沉积的时间间隔的约5％至40％。
[0035] 如上所述，圆齿状侧壁提供了一个能在其上形成种子层的更好的表面。还发现，使侧壁倾斜可以进一步增强沿着侧壁形成种子(或其他)层的能力。因此，如上文所讨论的，形成具有圆齿状和倾斜的侧壁的开口610可以进一步促进后续工艺步骤中的种子层的形成。
[0036] 接着参考图7，其说明了根据本发明的一个实施例，通过用导电材料填充开口610(参见图6)来形成TSV710的工艺。优选地，在填充开口610之前，沿着开口610的侧壁沉积阻挡层712，以便形成一扩散阻挡来防止诸如铜的导电材料扩散进半导体衬底510或一个或多个电介质层514。阻挡层712可以包括电介质或导电阻挡层，例如含氮层、含碳层、含氢层、含硅层、掺杂了杂质(例如硼)的金属或含金属层，例如钽、氮化钽、钛、氮化钛、钛锆、钛锆氮化物、钨、氮化钨、钴硼、钴钨、合金、其组合等。阻挡层712可以例如通过PVD、ALD、旋涂沉积或其他合适的方法来形成。阻挡层712可以具有约 至约 之间
的厚度。
的厚度。
[0037] 用于形成TSV710的导电材料优选包括铜，而也可替换地使用诸如钨、铝、银和其组合的其他导电材料。优选地，种子层(未示出)形成在阻挡层712上，且利用电镀沉积工艺来填充开口610，而也可使用诸如无电镀沉积、电镀或CVD的其他合适的方法。该工艺可以包括过填充开口610并利用例如CMP、蚀刻、其组合等的工艺将位于TSV开口外部的多余导电材料移除。
[0038] 图8说明了根据本发明的一个实施例，在TSV710之上形成了附加层。为了说明的目的，示出了为TSV710提供电气接触的一个金属层810，但应当理解的是，可以使用多金属层和金属间电介质层。
[0039] 图8中还说明了半导体衬底510背面上的TSV710的暴露。在一个优选实施例中，利用平坦化和蚀刻步骤的组合来暴露TSV710。首先，可以实施例如研磨或CMP的平坦化工艺来初始暴露TSV710。此后，可以实施蚀刻工艺来使半导体衬底510凹陷，由此如图8中所示，使得TSV710从半导体衬底510的背面突出。在一个实施例中，TSV710由铜形成，可以通过实施使用了HBr/O2、HBr/Cl2/O2、SF6/Cl2、SF6等离子体等的湿蚀刻或干蚀刻工艺来使半导体衬底510凹陷。
[0041] 图9-10说明了形成TSV的另一实施例，其中TSV具有倒V形状。图9-10采用参照图5在上文中讨论的晶片，其中相同的附图标记表示相同的元件。
[0042] 如将在下文更详细讨论的那样，本实施例从半导体衬底510的背面(与电子电路相反的衬底面)形成TSV。与参照图1-8在上文所讨论的实施例中应用的时控蚀刻工艺相反，本实施例中用于形成TSV的蚀刻工艺将利用诸如栅电极、电容板等的电子电路的特征作为蚀刻终止。但是应当注意到，电子电路的这些特征优选地具有比周围的材料高的蚀刻选择性。
[0043] 现在参考图9，其示出从半导体衬底510的背面形成具有倒V形的开口910。开口910可以与形成参照图7在上文所讨论的开口610相类似的方式形成，例如利用相似的光刻技术、蚀刻工艺等，除了上文描述的蚀刻工艺利用电子电路512作为蚀刻终止之外。在一个优选实施例中，电子电路是由对于半导体衬底510和/或一个或多个电介质层514具有高蚀刻选择性的材料形成的栅电极、电容板等。
[0044] 还应当注意到的是，阐述为形成在一个或多个电介质层514中的电子电路512仅仅用于说明的目的。在其他实施例中，电子电路可以形成在半导体衬底510中或半导体衬底510中的凹槽中。
[0045] 图10说明了根据本发明的一个实施例，通过用导电材料填充开口910(参见图9)来形成TSV1010。在填充开口910之前，可以沿着开口910的侧壁形成阻挡层1012。TSV1010和阻挡层1012可以使用与上文中所讨论的参考附图7的TSV710和阻挡层712相似的工艺来形成。
[0046] 图11说明了TSV1010的一个可选的暴露，以便TSV1010可从半导体衬底510的背面突出。可实施一蚀刻过程以使半导体衬底510凹陷，由此使得TSV1010从半导体衬底510的背面突出，如图11中所述。在一个实施例中，TSV1010由铜形成，可以通过实施如上文所述的干蚀刻工艺而使半导体衬底510凹陷。
[0047] 此后，可以实施用于特定应用的其他BEOL处理技术。例如，可以使用晶片到晶片、晶片到管芯或管芯到管芯的键合技术、可以形成再分配线、可以形成钝化层、可以形成密封剂、可以实施划片工艺等。
[0048] 图12说明了另一实施例，其中形成了倒V形TSV1210和阻挡层1212。该实施例与上文讨论的参照图9-11的实施例类似，除了使用金属线1214而不是电子电路512(参见图11)作为蚀刻终止。金属线1214可以是形成在任意金属层(M1、M2、M3等)上的一金属线。相似的工艺和/或材料可用于形成TSV1210和阻挡层1212，包括上文讨论的参考附图9-11的使得TSV1210从衬底510的表面突出的深蚀刻工艺。
[0049] 此后，可以实施用于特定应用的其他BEOL处理技术。例如，可以使用晶片到晶片、晶片到管芯或管芯到管芯的键合技术，可以形成再分配线、可以形成钝化层、可以形成密封剂、可以实施划片工艺等。
[0050] 图13说明了又一实施例，其中形成了倒V形TSV1310。该实施例与上文讨论的参照图9-12的实施例类似，除了使用半导体衬底510和一个或多个电介质层514之间的界面而不是电子电路512(参见图11)或金属线(参见图12)作为蚀刻终止。为了提高蚀刻选择性，希望使用形成在半导体衬底510和一个或多个电介质层514之间的界面处的一硅化物区域或其他结构。例如，在一个实施例中，形成在例如晶体管电子电路512的源/漏区域中的硅化物区域用作蚀刻终止。在这个实例中，TSV1310可用于直接接触晶体管的源/漏区域。也可形成阻挡层1312。相似的工艺和材料可用于形成TSV1310和阻挡层1312，包括上文讨论的参考附图9-11的使得TSV1310从衬底510的表面突出的深蚀刻工艺。
[0051] 此后，可以实施用于特定应用的其他BEOL处理技术。例如，可以使用晶片到晶片、晶片到管芯或管芯到管芯的键合技术，可以形成再分配线、可以形成钝化层、可以形成密封剂、可以实施划片工艺等。
[0052] 本领域技术人员将可以认识到，上文讨论的V形和倒V形的TSV可用于许多不同的配置中。例如，上文讨论的TSV可用于为同一芯片上的电子电路提供电气接触，或用于在其他管芯和/或载板之间传递电气信号。因此，上文讨论的具有TSV的管芯可安装到另一管芯和/或载板上。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 闪存存储器的制作方法 | 2020-05-17 | 217 |
| 液体排出头及其制造方法 | 2020-05-14 | 640 |
| 用于高度掺杂的半导体层湿化学蚀刻的方法 | 2020-05-16 | 619 |
| 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 | 2020-05-16 | 320 |
| 在半导体器件中形成钨插头的方法 | 2020-05-15 | 917 |
| 金属栅极结构、半导体器件及其制造方法 | 2020-05-16 | 712 |
| 用于渐逝模式电磁波空腔谐振器的各向同性蚀刻空腔 | 2020-05-13 | 101 |
| 用于在狭小空间各向同性蚀刻硅的无残留的系统和方法 | 2020-05-12 | 648 |
| 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除 | 2020-05-13 | 804 |
| 有助于残留物去除的各向同性电阻器保护蚀刻 | 2020-05-12 | 256 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈