半导体装置的制造方法
专利汇可以提供半导体装置的制造方法专利检索，专利查询，专利分析的服务。并且一种 半导体 装置的制造方法，通过除去 半导体晶片 斜面部的蚀刻残留，抑制之后工序中的再粘附。本 发明 半导体装置的制造方法包括：在半导体晶片(1)上形成栅极绝缘膜或绝缘膜的工序；在所述栅极绝缘膜或绝缘膜上形成用于形成栅极 电极 或配线的导电膜的工序；通过反复 腐蚀 所述导电膜形成栅极电极或配线的工序，其中，所述反复腐蚀工序是 各向同性蚀刻 。，下面是半导体装置的制造方法专利的具体信息内容。
1、一种半导体装置的制造方法，其特征在于，包括：在半导体晶片上 形成绝缘膜的工序；在所述绝缘膜上形成用于形成电极或配线的导电膜的工 序；通过反复腐蚀所述导电膜形成电极或配线的工序，其中，所述反复腐蚀 工序为各向同性蚀刻。
2、一种半导体装置的制造方法，其特征在于，包括：在半导体晶片上 形成绝缘膜的工序；在所述绝缘膜上形成用于形成电极或配线的导电膜的工 序；在所述导电膜上形成涂敷膜的工序；在将所述涂敷膜和所述导电膜各向 异性反复腐蚀至所述导电膜膜厚的规定位置后，各向同性蚀刻剩余的导电 膜，形成电极或配线的工序。
3、一种半导体装置的制造方法，其特征在于，包括：在半导体晶片上 形成绝缘膜的工序；在所述绝缘膜上形成用于形成电极或配线的导电膜的工 序；各向异性反复腐蚀所述导电膜，形成电极或配线的工序；形成覆盖所述 晶片斜面部以外区域的保护膜的工序；以所述保护膜为掩膜，各向同性蚀刻 所述晶片的整个面，除去该晶片斜面部的蚀刻残留的工序。
技术领域
本发明涉及半导体装置的制造方法，特别是涉及介由栅极绝缘膜或绝缘 膜在半导体晶片上形成栅极电极或配线的方法。
背景技术
但是，在所示各向异性蚀刻中，保留栅极电极52，蚀刻除去半导体晶片 50表层侧的栅极电极形成用导电膜，但所述晶片50背面侧的所述示导电膜 52A保留。此时，在所述晶片50的斜面部，如图6所示，所述导电膜52a 的蚀刻残留52b形成毛刺状态。因此，该蚀刻残留52b被之后的工序剥离而 形成粉末。
这种粉末的产生是在半导体制造时形成产额降低或可靠性低下的重大 问题。另外，在以下的公报中有涉及这种粉末问题的记载。
发明内容
因此，本发明半导体装置的制造方法包括：在半导体晶片上形成绝缘膜 的工序；在所述绝缘膜上形成用于形成电极或配线的导电膜的工序；通过反 复腐蚀所述导电膜而形成电极或配线的工序，所述反复腐蚀工序是各向同性 蚀刻。
本发明半导体装置的制造方法包括：在半导体晶片上形成绝缘膜的工 序；在所述绝缘膜上形成用于形成电极或配线的导电膜的工序；在所述导电 膜上形成涂敷膜的工序；在将所述涂敷膜和所述导电膜各向异性反复腐蚀到 所述导电膜膜厚的规定位置后，各向同性蚀刻剩余的导电膜，形成电极或配 线的工序。
本发明半导体装置的制造方法包括：在半导体晶片上形成绝缘膜的工 序；在所述绝缘膜上形成用于形成电极或配线的导电膜的工序；各向异性反 复腐蚀所述导电膜，形成电极或配线的工序；形成保护膜，以包覆所述晶片 斜面部以外的区域的工序；以所述保护膜为掩膜，各向同性蚀刻所述晶片的 整个面，除去该晶片斜面部的蚀刻残留的工序。
根据本发明，可通过半导体晶片斜面部不产生蚀刻残留的蚀刻方法或除 去蚀刻残留来抑制之后工序中的再粘附引起的成品量或可靠性降低。
附图说明
图1是表示本发明实施例的半导体装置制造方法的剖面图；
图2(a)、(b)是表示本发明实施例的半导体装置制造方法的剖面图；
图3(a)、(b)是表示本发明实施例的半导体装置制造方法的剖面图；
图4(a)、(b)是表示本发明实施例的半导体装置制造方法的剖面图；
图5是表示现有半导体装置制造方法的剖面图；
图6是表示现有半导体装置制造方法的剖面图。
符号说明
1、10、20、30 半导体晶片
2、11、22、32 导电膜
12 涂敷膜
13 台阶
21 绝缘膜
21a 窄空间或接触孔
22a、22b 导电配线或导电塞
31 栅极电极或配线
32a 蚀刻残留
33 保护膜
具体实施方式
图1是用于说明第一实施例的本发明特征的半导体晶片1的斜面部的剖 面图，在于半导体芯片1上介由未图示的栅极绝缘膜或绝缘膜形成用于形成 栅极电极或配线的导电膜(例如多晶硅膜或钨硅化物膜、或它们的层积膜等) 后，进行各向同性蚀刻，形成未图示的栅极电极或配线。此时，由于在半导 体晶片1的斜面部上各向同性蚀刻导电膜，故在保留了半导体晶片1背面侧 的导电膜2时，如图1所示，以不产生形成粉末的原因的毛刺状态的蚀刻残 留的方式在所示晶片1的斜面部进行蚀刻。并且，在本工序中，至少使用 CF4、NF3、SF6的一种气体或包括它们中的某几种的混合气体。
另外，图2是用于说明作为第二实施例的本发明特征的半导体晶片10 的斜面部的剖面图，在介由未图示的栅极绝缘膜或绝缘膜在半导体晶片10 上形成用于形成栅极电极或配线的导电膜11(例如多晶硅膜或钨硅化物膜或 它们的层积膜等)之后，在所述导电膜11上形成涂敷膜12(例如抗蚀剂膜、 SOG(Spin On Glass)膜、BARC(Bottom Anti-Reflection Coating)膜等)。 在此，涂敷膜12并不限于所述材料。但是，最好为所述导电膜11和涂敷膜 12的腐蚀速率大致相同的材料。
然后，各向异性反复腐蚀所述涂敷膜12和导电膜11。此时，反复腐蚀 至图12(a)所示的虚线位置的导电膜11的规定膜厚位置。利用该工序，为 覆盖在所述晶片10上形成的台阶13上，即使对反映该台阶而形成鼓起状的 导电膜11部分，也实现平坦化。另外，在本工序中，至少使用CL2和CF4 的混合气体。
其次，将通过该上述工序平坦化的残留的导电膜11各向同性蚀刻至图2 (b)所示的虚线位置，形成栅极电极及配线。即，本发明的特征在于，即 使导电膜11的表面不平坦时，也可以通过形成涂敷膜12将整个面平坦化后， 施行反复腐蚀工序，进行更均匀的反复腐蚀处理。
另外，图3(a)、(b)表示第三实施例，图3(a)中，在窄空间或接触 孔21a局部埋入导电膜时也利用上述方法。此时，在包括在形成于半导体晶 片20上的绝缘膜21上设置的窄空间或接触孔21a的整个面上形成导电膜 22。然后，与所述的第二实施例相同，在对该导电膜22进行各向异性反复 腐蚀至该导电膜22的规定膜厚位置后，各向同性反复腐蚀剩余的导电膜22， 在窄空间或接触孔21a内形成导电配线或导电塞22a。另外，如图3(b)所 示，也可以各向同性反复腐蚀整个导电膜22，形成导电配线或导电塞22b。
另外，图4表示第四实施例，在半导体晶片30上形成未图示的栅极绝 缘膜或绝缘膜，在该栅极绝缘膜或绝缘膜上形成用于形成栅极电极或配线的 导电膜之后，各向异性反复腐蚀所述导电膜，形成栅极电极或配线31。此时， 如图4(a)所示，在所述晶片30的斜面部形成导电膜32的残留32a。然后， 形成包覆所述晶片30斜面部以外区域的保护膜33。
在该状态下，如图4(b)所示，以所述保护膜33为掩膜，通过干蚀刻 或采用液体的湿蚀刻各向同性蚀刻所述晶片30的整个面，除去所述晶片30 斜面部的蚀刻残留32a。
在以上所述的本发明中，可利用半导体晶片斜面部不产生导电膜的蚀刻 残留的蚀刻方法或除去蚀刻残留，抑制之后工序中的再粘附引起的成品量或 可靠性降低。
专利文献1：特开平5-41450号公报
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 闪存存储器的制作方法 | 2020-05-17 | 217 |
| 液体排出头及其制造方法 | 2020-05-14 | 640 |
| 用于高度掺杂的半导体层湿化学蚀刻的方法 | 2020-05-16 | 619 |
| 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 | 2020-05-16 | 320 |
| 在半导体器件中形成钨插头的方法 | 2020-05-15 | 917 |
| 金属栅极结构、半导体器件及其制造方法 | 2020-05-16 | 712 |
| 用于渐逝模式电磁波空腔谐振器的各向同性蚀刻空腔 | 2020-05-13 | 101 |
| 用于在狭小空间各向同性蚀刻硅的无残留的系统和方法 | 2020-05-12 | 648 |
| 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除 | 2020-05-13 | 804 |
| 有助于残留物去除的各向同性电阻器保护蚀刻 | 2020-05-12 | 256 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
