集成磁通门磁性传感器专利检索-等离子体增强化学气相沉积真空镀膜表面处理表面处理和涂层专利检索查询-专利查询网

集成磁通门 磁性 传感器

阅读：633发布：2022-04-02

专利汇可以提供集成磁通门磁性传感器专利检索，专利查询，专利分析的服务。并且在所描述实例中，一种集成磁通门装置(100)在控制电路 (102)上具有磁芯(110)。所述磁芯(110)具有足以具有低磁性噪声和低非线性的体积和内部结构。应力控制结构(158)最接近所述磁芯(110)安置。将励磁绕组(124)、感测绕组(126)和补偿绕组(128)安置于所述磁芯(110)周围。安置于所述控制电路(102)中的励磁电路耦合到所述励磁绕组(124)，被配置成将高频下的电流提供到所述励磁绕组(124)，所述电流足以在所述高频下的每一循环期间在所述磁芯(110)中产生饱和磁场。隔离结构(152)安置于所述磁芯(110)与所述绕组(124)、(126)和(128)之间，足以实现所述励磁绕组(124)和所述感测绕组(126)在低功率下在所述高频下的操作。，下面是集成磁通门磁性传感器专利的具体信息内容。

权利要求

1.一种集成磁通门装置，其包括：
控制电路，其包括励磁电路和感测电路中的至少一个；
磁芯，其包括安置于所述控制电路上的第一芯段和第二芯段，其中所述第一芯段和所述第二芯段中的每一个包括磁性材料；
励磁绕组，其围绕所述第一芯段和所述第二芯段中的每一个盘绕，其中所述励磁绕组被配置成将在所述第一芯段和所述第二芯段中的每一个中的所述磁性材料磁化成在高频下饱和；
感测绕组，其围绕所述第一芯段和所述第二芯段中的每一个盘绕，其中所述感测绕组被配置成提供对应于在所述高频下的所述第一芯段和所述第二芯段中的磁化的改变的信号；
补偿绕组，其围绕所述第一芯段和所述第二芯段中的每一个安置，其中所述补偿绕组被配置成磁化在所述第一芯段和所述第二芯段中的每一个中的所述磁性材料；
隔离结构，其将所述磁芯与所述励磁绕组、所述感测绕组和所述补偿绕组隔离；以及应力控制结构，其安置于所述磁芯上方和下方。
2.集成磁通门装置，其中所述第一芯段在第一方向上磁化，且所述第二芯段在平行于所述第一方向的第二方向上磁化。
3.根据权利要求1所述的集成磁通门装置，其中：
所述控制电路包括所述励磁电路，其中所述励磁电路被配置成将电流提供到所述励磁绕组以将在所述第一芯段和所述第二芯段中的所述磁性材料磁化成在所述高频下饱和；
所述控制电路包括所述感测电路，其中所述感测电路耦合到所述感测绕组且被配置成在所述高频下操作；且
所述控制电路包括耦合到所述补偿绕组的补偿电路，其中所述补偿电路被配置成将电流提供到所述补偿绕组。
4.根据权利要求1所述的集成磁通门装置，其中所述第一芯段和所述第二芯段中的所述磁性材料包括铁和镍。
5.根据权利要求1所述的集成磁通门装置，其中所述第一芯段和所述第二芯段各自具有至少1微米的厚度、大于50微米的宽度和至少三倍于所述宽度的长度。
6.根据权利要求1所述的集成磁通门装置，其中：所述励磁绕组、所述感测绕组和所述补偿绕组中的每一个包括安置于所述第一芯段和所述第二芯段下方的下部段，其中所述下部段为至少2.5微米厚；且所述励磁绕组、所述感测绕组和所述补偿绕组中的每一个包括安置于所述第一芯段和所述第二芯段上的上部段，其中所述上部段为至少2.5微米厚。
7.根据权利要求1所述的集成磁通门装置，其中所述励磁绕组、所述感测绕组和所述补偿绕组各自包括铜。
8.根据权利要求1所述的集成磁通门装置，其中所述隔离结构包括安置于所述磁芯下方的至少500纳米的介电材料，且包括安置于所述磁芯上方的至少500纳米的介电材料。
9.根据权利要求1所述的集成磁通门装置，其中所述应力控制结构包括安置于所述磁芯下方的包括钛的非磁性金属层。
10.根据权利要求1所述的集成磁通门装置，其中所述应力控制结构包括安置于所述磁芯上方的具有压缩应力的无机介电材料层。
11.根据权利要求1所述的集成磁通门装置，其中所述应力控制结构包括安置于所述磁芯上方的柔性有机聚合物介电材料层。
12.根据权利要求1所述的集成磁通门装置，其中：所述励磁绕组、所述感测绕组和所述补偿绕组包括安置在处于所述第一芯段和所述第二芯段下方的第一多个金属化层面中的下部段；且所述励磁绕组、所述感测绕组和所述补偿绕组包括安置在处于所述第一芯段和所述第二芯段上方的第二多个金属化层面中的上部段。
13.根据权利要求1所述的集成磁通门装置，其中：所述励磁绕组、所述感测绕组和所述补偿绕组包括安置于所述第一芯段和所述第二芯段下方的下部段，其中在所述第一芯段和所述第二芯段正下方的部分垂直于所述第一芯段和所述第二芯段的侧边缘定向；且所述励磁绕组、所述感测绕组和所述补偿绕组包括安置于所述第一芯段和所述第二芯段上方的上部段，其中在所述第一芯段和所述第二芯段正上方的部分垂直于所述第一芯段和所述第二芯段的侧边缘定向。
14.根据权利要求1所述的集成磁通门装置，其进一步包括无磁性材料的结合衬垫。
15.根据权利要求1所述的集成磁通门装置，其中：所述高频为至少100千赫兹kHz；且所述励磁电路被配置成按小于50纳秒的上升时间将电流提供到所述励磁绕组。
16.根据权利要求1所述的集成磁通门装置，其中所述集成磁通门装置能够有10微特斯拉的分辨率。
17.根据权利要求1所述的集成磁通门装置，其中所述集成磁通门装置在从-2毫特斯拉到+2毫特斯拉的范围上能够有小于1％的非线性。
18.一种方法，其包括：
在控制电路中形成励磁电路；
在所述控制电路的有源组件上方形成励磁绕组的下部段、感测绕组的下部段和补偿绕组的下部段；
在所述励磁绕组的所述下部段、所述感测绕组的所述下部段和所述补偿绕组的所述下部段上方形成隔离结构的包括介电材料的下部隔离层；
在所述下部隔离层上形成包括第一芯段和第二芯段的磁芯；
在所述磁芯上方形成所述隔离结构的包括介电材料的上部隔离层；
在所述磁芯上方和下方形成应力控制结构；以及
在所述上部隔离层上方形成所述励磁绕组的上部段、所述感测绕组的上部段和所述补偿绕组的上部段；
其中：所述励磁电路耦合到所述励磁绕组，且被配置成将电流提供到所述励磁绕组；及且所述励磁绕组、所述感测绕组和所述补偿绕组中的每一个围绕所述第一芯段和所述第二芯段盘绕。
19.根据权利要求18所述的方法，其中：
形成所述励磁绕组的所述下部段、所述感测绕组的所述下部段和所述补偿绕组的所述下部段包括在介电层中形成沟槽，在所述沟槽中形成金属内衬且在所述金属内衬上的所述沟槽中形成包括铜的填充金属，和从所述介电层上去除所述填充金属和金属内衬；以及形成所述励磁绕组的所述上部段、所述感测绕组的所述上部段和所述补偿绕组的所述上部段包括在介电层中形成沟槽，在所述沟槽中形成金属内衬且在所述金属内衬上的所述沟槽中形成包括铜的填充金属，和从所述介电层上去除所述填充金属和金属内衬。
20.根据权利要求18所述的方法，其中：
形成所述励磁绕组的所述下部段、所述感测绕组的所述下部段和所述补偿绕组的所述下部段包括在介电层中形成沟槽，在所述沟槽中形成金属内衬且在所述金属内衬上的所述沟槽中形成包括铜的填充金属，和从所述介电层上去除所述填充金属和金属内衬；以及形成所述励磁绕组的所述上部段、所述感测绕组的所述上部段和所述补偿绕组的所述上部段包括在介电层上形成镀覆晶种层，在所述镀覆晶种层上形成镀覆掩模，在由所述镀覆掩模暴露的区域中的所述镀覆晶种层上电镀包括铜的金属，和去除所述镀覆掩模。
21.根据权利要求18所述的方法，其中：
形成所述下部隔离层包括通过等离子体增强化学气相沉积PECVD工艺形成无机介电材料的至少一层；以及
形成所述上部隔离层包括通过PECVD工艺形成无机介电材料的至少一层。
22.根据权利要求18所述的方法，其中：
形成所述下部隔离层包括通过旋涂工艺形成下部有机聚合物层，且在所述有机聚合物层中形成下部通孔；以及
形成所述上部隔离层包括通过旋涂工艺形成上部有机聚合物层，且在所述有机聚合物层中形成上部通孔。
23.根据权利要求18所述的方法，其进一步包括形成穿过所述下部隔离层和所述上部隔离层的绕组导通体，使得所述励磁绕组的所述上部段、所述感测绕组的所述上部段和所述补偿绕组的所述上部段通过所述绕组导通体耦合到所述励磁绕组的所述下部段、所述感测绕组的所述下部段和所述补偿绕组的所述下部段。
24.根据权利要求18所述的方法，其中形成所述应力控制结构包括在形成所述磁芯前形成包括钛的非磁性金属层，使得所述非磁性金属层在所述磁芯正下方。
25.根据权利要求18所述的方法，其中形成所述应力控制结构包括在所述磁芯上形成具有压缩应力的无机介电材料层。
26.根据权利要求18所述的方法，其中形成所述应力控制结构包括在所述磁芯上形成柔性有机聚合物层。
27.根据权利要求18所述的方法，其进一步包括在形成所述磁芯时磁化所述磁芯。
28.根据权利要求18所述的方法，其进一步包括在形成所述磁芯后磁化所述磁芯。
29.一种方法，其包括：
提供通过围绕磁芯盘绕的补偿绕组的测试电流，由此在所述磁芯中产生测试磁场；
提供通过围绕所述磁芯盘绕的励磁绕组的激磁电流，由此在所述测试电流正流过所述补偿绕组时在所述磁芯中产生励磁磁场；以及
检测由围绕所述磁芯盘绕的感测绕组产生的信号电压，所述信号电压是在所述测试电流正流过所述补偿绕组且所述激磁电流正流过所述励磁绕组时产生。

说明书全文

集成磁通门 磁性 传感器

技术领域

[0001] 本发明大体涉及磁通门装置，且更确切地说，涉及集成磁通门装置。

背景技术

[0002] 集成磁通门装置为形成到半导体装置上的磁通门磁力计，与由离散组件制成的常规宏观磁力计相比，其以低成本、小体积提供磁性感测装置。集成磁通门装置实现新应用，例如，手持型电子罗盘，其需要提供约50微特斯拉的分辨率的性能，例如，具有约50千赫兹(kHz)的噪声带宽或等效性能。分辨率可为外部磁场中的最小可检测到的改变。噪声带宽受到通过磁力计的绕组的电流的频谱影响，其也影响信号量值。例如针对电动机控制的接近性电流感测的额外应用可通过具有提供显著小于50微特斯拉的分辨率的性能的低功率集成磁通门装置来实现。此外，需要达成在可由磁力计测量的可使用的磁场范围(例如，一系列毫特斯拉)上的低非线性。归因于若干交互设计和制造约束，达成集成磁通门装置中那个性能等级已证明是有问题的。对于更敏感性磁力计，需要较大磁芯，但较大核心具有增大的机械应力，增大的机械应力引起导致增大的磁性噪声(包含巴克豪森(Barkhausen)噪声)的结构缺陷。较大磁芯还需要在芯周围的绕组中的较高电流，从而使对低功耗的要求混淆不清。

发明内容

[0003] 在所描述实例中，一种集成磁通门装置具有磁芯，其包含安置在控制电路上的介电层中的磁性材料的两个芯段。每一芯段具有足以在相反极性的磁性饱和之间的过渡期间具有低磁性噪声和低非线性且因此提供高分辨率性能的体积和内部结构。将应力控制结构安置于磁芯周围。励磁绕组围绕磁芯盘绕，被配置成携带足够电流以在每一芯段中、在高频下且在跨励磁绕组的低电压的情况下提供饱和磁场。感测绕组围绕磁芯盘绕，被配置成将对应于在每一芯段中、在高频下的磁化的改变的信号提供到安置于控制电路中的感测电路。补偿绕组围绕磁芯盘绕，被配置成携带足够电流以在每一芯段中提供补偿磁场。将隔离结构安置于所述磁芯与所述绕组之间，足以实现励磁绕组和感测绕组在低功率下、在高频下的操作。附图说明

[0004] 图1A到图1C是实例集成磁通门装置的视图。

[0005] 图2A到图2N是描绘实例形成方法的集成磁通门装置的横截面。

[0006] 图3是形成集成磁通门装置的实例方法的流程图。

[0007] 图4A到图4L是描绘另一实例形成方法的集成磁通门装置的横截面。

[0008] 图5A和图5B是描绘励磁绕组、感测绕组和补偿绕组的替代性配置的另一实例集成磁通门装置的俯视图。

[0009] 图6是再一实例集成磁通门装置的横截面。

具体实施方式

[0010] 图式未按比例绘制。可在无下文描述的一或多个具体细节的情况下或与其它方法一起实践实例实施例。一些说明的动作或事件可按不同次序和/或与其它动作或事件同时发生。并且，并不需要所有说明的动作或事件来实施根据实例实施例的方法。

[0011] 一种高敏感性、低功率集成磁通门装置具有磁芯，其包含安置在控制电路上的介电层中的磁性材料的两个平行芯段。每一芯段具有足以在相反极性的磁饱和之间的过渡期间具有低磁性噪声和低非线性的体积和内部结构。最接近(例如，高于和低于)磁芯安置应力控制结构。励磁绕组围绕磁芯盘绕，被配置成携带足够电流以在磁芯中、在高频下且在跨励磁绕组的低电压的情况下提供饱和磁场。感测绕组围绕磁芯盘绕，被配置成将对应于在每一芯段中、在高频下的磁场的改变的信号提供到安置于控制电路中的感测电路。补偿绕组围绕磁芯盘绕，被配置成携带足够电流以在每一芯段中提供补偿磁场。将隔离结构安置于所述磁芯上方和下方，足以实现励磁绕组和感测绕组在低功率下、在高频下的操作。集成磁通量磁力计可能能够有10微特斯拉分辨率(例如，具有100kHz噪声带宽)，或在更高或更低噪声带宽中之等效性能。集成磁通量磁力计可进一步能够有在从-2毫特斯拉到+2毫特斯拉的范围上小于1％的非线性。

[0012] 出于此描述的目的，术语“侧向”指平行于控制电路的顶表面的平面的方向。将“竖直”指垂直于控制电路的顶表面的平面的方向。

[0013] 图1A到图1C是实例集成磁通门装置的视图。参看为俯视图的图1A，集成磁通门装置100包含控制电路102。控制电路102包含励磁电路104、感测电路106和补偿电路108。集成磁通门装置100包含磁芯110。在这个实例中，磁芯110包括第一芯段112和第二芯段114。第一芯段112可具有宽度116(例如，大于50微米)和垂直于宽度116的为宽度116的至少3倍的长度118。第一芯段112的宽度116和长度118大体上平行于控制电路102的半导体衬底的顶表面。第二芯段114可具有大体上等于第一芯段112的宽度116的宽度120，和大体上等于第一芯段112的长度118的长度122。第二芯段114的宽度120和长度122也大体上平行于控制电路102的半导体衬底的顶表面。第一芯段112的长度118和第二芯段114的长度122可相互平行地定向，如图1A中所描绘。第一芯段112和第二芯段114可在平行于其宽度116和120且垂直于其长度118和122且垂直于控制电路102的半导体衬底的顶表面的方向上磁化。垂直于其长度118和122的第一芯段112和第二芯段114的磁化可有利地有助于在高频下的励磁电路104的操作。

[0014] 励磁绕组124、感测绕组126和补偿绕组128围绕磁芯110盘绕。励磁绕组124被配置成携带足够电流以在磁芯110中、在高频下且在跨励磁绕组124的低电压(例如，小于10伏特)的情况下产生饱和磁场。励磁绕组124可具有至少2.5微米的实例厚度以在高频下且在低电压的情况下携带足够电流。励磁绕组124可围绕磁芯110布置，使得通过励磁绕组124的电流在第一方向上在大体上平行于长度118的第一芯段112中诱发第一磁场，且同时在与第一方向相反(例如，反平行)的第二方向上在大体上平行于长度122的第二芯段114中诱发第二磁场。

[0015] 励磁绕组124耦合到励磁电路104，如在图1A中示意性地描绘，例如，通过控制电路102的金属互连件。励磁电路104被配置成将在高频(例如，大于100kHz)下的电流提供到励磁绕组124，所述电流足以在高频下的每一循环期间在磁芯110中产生饱和磁场。此外，励磁电路104可被配置成按显著小于高频的循环时间的15％且可独立于循环时间的上升时间将电流提供到励磁绕组124。上升时间可为在高频下的循环期间的振幅改变的10％下的电流与在90％下的电流之间的时间延迟。在一个实例中，在500kHz的高频下，循环时间为2微秒，且上升时间可小于50纳秒。

[0016] 感测绕组126可围绕磁芯110布置以具有具与围绕第一芯段112的励磁绕组124相同的定向和与围绕第二芯段114的励磁绕组124相反的定向的绕组配置，以提供为由第一芯段112和第二芯段114产生的电压的总和的组合电压。感测绕组126可侧向邻近励磁绕组124且可具有与励磁绕组124大体上相等的厚度。

[0017] 感测绕组126耦合到感测电路106，如在图1A中示意性地描绘，例如，通过控制电路102的金属互连件。感测电路106被配置成提供随由感测绕组126提供的组合电压而变的输出信号。

[0018] 补偿绕组128可围绕磁芯110布置使得通过补偿绕组128的电流在第一方向上在大体上平行于长度118的第一芯段112中诱发第一补偿磁场分量，且同时在第一方向上在大体上平行于长度122的第二芯段114中诱发第二补偿磁场分量，例如，平行于第一补偿磁场分量。补偿绕组128被配置成携带足够电流以在跨补偿绕组128的低电压的情况下在磁芯110中产生补偿磁场。补偿绕组128可侧向邻近励磁绕组124，且可具有与励磁绕组124大体上相等的厚度。补偿绕组128耦合到补偿电路108，如在图1A中示意性地描绘，例如，通过控制电路102的金属互连件。补偿电路108被配置成将足以在磁芯110中产生补偿磁场的电流提供到补偿绕组128。

[0019] 在这个实例的替代表现中，磁芯110可具有闭合回路配置，其中第一芯段112和第二芯段114为所述回路的部分。在此表现中，励磁绕组124可围绕全部回路盘绕。磁芯110的其它配置在这个实例的范围内。

[0020] 控制电路102包含在半导体衬底上方和在磁芯110与励磁绕组124、感测绕组126和补偿绕组128上方和下方的各种隔离层和应力控制层。这些隔离层和应力控制层在图1A中未展示，以便较清晰地描绘磁芯110和励磁绕组124、感测绕组126和补偿绕组128的结构。隔离层和应力层描绘于图1B和图1C中。

[0021] 控制电路102可包含结合衬垫130，其耦合到励磁电路104、感测电路106和补偿电路108，可能通过金属互连件且可能通过控制电路102中的额外电路和组件。在这个实例的一个表现中，结合衬垫130可无磁性材料，这可有利地减少磁芯110中的混杂磁场。举例来说，在此表现中，结合衬垫130可包括在包括钛的粘合层上的铝，且可无镍。

[0022] 参看图1B，其为穿过图1A的第一芯段112的集成磁通门装置100的横截面，控制电路102包含安置于半导体衬底134上的有源组件132，在图1B中描绘为金属氧化物半导体(MOS)晶体管。可能由场氧化物136侧向隔离的有源组件132可为图1A的励磁电路104、感测电路106和补偿电路108的部分。控制电路102进一步包含将有源组件132相互耦合且耦合到励磁绕组124、感测绕组126和补偿绕组128的金属互连件。金属互连件可包含进行与有源组件132的电连接的接点138、进行与接点138的连接的金属线140和进行与金属线140的连接的导通体142。介电层堆栈144安置于接点138、金属线140和导通体142间。举例来说，介电层堆栈144可包含包围接点138的金属前电介质(PMD)层、在PMD层上方且在金属线140之间的金属内电介质(IMD)层和在IMD层上方且包围导通体142的层间电介质(ILD)层。PMD层、IMD层和ILD层中的每一个可包含子层，例如，蚀刻终止层和盖层。控制电路102可包含金属线140和导通体142的额外层面，具有对应的额外IMD层和ILD层。接点138可包含在具有镶嵌结构的含钛势垒内衬上的钨。金属线140可包含在具有镶嵌结构的势垒内衬上的铜，或可包含在具有遮蔽的经蚀刻结构的含钛粘合层上的铝。导通体142可包含在具有镶嵌结构的势垒内衬上的铜，或在具有镶嵌结构的含钛势垒内衬上的钨。用于接点138、金属线140和导通体
142的其它结构配置在这个实例的范围内。

[0023] 励磁绕组124、感测绕组126和补偿绕组128安置于有源组件132上方，且可安置于接点138、金属线140和导通体142上方。励磁绕组124、感测绕组126和补偿绕组128的下部段148可通过可包含若干不同介电材料层的介电材料146相互侧向隔离。类似地，励磁绕组
124、感测绕组126和补偿绕组128的上部段150可通过也可包含若干不同介电材料层的介电材料151相互侧向隔离。

[0024] 励磁绕组124、感测绕组126和补偿绕组128围绕磁芯110盘绕，且通过隔离结构152与磁芯110分开。隔离结构152提供磁芯110与励磁绕组124、感测绕组126和补偿绕组128之间的足够电容隔离以使励磁电路104和感测电路106能够在低功耗的情况下在高频下操作。在这个实例中，隔离结构152可包含在励磁绕组124、感测绕组126和补偿绕组128的下部段
148上方且在磁芯110下方的下部隔离层154。隔离结构152可进一步包含在励磁绕组124、感测绕组126和补偿绕组128的上部段150下方且在磁芯110上方的上部隔离层156。

[0025] 磁芯110包括磁性材料，例如，包括铁、镍、钼和/或钴的层，可能伴有较少量的硼、铬、铜和/或硅。磁芯110可具有分层结构，如图1B中所描绘，在磁性材料的层之间具有电绝缘材料，以减小涡电流。这些磁性材料展现显著压缩应力，如果未被抵消，那么这可导致磁芯110中的结构缺陷的产生。

[0026] 应力控制结构158邻近磁芯110、紧接在磁芯110上方和/或下方竖直安置。应力控制结构158减少磁芯110中归因于应力的结构缺陷的形成。结构缺陷可带来磁芯110的磁性材料中的磁畴的固定部位，从而随着磁芯110中的磁场增大或减小而不当地增大磁噪声。在这个实例的一个版本中，应力控制结构158可通过形成具有与磁芯110中的应力相反的应力的机械强材料的隔离结构152来表现，以便约束磁芯110中的移动，由此减少结构缺陷的形成。在这个实例的另一版本中，应力控制结构158可通过形成允许磁芯110响应于应力移动的柔性材料的隔离结构152而不产生结构缺陷来表现。应力控制结构158可进一步包含安置于磁芯110上的粘合/势垒结构160。举例来说，粘合/势垒结构160可包含紧接在磁芯110下方的含钛金属的下部层160a和紧接在磁芯110上方的含钛金属的上部层160b。粘合/势垒结构160可改善应力控制结构158中的介电材料到磁芯110的粘合，同时提供针对过渡金属自磁芯110到应力控制结构158的介电材料的扩散的势垒。

[0027] 顶部介电层162安置于励磁绕组124、感测绕组126和补偿绕组128上。顶部介电层162可包含多于一个介电材料子层以提供对水蒸气和化学污染物的所要的势垒，和机械保护。顶部介电层162可包含与励磁绕组124、感测绕组126和补偿绕组128的上部段150之间的介电材料146类似的介电材料。

[0028] 参看图1C，其为跨图1A的第一芯段112和第二芯段114的横截面，励磁绕组124、感测绕组126和补偿绕组128的下部段148延伸经过磁芯110。在图1C中，横截面的平面切穿补偿绕组128；励磁绕组124和感测绕组126在图1C的平面外，但具有与补偿绕组128类似的配置。在下部段148中，补偿绕组128与图1C的平面成角度，使得下部段148中的补偿绕组128不在图1C的平面中的磁芯110下延伸。

[0029] 隔离结构152也可延伸经过磁芯110，如图1C中所描绘。隔离结构152可具有大体上恒定的厚度，如在图1C中指示，或可具有经过磁芯110的较小厚度。包括应力控制结构158的介电层可最接近磁芯110的侧向边界端接，如在图1C中指示，或可延伸经过磁芯110以最接近控制电路102的侧向边界。励磁绕组124、感测绕组126和补偿绕组128的上部段150也延伸经过磁芯110。励磁绕组124、感测绕组126和补偿绕组128的每一上部段150由延伸穿过隔离结构152的绕组导通体164耦合到相应励磁绕组124、感测绕组126和补偿绕组128、对应的下部段148。绕组导通体164可具有各种结构中的任一个，例如，具有势垒内衬和铜填充金属的镶嵌结构，或具有晶种层和铜填充金属的遮蔽-镀覆结构。

[0030] 图2A到图2N是描绘实例形成方法的集成磁通门装置的横截面。参看图2A，其为沿着集成磁通门装置的磁芯的芯段的长度的横截面，针对集成磁通门装置200提供包括半导体材料的衬底234。举例来说，衬底234可为硅晶片(可能具有硅外延层)，或绝缘体上硅(SOI)晶片。半导体材料可包含硅，可能掺杂有硼或磷，或可包含合金半导体材料，例如，伴有锗的硅或伴有碳的硅。其它半导体材料在这个实例的范围内。

[0031] 场氧化物236的元件可通过浅沟槽隔离(STI)工艺或硅的本端氧化(LOCOS)工艺形成。其它结构可用于侧向隔离衬底234中的组件。有源组件232形成于衬底234上。可使用用于模拟或数字集成电路的MOS晶体管和/或双极晶体管的平坦工艺来形成有源组件232。在散布有形成接点238、金属线240和导通体242的有源组件232上按阶段形成介电层堆栈244。可首先形成介电层堆栈244的PMD层，且可能将所述PMD层平坦化。穿过PMD层形成接点238，诸如，通过使用钛和/或氮化钛内衬的钨金属镶嵌工艺。接下来可形成介电层堆栈244的IMD层，接着是通过铜金属镶嵌工艺形成金属线240。替代地，金属线240可通过铝遮蔽蚀刻工艺形成，接着在金属线240之间形成IMD层。接下来可形成介电层堆栈244的ILD层，接着是形成穿过ILD层的导通体242。举例来说，导通体242可通过钨金属镶嵌工艺或通过铜金属镶嵌工艺形成。包括额外金属线240和导通体242的额外金属化层面(具有对应的额外IMD层和ILD层)可形成为控制电路202的部分。介电层堆栈244的顶表面可被平坦化，例如，通过氧化物化学机械抛光(CMP)工艺。

[0032] 在这个实例中，励磁绕组224、感测绕组226和补偿绕组228的下部段248是通过铜金属镶嵌工艺形成。下部绕组介电层246形成于介电层堆栈244上。穿过下部绕组介电层246针对励磁绕组224、感测绕组226和补偿绕组228的下部段248形成沟槽。金属内衬266形成于沟槽中和下部绕组介电层246上。金属内衬266可包括具有减小铜扩散的屏障性质的金属，例如，钽、氮化钽、钛和氮化钛。包括铜的填充金属268形成于金属内衬266上，填充沟槽。填充金属268可通过在金属内衬266上形成包括铜的晶种层(例如，通过溅镀工艺)和通过在晶种层上电镀铜来形成。

[0033] 参看图2B，填充金属268和金属内衬266从下部绕组介电层246上去除，从而在沟槽中留下填充金属268和金属内衬266以形成励磁绕组224、感测绕组226和补偿绕组228的下部段248。填充金属268和金属内衬266可通过铜CMP工艺去除。

[0034] 参看图2C，隔离结构252的下部隔离层254形成于励磁绕组224、感测绕组226和补偿绕组228的下部段248上。在这个实例中，下部隔离层254还围绕后续形成的磁芯提供应力控制结构258的部分。在这个实例中，下部隔离层254可包含具有减小铜扩散的屏障性质的氮化硅或其它介电材料的盖层254a，其形成于励磁绕组224、感测绕组226和补偿绕组228的下部段248正上方。盖层254a中的应力可为压缩性，具有50兆帕(MPa)到200MPa的量值。

[0035] 在这个实例中，下部隔离层254可包含形成于盖层254a上的基于二氧化硅的介电材料的较低k层254b，归因于比下部隔离层254中的其它层低的介电常数，表示为“较低k”。较低k层254b可为500纳米到1000纳米厚，且可使用原硅酸四乙酯(TEOS)通过等离子体增强化学气相沉积(PECVD)工艺来形成。较低k层254b可具有3.0到3.9的介电常数，其有利地减小后续形成的磁芯与励磁绕组224、感测绕组226和补偿绕组228的下部段248之间的电容。
下部隔离层254可包含形成于较低k层254b上的基于氮化硅的介电材料的较高应力层254c，归因于比较低k层254b高的压缩应力量值，表示为“较高应力”。举例来说，较高应力层254c可为50纳米到200纳米厚，并且可使用硅烷与氨的组合通过PECVD工艺或使用双(叔丁基-胺基)硅烷(BTBAS)通过PECVD工艺形成。较高应力层254c中的应力可为压缩性，具有50MPa到
200MPa的量值。

[0036] 参看图2D，粘合/势垒结构260的下部层260a形成于下部隔离层254上。举例来说，粘合/势垒结构260的下部层260a可包含10纳米到50纳米的钛或其它耐火金属，其具有到下部隔离层254和后续形成的磁芯的良好粘合和减小过渡金属从磁芯的扩散的屏障性质。可形成(例如，通过溅镀工艺)粘合/势垒结构260的下部层260a以促进到下部隔离层254的粘合。

[0037] 磁芯层堆栈270形成于粘合/势垒结构260的下部层260a上。磁芯层堆栈270可通过交替地溅镀磁性材料的层与电绝缘材料的层以提供用于磁芯的所要的磁性材料厚度来形成。所述磁性材料可包含关于图1A到图1C的磁芯110描述的材料。可选择电绝缘材料以具有到磁性材料的良好粘合力和与磁性材料相当的蚀刻速率以有助于后续芯蚀刻工艺。在使用铁与镍的合金用于磁性材料的这个实例的型式中，可有利地将氮化铝用于电绝缘材料。磁性材料层可足够薄以便抑制在集成磁通门装置200的操作期间的涡电流。举例来说，在使用铁与镍的合金用于磁性材料的这个实例的型式中，每一磁性材料层可具有200纳米到500纳米的厚度。电绝缘材料层为足够厚以便防止在集成磁通门装置200的操作期间由时变磁场诱发的磁性材料层之间的电流流动。举例来说，每一电绝缘材料层可具有5纳米到20纳米的厚度。磁芯层堆栈270的总厚度经选择以提供集成磁通门装置200的所要的分辨率，同时维持与应力控制结构258兼容的可管理应力等级。举例来说，在使用铁与镍的合金用于磁性材料的这个实例的型式中，磁芯层堆叠270的总厚度可为1微米到2微米。磁芯层堆栈270中的磁性材料可在磁性材料层的形成期间在优选方向(例如，平行于后续形成的芯段的宽度且垂直于芯段的长度)上磁化。举例来说，永久磁体或电磁体可在磁性材料层的形成期间提供具有所要的定向的磁场。芯掩模272形成于磁芯层堆栈270上，覆盖用于后续形成的磁芯的区域。芯掩模272可包含通过光刻工艺形成的光阻，且还可包含抗反射层。替代地，芯掩模272可包含使用光阻掩模图案化的硬掩模材料，例如，二氧化硅和/或氮化硅。由芯掩模272覆盖的区域包含用于磁芯的第一芯段和第二芯段的区域。

[0038] 参看图2E，通过芯蚀刻工艺274(在通过芯掩模272暴露的情况下)从图2D的磁芯层堆栈270去除磁性材料和电绝缘材料，以形成磁芯210。芯蚀刻工艺274可为湿式蚀刻(如在图2E中指示)，包括硝酸、乙酸与磷酸的水溶液。可调整酸的浓度以提供磁性材料与电绝缘材料的相当蚀刻速率，和提供到粘合/势垒结构260的下部层260a的蚀刻速率选择性。湿式蚀刻可提供磁芯210上的倾斜边缘，这可有利地减小在磁芯210的侧向边界周围的隔离结构252中的应力。用于芯蚀刻工艺274的其它蚀刻工艺在这个实例的范围内。随后去除芯掩模
272，例如，通过灰化工艺。

[0039] 参看图2F，粘合/势垒结构260的上部层260b形成于磁芯210上。举例来说，上部层260b可包含100纳米到200纳米的钛或其它耐火金属，其具有到磁芯210的具有粘合力，和减少过渡金属从磁芯的扩散的屏障性质。上部层260b可具有与粘合/势垒结构260的下部层
260a类似的组成。可形成粘合/势垒结构260的上部层260b(例如，通过溅镀工艺)以促进到磁芯210的粘合。

[0040] 粘合/势垒掩模276形成于粘合/势垒结构260的上部层260b上，以覆盖磁芯210。粘合/势垒掩模276可包含通过光刻工艺形成的光阻，且可以任选地包含抗反射材料。替代地，粘合/势垒掩模276可包含使用光阻掩模图案化的硬掩模材料，例如，二氧化硅和/或氮化硅。

[0041] 参看图2G，在通过粘合/势垒掩模276暴露的情况下，去除粘合/势垒结构260的上部层260b和下部层260a，以形成粘合/势垒结构260。可去除上部层260b和下部层260a，例如，通过使用氟自由基的反应性离子蚀刻(RIE)工艺。随后去除粘合/势垒掩模276，例如，通过灰化工艺。

[0042] 参看图2H，隔离结构252的上部隔离层256形成于磁芯210和粘合/势垒结构260的上部层260b上。在这个实例中，上部隔离层256可包含基于氮化硅的介电材料的保形较高应力层256a，其形成于粘合/势垒结构260的上部层260b上方。举例来说，较高应力层256a可为200纳米到600纳米厚，且可通过类似于关于图2C描述的用以形成下部隔离层254的较高应力层254c的工艺的工艺来形成。较高应力层256a中的应力可为压缩性，具有50MPa到200MPa的量值。

[0043] 上部隔离层256可包含形成于较高应力层254c上的保形第一较低k层256b。举例来说，第一较低k层256b可为300纳米到700纳米的基于二氧化硅的介电材料，具有100MPa到150MPa的压缩应力。可在350℃到400℃下使用硅烷和氧化亚氮通过化学气相沉积反应来形成第一较低k层256b。

[0044] 上部隔离层256可进一步包含形成于第一较低k层256b上的第二较低k层256c。举例来说，第二较低k层256c可为400纳米到800纳米的基于二氧化硅的介电材料。第二较低k层256c可使用TEOS通过PECVD工艺来形成。在上部隔离层256的后续平坦化后，上部隔离层256中的层的厚度和应力等级经选择以提供所要的压缩应力，这减少了磁芯210中的结构缺陷。

[0045] 参看图21，上部隔离层256可任选地在磁芯210上平坦化。上部隔离层256可按以下操作来平坦化：通过氧化物CMP工艺，或通过将聚合物旋涂于上部隔离层256上以提供平面顶表面的回蚀工艺，接着是以相当速率从上部隔离层256去除聚合材料和材料的等离子体蚀刻工艺(大体上使上部隔离层256平坦化)。在这个实例的一个型式中，可将来自第二较低k层256c的基于二氧化硅的介电材料留在磁芯210上，如图21中所描绘。在另一型式中，可在磁芯210上去除来自第二较低k层256c的所有介电材料。应力控制结构258包括在磁芯210上方和下方的下部隔离层254、粘合/势垒结构260和上部隔离层256。

[0046] 参看图2J，其为跨磁芯210的横截面，绕组导通体掩模278形成于隔离结构252上，所述掩模暴露在补偿绕组228的下部段248上的后续形成的绕组导通体的区域，且覆盖磁芯210。绕组导通体掩模278还暴露在图2J的平面外的在励磁绕组224、感测绕组226和补偿绕组228的下部段248上的多个后续形成的绕组导通体的区域。绕组导通体掩模278可包含例如碳化硅或非晶碳的硬掩模材料。可通过在隔离结构252上形成硬掩模材料的一或多个层和在硬掩模材料的层上形成光阻掩模来形成绕组导通体掩模278。随后蚀刻硬掩模材料的层以暴露隔离结构252，从而形成绕组导通体掩模278。可将光阻掩模留在适当位置，或可在此时点去除。

[0047] 绕组通孔279穿过由绕组导通体掩模278暴露的区域中的隔离结构252形成。使用含氟反应剂气体、烃反应剂气体与载气的组合，通过RIE工艺来形成绕组通孔279。RIE工艺可包含多个步骤，其中反应气体流量、压力和/或功率可取决于包括隔离结构252的层的组成而变化。RIE工艺的每一步骤从部分蚀刻的绕组通孔279的底部去除材料，同时钝化部分蚀刻的绕组通孔279的侧壁以减少侧向蚀刻，且因此形成具有大体上平滑侧壁和最小底切区的绕组通孔279。举例来说，蚀穿基于二氧化硅的材料需要与蚀穿基于氮化硅的材料不同的反应气体流量、压力和/或功率。形成具有直、平滑侧壁的绕组通孔279可有利地改善后续形成的绕组通孔的可靠性。

[0048] 随后，去除绕组导通体掩模278。可通过灰化工艺去除绕组导通体掩模278中的非晶碳和有机材料。绕组导通体掩模278中的碳化硅可通过等离子体蚀刻工艺去除。

[0049] 参看图2K，金属内衬280形成于隔离结构252上，延伸到绕组通孔279内且接触补偿绕组228的下部段248。如关于图2J所描述，形成具有直、平滑侧壁的绕组通孔279可提供在隔离结构252的层之间的边界上具有连续覆盖和大体上均匀厚度的金属内衬280，这可有利地改善后续形成的绕组导通体的可靠性。金属内衬280可具有类似于补偿绕组228的下部段248中的金属内衬266的组成，且可通过与金属内衬266类似的工艺形成。

[0050] 包括铜的填充金属281形成于金属内衬280上，填充绕组通孔279。填充金属281可类似于补偿绕组228的下部段248中的填充金属268形成。

[0051] 参看图2L，从隔离结构252上去除填充金属281和金属内衬280，留下在绕组通孔279中的填充金属281和金属内衬280以在补偿绕组228上形成绕组导通体264。填充金属281和金属内衬280可通过铜CMP工艺来去除。在图2L的平面外同时形成多个绕组导通体，接触励磁绕组224、感测绕组226和补偿绕组228的下部段248。

[0052] 参看图2M，其为沿着如图2A到图21中所展示的芯段的长度的横截面，励磁绕组224、感测绕组226和补偿绕组228的上部段250形成于隔离结构252上。上部段250通过绕组导通体(由图2L的绕组导通体264表示)耦合到励磁绕组224、感测绕组226和补偿绕组228的下部段248。上部段250可类似于下部段248通过如关于图2A和图2B描述的铜金属镶嵌工艺来形成，包含金属内衬282和包括铜的填充金属283。励磁绕组224、感测绕组226和补偿绕组
228的上部段250可形成于穿过介电材料层284的沟槽中。介电材料的额外层和结合衬垫随后形成于上部段250上。在这个实例的另一型式中，包含图2L的绕组导通体264的绕组导通体可通过铜双重镶嵌工艺与励磁绕组224、感测绕组226和补偿绕组228的上部段250同时形成。

[0053] 参看图2N，集成磁通门装置200暴露于磁场，以便在优选定向上对准磁芯210中的磁矩。集成磁通门装置200可与多个类似集成磁通门装置200一起安置于衬底晶片234上。磁场可由永久磁体286(如图2N中所描绘)或由电磁体中的电流提供。含有集成磁通门装置200的实例的衬底晶片234中的多个可同时暴露于磁场。衬底晶片234可在暴露于磁场的同时加热，例如，在300℃到400℃的温度下，这可有利地减少达到磁芯210中的磁矩的所要的对准需要的时间。在集成磁通门装置200的制造期间或在完成制造后，集成磁通门装置200可暴露于磁场。

[0054] 图3是形成集成磁通门装置的实例方法的流程图。所述方法开始于操作300，其为在集成磁通门装置的控制电路的半导体衬底中形成励磁电路、感测电路和补偿电路。励磁电路经形成以被配置成将在高频下的电流提供到励磁绕组，所述电流足以在高频下的每一循环期间在磁芯中产生饱和磁场。感测电路被配置成提供随由耦合到感测电路的感测绕组提供的组合电压差而变的输出信号。补偿电路被配置成将足以在磁芯中产生补偿磁场的电流提供到补偿绕组。

[0055] 所述方法的操作302为在半导体衬底上形成磁芯。磁芯包含磁性材料的两个平行芯段。每一芯段具有足以提供集成磁通门装置的所要的分辨率和线性的体积和内部结构。磁芯可如关于图2D和图2E所描述来形成。

[0056] 操作304为在磁芯上方和下方形成隔离结构，其被配置成实现集成磁通门装置在高频下的操作。可在形成磁芯前形成隔离结构的下部部分，使得将下部部分安置于磁芯下方。隔离结构的上部部分可在形成磁芯后形成，使得将上部部分安置于磁芯上。

[0057] 操作306为在磁芯处形成应力控制结构。应力控制结构可安置于磁芯上方和/或下方，和侧向围绕磁芯安置。可在形成磁芯前形成应力控制结构的第一部分，使得将第一部分安置于磁芯下方。应力控制结构的第一部分可以是隔离结构的下部部分的部分。应力控制结构的第二部分可在形成磁芯后形成，使得将第二部分安置于磁芯上。应力控制结构的第二部分可以是隔离结构的上部部分的部分。

[0058] 操作308为围绕磁芯形成通过隔离结构与磁芯隔离的励磁绕组、感测绕组和补偿绕组。励磁绕组耦合到励磁电路。感测绕组被配置到感测电路。补偿绕组被配置到补偿电路。励磁绕组、感测绕组和补偿绕组的下部段可在形成隔离结构的下部部分前形成。励磁绕组、感测绕组和补偿绕组的上部段可在形成隔离结构的上部部分后形成。上部段通过形成于下部段后且上部段前的绕组导通体耦合到对应下部段。

[0059] 操作310为在优选定向上对准磁芯中的磁矩。

[0060] 操作312为使用通过补偿绕组的电流测试集成磁通门装置以施加测试磁场。使用补偿绕组施加测试磁场实现使用用于集成电路的常规测试装备测试集成磁通门装置，而不需要单独的磁场产生设备来产生测试磁场，从而有利地减少集成磁通门装置的测试成本。

[0061] 图4A到图4L是描绘另一实例形成方法的集成磁通门装置的横截面。参看图4A，其为沿着磁芯的芯段的长度的横截面，集成磁通门装置400具有控制电路402，所述控制电路具有包括半导体材料的衬底434，和具有侧向隔离有源组件432的场氧化物436的元件。具有接点438、金属线440和导通体442的控制电路402的介电层堆栈444形成于有源组件432上。具有低于二氧化硅的蚀刻速率的包括氮化硅或其它介电材料的盖层487可包含于介电层堆栈444的顶表面处。

[0062] 在这个实例中，励磁绕组424、感测绕组426和补偿绕组428的下部段448是通过铜遮蔽镀覆工艺形成。电镀晶种层466形成于介电层堆栈444上，在盖层487上，且接触延伸穿过盖层487的导通体442。电镀晶种层466可包含在盖层487上的包括钛的粘合层和在电镀晶种层466的顶表面处的铜层。粘合层和铜层可通过依序溅镀工艺来形成。电镀掩模488形成于电镀晶种层466上，暴露励磁绕组424、感测绕组426和补偿绕组428的下部段448的区域。电镀掩模488可包含通过光刻工艺形成的例如光阻的感光性有机聚合物。镀覆掩模488的厚度可至少与下部段448的所要的厚度一样厚。

[0063] 参看图4B，通过将铜电镀于由镀覆掩模488暴露的区域中的镀覆晶种层466上，使铜填充金属468形成于励磁绕组424、感测绕组426和补偿绕组428的下部段448中。镀覆晶种层466提供用于镀覆下部段448中的每一个中的填充金属468的共同电极。填充金属468可最接近镀覆掩模488的顶表面延伸，这可有利地界定下部段448的侧向边界。

[0064] 参看图4C，去除图4B的镀覆掩模488，在镀覆晶种层466上留下励磁绕组424、感测绕组426和补偿绕组428的下部段448。可去除镀覆掩模488，例如，通过使用溶剂与有机酸的混合物的湿式工艺。替代地，镀覆掩模488可通过使用氧自由基的干式工艺(例如，臭氧蚀刻工艺或下游灰化工艺)来去除。可使用湿式蚀刻与干式蚀刻的组合去除镀覆掩模488。

[0065] 参看图4D，从励磁绕组424、感测绕组426和补偿绕组428的下部段448的电镀铜部分外的区域去除镀覆晶种层466，从而在下部段448中的每一个中的填充金属468正下方留下镀覆晶种层466。可去除镀覆晶种层466，例如，通过计时的湿式蚀刻工艺。励磁绕组424、感测绕组426和补偿绕组428的下部段448包含电镀铜填充金属468和镀覆晶种层466。

[0066] 图4E和图4F描绘沿着两个不同横截面平面的在同一操作时的集成磁通门装置400。参看图4E，其为沿着磁芯的长度的横截面，隔离结构452的下部隔离层454形成于励磁绕组424、感测绕组426和补偿绕组428的下部段448上，延伸到下部段448之间的空间内。在这个实例中，下部隔离层454可包括有机聚合物，例如，感光性聚酰亚胺、感光性环氧树脂或感光性硅酮。通过旋涂溶解于溶剂中的光可成像有机聚合物的溶液，接着烘烤以去除溶剂的至少一部分来形成下部隔离层454。下部隔离层454随后曝露于来自光刻印刷机的适当紫外光，且被显影，以形成绕组导通体的下部部分，其中的一个展示于以下图4F中。然后烘烤下部隔离层454以提供下部隔离层454的所要的化学稳定性和机械性质。旋涂工艺有利地在下部段448上提供下部隔离层454的大体上平面顶表面，同时提供下部段448之间的空间的良好填充特性。举例来说，下部隔离层454在下部段448上可为500纳米到3微米厚。500纳米的有机聚合物足以提供对于后续形成的磁芯的隔离和应力控制。

[0067] 参看图4F，其为跨磁芯且穿过绕组导通体的横截面，当下部隔离层454曝露于来自光刻印刷机的紫外光(如关于图4E所描述)时，在下部隔离层454的光可成像有机聚合物中图案化下部通孔479a。当如关于图4E所描述显影下部隔离层454时，形成下部通孔479a，从而暴露补偿绕组428的下部段448。

[0068] 替代地，用于下部隔离层454的有机聚合物可为不感光的，且下部通孔479a可通过遮蔽的蚀刻工艺(例如，使用氧自由基的RIE工艺)来形成。不感光有机聚合物可提供用于对于后续形成的磁芯的隔离和应力控制的更合乎需要的材料性质。

[0069] 与下部通孔479a同时形成多个下部绕组通孔，其中的每一个暴露励磁绕组424、感测绕组426和补偿绕组428的对应的下部段448。励磁绕组424所述感测绕组426的下部段448在图4F的平面之外。

[0070] 参看图4G，下部绕组导通体464形成于下部通孔479a中，接触补偿绕组428的下部段448。在这个实例中，下部绕组导通体464是通过铜遮蔽的镀覆工艺形成，其中镀覆晶种层464a在下部通孔479a的侧壁和底部上，且铜填充金属464b通过电镀工艺形成于镀覆晶种层
464a上，类似于关于图4A到图4D描述的形成下部段448的工艺。

[0071] 参看图4H，其为沿着如图4A到图4E中展示的芯段的长度的横截面，磁芯410形成于下部隔离层454上。磁芯410可通过溅镀交替的磁性材料层与电绝缘材料层(如关于图2D所描述)接着遮蔽和蚀刻(如关于图2E所描述)来形成。包括下部层460a和/或上部层460b的粘合/势垒结构460可分别形成于磁芯410上方和/或下方。下部层460a和上部层460b可包含钛，其促进粘合且提供对从磁性材料层的金属扩散的有效屏障。在这个实例中，可在形成交替的磁性材料层与电绝缘材料层之前形成下部层460a，且在遮蔽和蚀刻工艺前，上部层460b可形成于交替的磁性材料层与电绝缘材料层上，使得将下部层460a和所述上部层460b与磁芯410一起图案化。

[0072] 隔离结构452的上部隔离层456形成于磁芯410上。在这个实例中，上部隔离层456也可包括光可成像有机聚合物，且可具有类似于下部隔离层454的组成。上部隔离层456还可通过与下部隔离层454类似的工艺形成，包含被曝露和显形以形成绕组导通体的上部部分，所述绕组导通体中的一个展示于以下图4I中。举例来说，上部隔离层456可在磁芯410上具有500纳米到5微米的厚度。500纳米的有机聚合物足以提供对于后续形成的磁芯的隔离和应力控制。

[0073] 应力控制结构458包括下部隔离层454和上部隔离层456的最接近磁芯410的至少一部分。应力控制结构458也可包括粘合/势垒结构460的下部层460a和上部层460b。在这个实例中，应力控制结构458提供柔性结构，其可实现磁芯410的膨胀和收缩，而不产生磁芯410的磁性材料中的结构缺陷，从而有利地维持磁芯410中的低等级磁噪声。

[0074] 参看图4I，其为跨磁芯410且穿过下部绕组导通体464(如图4F和图4G中所展示)的横截面，当如关于图4H所描述暴露上部隔离层456时，在上部隔离层456的光可成像有机聚合物中图案化上部通孔479b。当上部隔离层456如关于图4H所描述显影时，形成上部通孔479b，从而暴露下部绕组导通体464。多个上部绕组通孔与上部通孔479b同时形成，所述上部通孔中的每一个暴露对应的下部绕组导通体。替代地，上部隔离层456可包括不感光有机聚合物，如关于图4F所描述，其中上部通孔479b通过另一遮蔽蚀刻工艺形成。

[0075] 参看图4J，其为沿着如图4H中所展示的芯段的长度的横截面，励磁绕组424、感测绕组426和补偿绕组428的上部段450形成于隔离结构452的上部隔离层456上。上部段450可通过铜遮蔽镀覆工艺形成(如关于图4A到图4D所描述)，使得每一上部段450包含镀覆晶种层482和电镀铜的填充金属483。上部段450可具有类似于下部段448的厚度。图4J展示在已去除用以形成上部段450的镀覆掩模后的集成磁通门装置400。

[0076] 参看图4K，其为跨磁芯410且穿过下部绕组导通体464(如图4I中所展示)的横截面，补偿绕组428的上部段450延伸到上部通孔479b内，因此形成进行与下部绕组导通体464的接触的上部绕组导通体485。补偿绕组428的镀覆晶种层466延伸到上部通孔479b的侧壁上且到下部绕组导通体464上，如图4K中所描绘。铜填充金属468填充镀覆晶种层466上的上部通孔479b。与上部通孔479b同时形成的多个上部通孔类似地填充有励磁绕组424、感测绕组426和补偿绕组428的剩余上部段450，其在图4K的平面之外，以形成对应的上部绕组通孔。因此，上部段450中的每一个通过上部绕组导通体中的一个和下部绕组导通体中的一个耦合到对应下部段448。

[0077] 参看图4L，顶部介电层462形成于励磁绕组424、感测绕组426和补偿绕组428的上部段450的上部段450上。在这个实例中，顶部介电层462也可包括光可成像有机聚合物，且可具有类似于上部隔离层456的组成。顶部介电层462可延伸到上部段450之间的空间内，且因此提供针对上部段450的侧向隔离。顶部介电层462还可通过与上部隔离层456类似的工艺形成，包含被曝露和显影以形成用于结合衬垫的开口。举例来说，顶部介电层462可在上部段450上具有3微米到5微米的厚度。

[0078] 图5A和图5B是描绘励磁绕组、感测绕组和补偿绕组的替代性配置的另一实例集成磁通门装置的俯视图。参看图5A，集成磁通门装置500包含控制电路502，例如，关于图1A到图1C所描述。磁芯的第一芯段512安置于控制电路502上。励磁绕组524、感测绕组和补偿绕组围绕第一芯段512盘绕。感测绕组和补偿绕组未在图5A中展示，以更清晰地展示励磁绕组524的盘绕配置。类似地，围绕第一芯段512的介电层未在图5A中展示以避免混淆励磁绕组
524的盘绕配置。励磁绕组524包含安置于第一芯段512下的下部段548和安置于第一芯段
512上的上部段550。下部段548耦合到上部段550，例如，通过绕组导通体564。在这个实例中，上部段550的安置于第一芯段512正上方的部分垂直于第一芯段512的侧边缘589。类似地，下部段548的安置于第一芯段512正下方的部分垂直于第一芯段512的侧边缘589。下部段548具有在安置于第一芯段512正下方的部分外的对角线部分，且上部段550具有在安置于第一芯段512正上方的部分外的对角线部分，以便在绕组导通体564处相交。将励磁绕组
524配置为垂直于第一芯段512的侧边缘589可有利地配置励磁绕组524以在集成磁通门装置500的操作期间提供第一芯段512中更均匀的磁场。励磁绕组524在磁芯的第二芯段周围可具有类似的垂直线圈配置，从而增加类似优点。

[0079] 图5B是集成磁通门装置500的俯视图，展示各自具有在第一芯段512上的类似的垂直线圈配置的励磁绕组524、感测绕组526和补偿绕组528的上部段550。励磁绕组524、感测绕组526和补偿绕组528的下部段在第一芯段512下也具有类似垂直线圈配置。将感测绕组526配置为垂直于第一芯段512的侧边缘589可有利地配置感测绕组526以在集成磁通门装置500的操作期间提供更准确且线性的输出信号。将补偿绕组528配置为垂直于第一芯段
512的侧边缘589可配置补偿绕组528以在集成磁通门装置500的操作期间提供第一芯段512中的更均匀的补偿磁场，由此有利地使集成磁通门装置500能够更靠近所要的操作点操作。
感测绕组526和补偿绕组528可具有围绕磁芯的第二芯段的类似垂直线圈配置，从而增加类似优势。

[0080] 图6是再一实例集成磁通门装置的横截面。集成磁通门装置600包含安置于下部隔离层654上且在上部隔离层656下的磁芯610。下部隔离层654和上部隔离层656为将磁芯610与励磁绕组624、感测绕组626和补偿绕组628的下部段648和上部段650隔离的隔离结构652的部分。举例来说，下部隔离层654和上部隔离层656可具有本文中描述的结构中的任一个。下部段648可安置于下部介电结构644(例如，若干介电材料子层)中。上部段650可安置于上部介电结构684中，所述上部介电结构也可包含若干介电材料层。

[0081] 在这个实例中，下部段648安置于下部介电结构644中的多于一个金属化层面中。举例来说，励磁绕组624的下部段648可安置于第一金属化层面中，且感测绕组626和补偿绕组628的下部段648可安置于第二金属化层面中，在第一金属化层面上方，如图6中所描绘。
类似地，在这个实例中，上部段650安置于上部介电结构684中的多于一个金属化层面中。举例来说，励磁绕组624的上部段650可安置于第三金属化层面中，且感测绕组626和补偿绕组
628的上部段650可安置于第四金属化层面中，在第三金属化层面下方，如图6中所描绘。举例来说，下部段648和上部段650可具有铜镶嵌结构或铜遮蔽镀覆结构，如本文中所描述。替代地，下部段648和上部段650可具有另一结构，例如，蚀刻铝结构。在这个实例的另一型式中，励磁绕组624和补偿绕组628两者的上部段650都可安置在多于一个金属化层面中，且类似地，对于励磁绕组624和补偿绕组628两者的下部段648。在多个金属化层面中的励磁绕组
624、感测绕组626和补偿绕组628的下部段648和上部段650的其它配置在这个实例的范围内。

[0082] 将下部段648安置在多于一个金属化层面中可实现用于下部段648的较宽金属线，因此减小励磁绕组624、感测绕组626和补偿绕组628的欧姆电阻，从而有利地减小在集成磁通门装置600的操作期间的功率消耗。并且，将下部段648安置于多于一个金属化层面中可在形成励磁绕组624、感测绕组626和补偿绕组628过程中提供较大工艺宽容度，可能包含使用铝金属化。另外，将下部段648安置于多于一个金属化层面中可实现较大磁芯610，这可有利地提供用于集成磁通门装置600的改善的分辨率。将上部段650安置于多于一个金属化层面中可增加相同优势。

[0083] 在权利要求书的范围内，对所描述实施例的修改是可能的，并且其它实施例是可能的。

标题	发布/更新时间	阅读量
等离子体增强化学气相沉积装置	2020-05-12	251
等离子体增强化学气相沉积系统中的压差控制	2020-05-15	454
等离子体增强化学气相沉积装置	2020-05-12	163
结晶锗的等离子体增强化学气相沉积	2020-05-11	792
含硅膜的等离子体增强周期化学气相沉积	2020-05-13	300
等离子体增强化学气相沉积方法	2020-05-12	965
太阳电池的增强等离子体化学气相沉积工艺	2020-05-14	533
大面积平板式等离子体增强化学气相沉积系统	2020-05-14	448
等离子体增强化学气相沉积装置	2020-05-12	912
等离子体增强化学气相沉积装置	2020-05-11	864

集成磁通门磁性传感器

集成磁通门磁性传感器

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：