相变存储器及其形成方法、相变存储器阵列
阅读：332发布：2023-02-15
专利汇可以提供相变存储器及其形成方法、相变存储器阵列专利检索，专利查询，专利分析的服务。并且一种 相变 存储器 及其形成方法、相变存储器阵列，其中所述相变存储器的形成方法包括：提供 半导体 衬底，位于所述半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形 电极 ；形成 覆盖 部分所述环形电极的阻挡层；形成覆盖部分所述阻挡层和部分所述环形电极的第二介质层，所述第二介质层的厚度大于所述阻挡层的厚度，且所述第二介质层的 侧壁 与所述环形电极的顶表面具有唯一 接触 线；形成 相变材料 层；回 刻蚀 所述相变材料层直至暴露出所述环形电极的顶表面为止，位于所述第二介质层侧壁表面的相变材料层构成相变层。本 发明 的相变存储器操作功耗低。，下面是相变存储器及其形成方法、相变存储器阵列专利的具体信息内容。
1.一种相变存储器的形成方法，其特征在于，包括：
提供半导体衬底，位于所述半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；
形成覆盖部分所述环形电极的阻挡层；
形成覆盖部分所述阻挡层和部分所述环形电极的第二介质层，所述第二介质层的厚度大于所述阻挡层的厚度，且所述第二介质层的侧壁与所述环形电极的顶表面具有唯一接触线；
形成相变材料层，所述相变材料层覆盖所述第一介质层、所述环形电极、以及所述第二介质层的顶表面和侧壁；
回刻蚀所述相变材料层直至暴露出所述环形电极的顶表面为止，位于所述第二介质层侧壁表面的相变材料层构成相变层。
2.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括在形成相变材料层后，在所述相变材料层上形成接触金属层，且在回刻蚀所述相变材料层的同时，回刻蚀所述接触金属层。
3.如权利要求2所述的相变存储器的形成方法，其特征在于，所述接触金属层的材料为氮化钛。
4.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括在所述半导体衬底内形成下电极，所述下电极与所述环形电极电学连接。
5.如权利要求4所述的相变存储器的形成方法，其特征在于，所述环形电极的形成方法包括：
在所述半导体衬底表面形成第三介质层；
刻蚀所述第三介质层，形成第一开口，所述第一开口暴露出所述下电极的顶表面；
形成环形电极材料层，所述环形电极材料层覆盖所述第一开口的底部和侧壁、以及所述第三介质层的顶表面；
形成覆盖所述环形电极材料层的第四介质层，所述第四介质层填充满第一开口；
化学机械抛光所述第四介质层和所述环形电极材料层，直至暴露出所述第三介质层的顶表面，所述第一开口底部和侧壁表面剩余的环形电极材料层构成环形电极，所述第三介质层和剩余第四介质层构成第一介质层。
6.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括：回刻蚀所述相变材料层后，形成覆盖所述第一介质层、环形电极、阻挡层、相变层和第二介质层的第五介质材料层；化学机械抛光所述第五介质材料层直至暴露出所述相变层的顶表面，形成第五介质层。
7.如权利要求6所述的相变存储器的形成方法，其特征在于，还包括在形成第五介质层后，在所述第五介质层上形成上电极，所述上电极与所述相变层电学连接。
8.如权利要求1所述的相变存储器的形成方法，其特征在于，所述第二介质层为氧化硅层和氮化硅层的堆叠结构，所述氧化硅层位于所述氮化硅层之上。
9.如权利要求1所述的相变存储器的形成方法，其特征在于，形成所述相变材料层的工艺为物理气相沉积或者化学气相沉积。
10.如权利要求1所述的相变存储器的形成方法，其特征在于，所述相变材料层为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
11.一种相变存储器，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有第一介质层；
位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；
位于所述第一介质层上，且覆盖部分所述环形电极的阻挡层；
位于所述第一介质层上，且覆盖部分所述阻挡层和部分所述环形电极的第二介质层，所述第二介质层的厚度大于所述阻挡层的厚度，且所述第二介质层的侧壁与所述环形电极的顶表面具有唯一接触线；
位于所述第二介质层侧壁表面的相变层，所述相变层与所述环形电极接触。
12.如权利要求11所述的相变存储器，其特征在于，还包括位于所述相变层侧壁表面的接触金属层，所述接触金属层的材料为氮化钛。
13.如权利要求11所述的相变存储器，其特征在于，还包括位于所述半导体衬底内的下电极，所述下电极与所述环形电极电学连接。
14.如权利要求11所述的相变存储器，其特征在于，还包括位于所述第一介质层、环形电极、阻挡层和相变层上的第五介质层，所述第五介质层的顶表面与所述相变层的顶表面齐平。
15.如权利要求14所述的相变存储器，其特征在于，还包括位于所述第五介质层上的上电极，所述上电极与所述相变层电学连接。
16.如权利要求11所述的相变存储器，其特征在于，所述相变层的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
17.一种相变存储器阵列，其特征在于，包括：若干如权利要求11至16中任一项所述的相变存储器，所述相变存储器呈行列分布，其中每相邻两行的相变存储器共用同一阻挡层，每相邻两列的相变存储器共用同一第二介质层和同一上电极。
相变存储器及其形成方法、相变存储器阵列
技术领域
背景技术
[0002] 随着信息技术的发展，特别是手机和其他便携式电子设备的普及，非易失性存储芯片应用已经渗透到现代人类生活的方方面面。闪存（Flash Memory）作为一种典型的非易失性存储器在过去的十数年间得到了长足的发展，但在半导体技术进入22nm节点后，基于浮栅存储电荷的闪存技术在尺寸缩小方面遇到了困难。此时，相变存储器（PCM：Phase Change Memory）技术由于其在单元面积、读写速度、读写次数和数据保持时间等诸多方面相对于闪存技术具有较大的优越性，成为了目前非挥发性存储器研究的热点。
[0003] 请参考图1，图1示出了现有技术的一种相变存储器的剖面结构示意图，包括：半导体衬底100，所述半导体衬底100内包含半导体器件、金属互联结构以及隔离结构；位于所述半导体衬底100内的下电极101，所述下电极101的表面与所述半导体衬底100的表面齐平，所述下电极101与半导体衬底100内的半导体器件或金属互联结构电学连接；位于所述半导体衬底100上的第一介质层102；位于所述第一介质层102内的小电极103，所述小电极103与所述下电极101电学连接，所述小电极103的横截面积小于所述下电极101的横截面积，所述小电极103的表面与所述第一介质层102的表面齐平；位于所述小电极103上的相变材料层105；位于所述相变材料层105上的过渡金属层106，所述过渡金属层106起到粘合和隔热的作用；位于所述过渡金属层106上的上电极107，所述上电极107与外部电路连接；包覆所述相变材料层105、所述过渡金属层106和所述上电极107的第二介质层104，所述第二介质层104的表面与所述上电极107的表面齐平。
[0004] 在相变存储器工作过程中通过半导体衬底100内的半导体器件供电，电流流经下电极101、小电极103、相变材料层105、过渡金属层106和上电极107的过程中产生焦耳热，对相变材料层105加热，促使位于所述小电极103顶部周围的相变材料发生相变，在晶态和非晶态之间转变。相变存储器就是利用相变材料的晶态和非晶态电阻值来记录信息。
发明内容
[0006] 本发明技术方案解决的问题是现有技术的相变存储器功耗高。
[0007] 为解决上述问题，本发明技术方案提供了一种相变存储器的形成方法，包括：提供半导体衬底，位于所述半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；形成覆盖部分所述环形电极的阻挡层；形成覆盖部分所述阻挡层和部分所述环形电极的第二介质层，所述第二介质层的厚度大于所述阻挡层的厚度，且所述第二介质层的侧壁与所述环形电极的顶表面具有唯一接触线；形成相变材料层，所述相变材料层覆盖所述第一介质层、所述环形电极、以及所述第二介质层的顶表面和侧壁；回刻蚀所述相变材料层直至暴露出所述环形电极的顶表面为止，位于所述第二介质层侧壁表面的相变材料层构成相变层。
[0008] 可选的，还包括在形成相变材料层后，在所述相变材料层上形成接触金属层，且在回刻蚀所述相变材料层的同时，回刻蚀所述接触金属层。
[0009] 可选的，所述接触金属层的材料为氮化钛。
[0010] 可选的，还包括在所述半导体衬底内形成下电极，所述下电极与所述环形电极电学连接。
[0011] 可选的，所述环形电极的形成方法包括：在所述半导体衬底表面形成第三介质层；刻蚀所述第三介质层，形成第一开口，所述第一开口暴露出所述下电极的顶表面；形成环形电极材料层，所述环形电极材料层覆盖所述第一开口的底部和侧壁、以及所述第三介质层的顶表面；形成覆盖所述环形电极材料层的第四介质层，所述第四介质层填充满第一开口；
化学机械抛光所述第四介质层和所述环形电极材料层，直至暴露出所述第三介质层的顶表面，所述第一开口底部和侧壁表面剩余的环形电极材料层构成环形电极，所述第三介质层和剩余第四介质层构成第一介质层。
化学机械抛光所述第四介质层和所述环形电极材料层，直至暴露出所述第三介质层的顶表面，所述第一开口底部和侧壁表面剩余的环形电极材料层构成环形电极，所述第三介质层和剩余第四介质层构成第一介质层。
[0012] 可选的，还包括：回刻蚀所述相变材料层后，形成覆盖所述第一介质层、环形电极、阻挡层、相变层和第二介质层的第五介质材料层；化学机械抛光所述第五介质材料层直至暴露出所述相变层的顶表面，形成第五介质层。
[0013] 可选的，还包括在形成第五介质层后，在所述第五介质层上形成上电极，所述上电极与所述相变层电学连接。
[0017] 对应的，本发明还提供一种相变存储器，包括：半导体衬底，所述半导体衬底表面具有第一介质层；位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；位于所述第一介质层上，且覆盖部分所述环形电极的阻挡层；位于所述第一介质层上，且覆盖部分所述阻挡层和部分所述环形电极的第二介质层，所述第二介质层的厚度大于所述阻挡层的厚度，且所述第二介质层的侧壁与所述环形电极的顶表面具有唯一接触线；位于所述第二介质层侧壁表面的相变层，所述相变层与所述环形电极接触。
[0018] 可选的，还包括位于所述相变层侧壁表面的接触金属层，所述接触金属层的材料为氮化钛。
[0019] 可选的，还包括位于所述半导体衬底内的下电极，所述下电极与所述环形电极电学连接。
[0020] 可选的，还包括位于所述第一介质层、环形电极、阻挡层和相变层上的第五介质层，所述第五介质层的顶表面与所述相变层的顶表面齐平。
[0021] 可选的，还包括位于所述第五介质层上的上电极，所述上电极与所述相变层电学连接。
[0022] 可选的，所述相变层的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
[0023] 对应的，本发明还提供一种相变存储器阵列，包括：若干上述的相变存储器，所述相变存储器呈行列分布，其中每相邻两行的相变存储器共用同一阻挡层，每相邻两列的相变存储器共用同一第二介质层和同一上电极。
[0024] 与现有技术相比，本发明技术方案具有以下优点：
[0025] 本发明实施例的相变存储器的形成过程中，首先在环形电极上形成阻挡层；再形成第二介质层，所述第二介质层覆盖部分所述阻挡层和部分所述环形电极，且所述第二介质层的侧壁与所述环形电极的顶表面具有唯一接触线，确保了后续通过侧墙刻蚀工艺在所述第二介质层侧壁表面形成的相变层与所述环形电极的接触面唯一。由于所述相变层的宽度可以通过沉积相变材料层的厚度控制，可以获得小于现有光刻工艺所能达到的最小尺寸，进而减小了相变层与所述环形电极的接触面积、减小了相变过程中发生相变的相变材料的体积，达到了降低相变存储器操作功耗的目的。
[0026] 进一步的，本发明实施例中，所述环形电极的侧部的宽度也可以通过控制沉积环形电极材料层的厚度来调节，可以获得较小的尺寸。后续形成相变层后，所述相变层和环形电极的接触面积由所述环形电极侧部的宽度和所述相变层的宽度来决定，使所述接触面积更小，相变存储器的操作功耗更低。
[0027] 本发明实施例的相变存储器采用上述相变存储器的形成方法所形成，也具有低功耗的优点。本发明实施例的相变存储器阵列通过将上述相变存储器行列排布，每相邻两行的相变存储器共用同一阻挡层，每相邻两列的相变存储器共用同一第二介质层和同一上电极。可以降低相变存储器阵列形成过程中阻挡层、第二介质层和上电极的工艺复杂度。附图说明
[0028] 图1是现有技术的相变存储器的剖面结构示意图；
[0029] 图2至图14是本发明实施例的相变存储器的形成过程的结构示意图；
[0030] 图15是本发明实施例的相变存储器阵列的结构示意图。
具体实施方式
[0031] 由背景技术可知，现有技术中相变存储器操作过程中需要较大的电流，造成相变存储器功耗高。
[0032] 本发明的发明人通过研究现有技术形成相变存储器的方法，请继续参考图1，发现现有技术中，相变材料层105位于所述小电极103上，相变材料层105与所述小电极103的接触面积完全由小电极103的尺寸决定。在相变存储器工作过程中，相变材料层105中的相变区域，即在晶态和非晶态之间发生转变的相变材料的区域大小决定了相变存储器操作功耗的大小。但现有技术形成相变存储器的过程受限于光刻工艺，小电极103的尺寸仍然较大，小电极103和相变材料层105的接触面积较大，导致相变存储器工作过程中相变区域大，相变存储器的功耗过高。
[0033] 基于以上研究，本发明技术方案提出了一种相变存储器的形成方法，首先在环形电极上形成阻挡层，再形成第二介质层，所述第二介质层覆盖部分所述阻挡层和部分所述环形电极，接着通过侧墙刻蚀（Spacer Etch）工艺在所述第二介质层侧壁表面形成相变层，由于所述第二介质层的侧壁与所述环形电极的顶表面具有唯一接触线，因此所述相变层与所述环形电极的接触面也唯一，而所述相变层的宽度可以通过控制所述相变材料层的厚度，获得小于现有光刻工艺所能达到的最小尺寸，降低了相变层与环形电极的接触面积，降低了相变过程中发生相变的相变材料的体积，降低了相变存储器的操作功耗。
[0034] 下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
[0035] 图2至图14是本发明实施例的相变存储器的形成过程的结构示意图。
[0036] 请参考图2，提供半导体衬底200，在所述半导体衬底200内形成下电极201，所述下电极201的表面与所述半导体衬底200的表面齐平。
[0037] 所述半导体衬底200可以是单晶硅或者单晶锗衬底，所述半导体衬底200也可以是硅锗、砷化镓或绝缘体上硅衬底（SOI）衬底。所述半导体衬底200内形成有半导体器件、金属互联结构以及隔离结构。本实施例中，所述半导体衬底200为单晶硅衬底，且所述半导体衬底200表面具有绝缘层（未示出），通过刻蚀所述绝缘层，形成与所述半导体器件或者金属互联结构对应的通孔，在所述通孔内沉积导电材料形成下电极201。所述半导体衬底200内的半导体器件或者金属互联结构与所述下电极201电学连接，并通过下电极201向后续形成的相变存储器提供电压或者电流。本实施例中，所述下电极201的材料可以为钨、铜、铝或掺杂硅材料。
[0038] 请参考图3，在所述半导体衬底200表面形成第三介质层202，刻蚀所述第三介质层202，形成第一开口203，所述第一开口203暴露出所述下电极201的顶表面。
[0039] 具体的，采用化学气相沉积（CVD）或者物理气相沉积（PVD）的工艺在所述半导体衬底200上形成第三介质层202，所述第三介质层202的材料为氧化硅、氮化硅或者氮氧化硅。本实施例中，所述第三介质层202的材料为氧化硅。在所述第三介质层202上形成第一光刻胶图形（未图示），以所述第一光刻胶图形为掩膜刻蚀所述第三介质层202，直至暴露出所述半导体衬底200表面与所述下电极201表面，形成第一开口203，去除所述第一光刻胶图形。
[0040] 请参考图4，形成环形电极材料层214，所述环形电极材料层214覆盖所述第一开口203（参考图3）的底部和侧壁、以及所述第三介质层202的顶表面；形成覆盖所述环形电极材料层214的第四介质层205，所述第四介质层205填充满第一开口203。
[0041] 具体的，采用化学气相沉积、物理气相沉积或者原子层沉积的工艺形成环形电极材料层214，所述环形电极材料层214的厚度小于所述第一开口203的深度，所述环形电极材料层214覆盖所述第一开口203的底部和侧壁，以及所述第三介质层202的顶表面。本实施例中，所述环形电极材料层214的材料可以为氮化钛、钛、钨、铜或者铝。接着，采用物理气相沉积或者化学气相沉积的工艺形成覆盖所述环形电极材料层214的第四介质层205，所述第四介质层205填充满所述第一开口203。所述第四介质层205的材料与所述第三介质层202的材料相同，本实施例中，所述第四介质层205的材料为氧化硅。
[0042] 请参考图5和图6，图6为图5的的俯视图，化学机械抛光（CMP）所述第四介质层205和所述环形电极材料层214（参考图4），直至暴露出所述第三介质层202的顶表面，所述第一开口底部和侧壁表面剩余的环形电极材料层214构成环形电极204，所述第三介质层202和剩余第四介质层205构成第一介质层206。
[0043] 采用化学机械抛光所述第四介质层205和所述环形电极材料层214后，剩余环形电极材料层214构成环形电极204，剩余第四介质层205和所述第三介质层202共同构成第一介质层206。所述环形电极204具有底部和侧部，所述环形电极204的底部与所述下电极201电学连接，所述环形电极204位于所述第一介质层206内，所述环形电极204的上表面与所述第一介质层206的顶表面齐平。
[0044] 需要说明的是，所述环形电极204的侧部宽度为所述环形电极材料层214的厚度，而所述环形电极材料层214的厚度可以通过形成环形电极材料层214的工艺来控制，例如通过控制物理气相沉积或者化学气相沉积的工艺参数和沉积时间来确定环形电极材料层214的厚度，特别是采用原子层沉积工艺形成所述环形电极材料层214时，可以比较容易的将其厚度控制在纳米量级，远小于现有光刻工艺所能达到的最小尺寸。后续形成相变层后，所述环形电极204和相变层的接触面也远小于现有光刻工艺所能达到的最小尺寸，可以降低相变存储器操作过程中的功耗。所述环形电极204的侧部沿半导体衬底平面方向的剖面形状为矩形环、正方形环、圆环或不规则图形环。本实施例中，所述环形电极204沿半导体衬底平面方向的剖面形状为矩形环。
[0045] 请参考图7，图7为在图6的基础上继续形成相变存储器，形成覆盖部分所述环形电极204的阻挡层207。
[0046] 采用化学气相沉积或者物理气相沉积的工艺在所述第一介质层206上沉积阻挡材料层（未图示），所述阻挡材料层覆盖所述环形电极207，所述阻挡材料层的材料为氧化硅、氮化硅或者氮氧化硅。在所述阻挡材料层上形成第二光刻胶图形（未图示），以所述第二光刻胶图形为掩膜刻蚀所述阻挡材料层，直至暴露出所述第一介质层206，去除所述第二光刻胶图形，剩余阻挡材料层构成阻挡层207。由于所述阻挡层207覆盖部分所述环形电极204，后续形成第二介质层后，被所述阻挡层207覆盖的部分环形电极204与所述第二介质层隔离，使所述第二介质层的侧壁与所述环形电极204的顶表面具有唯一接触线，后续在所述第二介质层的侧壁表面形成相变层后，所述相变层与所述环形电极的接触面也唯一。
[0047] 请参考图8、图9和图10，其中图9为图8沿AA1方向的剖面示意图，图10为图8沿BB1方向的剖面示意图。形成覆盖部分所述阻挡层207和部分所述环形电极204的第二介质层208，所述第二介质层208的厚度大于所述阻挡层207的厚度，且所述第二介质层208的侧壁与所述环形电极204的顶表面具有唯一接触线。
[0048] 采用化学气相沉积或者物理气相沉积的工艺在所述第一介质层206、环形电极204和阻挡层207上沉积第二介质材料层（未图示）；在所述第二介质材料层上形成第三光刻胶图形（未图示），所述第三光刻胶图形与待形成第二介质层位置对应；以所述第三光刻胶图形为掩膜刻蚀所述第二介质材料层，直至暴露出部分第一介质层206、部分环形电极204和部分阻挡层207，去除所述第三光刻胶图形，剩余第二介质材料层构成第二介质层208。
本实施例中，所述第二介质材料层为氧化硅和氮化硅层的堆叠结构，所述氧化硅层位于所述氮化硅层之上。在第二介质材料层刻蚀过程中，首先以所述氮化硅层作为刻蚀停止层，采用干法刻蚀工艺刻蚀所述氧化硅层，再改变刻蚀参数，如采用湿法刻蚀去除所述氮化硅层，可以减小第二介质材料层刻蚀过程中，对所述环形电极204的损伤。
本实施例中，所述第二介质材料层为氧化硅和氮化硅层的堆叠结构，所述氧化硅层位于所述氮化硅层之上。在第二介质材料层刻蚀过程中，首先以所述氮化硅层作为刻蚀停止层，采用干法刻蚀工艺刻蚀所述氧化硅层，再改变刻蚀参数，如采用湿法刻蚀去除所述氮化硅层，可以减小第二介质材料层刻蚀过程中，对所述环形电极204的损伤。
[0049] 请继续参考图9，由于所述阻挡层207的存在，使被所述阻挡层207覆盖的环形电极204与所述阻挡层208相隔离，因此，在形成所述第二介质层208后，所述第二介质层208的侧壁与所述环形电极204的顶表面具有唯一接触线（参考图8）。后续在所述第二介质层208的侧壁表面形成相变层后，所述相变层与所述环形电极204的接触面也唯一。后续在相变存储器操作过程中，产生相变的相变层区域仅位于所述相变层与所述环形电极的唯一接触面区域，不会产生多个相变区域造成相变存储器失效。
[0050] 另外，本实施例中，所述第二介质层208的厚度大于所述阻挡层207的厚度。后续工艺中所述相变层通过侧墙刻蚀（Spacer Etch）工艺形成，由于相变材料层不仅会覆盖所述第二介质层208的侧壁，也会覆盖所述阻挡层207的侧壁，所述第二介质层208的厚度大于所述阻挡层207的厚度，可以确保回刻蚀工艺后仅在所述第二介质层208的侧壁表面形成相变层，阻挡层207侧壁表面的相变材料层可以被去除干净。本实施例中，所述第二介质层208的厚度大于所述阻挡层207厚度的三倍。
[0051] 请参考图11，图11为在图10的基础上继续形成相变存储器，形成相变材料层209，所述相变材料层209覆盖所述第一介质层206、所述环形电极204、以及所述第二介质层208的顶表面和侧壁。
[0052] 形成相变材料层209的工艺可以为物理气相沉积或者化学气相沉积，所述相变材料层209的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek,其中i，j，k为原子百分比，即i为锗-锑-碲化合物中锗原子的百分比，j为锗-锑-碲化合物中锑原子的百分比，k为锗-锑-碲化合物中碲原子的百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。例如所述的相变材料层209的材料为Ge2Sb2Te5，相应的i=2/9、j=2/9、k=5/9。
[0053] 本实施例中，在形成相变材料层209后，在所述相变材料层209上形成接触金属层210。形成所述接触金属层210的工艺可以为物理气相沉积、化学气相沉积或者原子层沉积工艺，所述接触金属层210的材料为氮化钛。所述接触金属层210可以减小后续形成的相变层与上电极以及第五介质层之间的原子扩散，提高相变存储器的可靠性，所述接触金属层210还可以减少相变层与后续形成的上电极之间的热传导和接触电阻。
[0054] 请参考图12，回刻蚀所述相变材料层209（参考图11）直至暴露出所述环形电极204的顶表面为止，位于所述第二介质层208侧壁表面的相变材料层209构成相变层211。
[0055] 具体的，采用各向异性的干法刻蚀工艺回刻蚀所述相变材料层209，本实施例中，所述干法刻蚀工艺为反应离子刻蚀。由于反应离子刻蚀具有较好的方向性，无需形成掩膜，回刻蚀所述相变材料层209，去除所述第二介质层208顶表面以及其他区域的相变材料层209，直至暴露出所述环形电极204的顶表面为止，仅位于所述第二介质层208侧壁表面的相变材料层209保留，构成相变层211。由于所述第二介质层208侧壁与所述环形电极204具有唯一接触线，因此所述相变层211也与所述环形电极204具有唯一接触面。另外，由于本实施例中所述第二介质层208的厚度大于所述阻挡层207的厚度，所述第二介质层208侧壁表面的相变材料层209的高度大于所述阻挡层207侧壁表面的相变材料层209的高度，回刻蚀工艺过程中，所述阻挡层207侧壁表面的相变材料层209可以被完全去除。
[0056] 本实施中，在所述相变材料层209上形成有接触金属层210，在回刻蚀所述相变材料层209的同时，回刻蚀所述接触金属层210，回刻蚀工艺之后，所述接触金属层210与所述环形电极204之间通过相变层211隔离。
[0057] 由于本实施例中所述相变层211通过侧墙刻蚀工艺形成，所述相变层211的宽度可以通过相变材料层209的厚度以及刻蚀工艺来调节。而所述相变材料层209的厚度可以通过控制沉积工艺参数和沉积时间来调节，可以比较容易的获得小于现有光刻工艺所能达到的最小尺寸。而如前所述，所述环形电极204的侧部宽度也可以小于现有光刻工艺所能达到的最小尺寸，所述环形电极204和所述相变层211的接触面积将会大大降低。在相变存储器的操作过程中，操作电流通过下电极流经环形电极，在所述环形电极204与所述相变层211的接触面上加热相变材料，使相变材料在晶态和非晶态之间转换，由于所述相变层211与所述环形电极204的接触面积减小，从而减小了相变过程中发生相变的相变材料的体积，达到了降低操作功耗的目的。
[0058] 请参考图13，形成覆盖所述第一介质层206、环形电极204、阻挡层207、相变层211和第二介质层208的第五介质材料层（未图示）；化学机械抛光所述第五介质材料层直至暴露出所述相变层211的顶表面，形成第五介质层212。
[0059] 形成所述第五介质材料层的工艺可以为物理气相沉积或者化学气相沉积，所述第五介质材料层的材料可以为氮化硅、氧化硅、氮氧化硅或者低K材料。通过化学机械抛光所述第五介质材料层直至暴露出所述相变层211的顶表面，形成第五介质层212。所述第五介质层212与所述第二介质层208作为隔离结构，共同将所述相变层211与周围器件电学隔离。
[0060] 请参考图14，在所述第五介质层212上形成上电极213，所述上电极213与所述相变层211电学连接。
[0061] 采用化学气相沉积或者物理气相沉积工艺形成上电极材料层（未图示），所述上电极材料层覆盖所述相变层211、第五介质层212和第二介质层208，所述上电极材料层的材料可以为铜、铝、钨或者钛。接着，在所述上电极材料层上形成第四光刻胶图形，所述第四光刻胶图形与所述相变层211的位置相对应，以所述第四光刻胶图形为掩膜刻蚀所述上电极材料层，直至暴露出所述第五介质层212表面，去除所述第四光刻胶图形，剩余上电极材料层构成上电极213。本实施例中，所述上电极213覆盖部分所述第五介质层212表面和所述第二介质层208的顶表面，所述上电极213还覆盖所述相变层211的顶表面，所述上电极213与所述相变层211电学连接。
[0062] 对应的，请继续参考图14，本发明实施例还提供了一种相变存储器，包括：半导体衬底200，所述半导体衬底200表面具有第一介质层206；位于所述半导体衬底200表面、第一介质层206内的环形电极204，所述环形电极204上表面与所述第一介质层206表面齐平，且所述第一介质层206填充所述环形电极204内部；位于所述第一介质层206上，且覆盖部分所述环形电极204的阻挡层（未示出）；位于所述第一介质层206上，且覆盖部分所述阻挡层和部分所述环形电极204的第二介质层208，所述第二介质层208的厚度大于所述阻挡层的厚度，且所述第二介质层208的侧壁与所述环形电极204的顶表面具有唯一接触线；位于所述第二介质层208侧壁表面的相变层211，所述相变层211与所述环形电极204接触。
[0063] 本实施例中，还包括位于所述相变层211侧壁表面的接触金属层210，所述接触金属层210的材料为氮化钛。
[0064] 本实施例中，还包括位于所述半导体衬底200内的下电极201，所述下电极201与所述环形电极204电学连接。
[0065] 本实施例中，还包括位于所述第一介质层206、环形电极204、阻挡层207和相变层211上的第五介质层212，所述第五介质层212的顶表面与所述相变层211的顶表面齐平。
[0066] 本实施例中，还包括位于所述第五介质层212上的上电极213，所述上电极213与所述相变层211电学连接。本实施例中，所述相变层211的材料为GeiSbjTek，或者掺杂有氮、氧或碳的GeiSbjTek，其中i，j，k为原子百分比，且0≤i＜1、0≤j＜1、0≤k＜1、i+j+k=1。
[0067] 本发明实施例的相变存储器采用上述相变存储器的形成方法所形成，具体可参考上述相变存储器的形成方法的描述，所述相变存储器也具有低功耗的优点。
[0068] 对应的，请参考图15，本发明还提供一种相变存储器阵列，包括：若干上述的相变存储器215，所述相变存储器215的结构请参考图14和相关描述，所述相变存储器呈行列分布，其中每相邻两行的相变存储器215共用同一阻挡层207，每相邻两列的相变存储器共用同一第二介质层208和同一上电极213。需要说明的是，图15以两行两列的相变存储器阵列的俯视图为例，为了简洁清楚起见，仅示出了环形电极204、阻挡层207、第二介质层208、相变层211和上电极213的透视位置关系，且图15中的两行两列的相变存储器阵列仅示出了每相邻两行的相变存储器215共用同一阻挡层207、每相邻两列的相变存储器共用同一上电极213的情况，在具有更多列的相变存储器阵列中每相邻两列的相变存储器还共用同一第二介质层208。
[0069] 由于所述相变存储器阵列采用前述相变存储器构成，所述相变存储器阵列具有低功耗的优点，且由于所述相变存储器阵列中，每相邻两行的相变存储器共用同一阻挡层207，所述阻挡层207同时覆盖相邻两行的部分环形电极204，可以减少形成所述阻挡层207的工艺复杂度。同理，每相邻两列的相变存储器共用同一第二介质层208和同一上电极
213，也可以降低形成所述第二介质层208和上电极213的工艺复杂度。
213，也可以降低形成所述第二介质层208和上电极213的工艺复杂度。
[0070] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 物理气相沉积设备 | 2020-05-11 | 932 |
| 一种物理气相沉积用镀膜夹具 | 2020-05-13 | 659 |
| 物理气相沉积的生物传感器组件 | 2020-05-13 | 986 |
| 一种物理气相沉积方法 | 2020-05-11 | 204 |
| 物理气相沉积系统与应用其的物理气相沉积方法 | 2020-05-12 | 358 |
| 一种物理气相沉积方法 | 2020-05-11 | 677 |
| 物理气相沉积装置 | 2020-05-11 | 971 |
| 物理气相沉积系统与应用其的物理气相沉积方法 | 2020-05-12 | 689 |
| 物理气相沉积靶 | 2020-05-11 | 184 |
| 物理气相沉积生物传感器组件 | 2020-05-13 | 130 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈