一种物理气相沉积方法
阅读：677发布：2020-05-11
专利汇可以提供一种物理气相沉积方法专利检索，专利查询，专利分析的服务。并且本 发明 提供了一种 物理气相沉积 方法，该方法包括以下步骤：步骤S1，使基片位于在卡盘上，开启上 电极 电源且保持下电极电源关闭，对基片的整个表面沉积第一厚度的导电 薄膜 ；或者，使基片位于卡盘上，开启上电极电源和下电极电源，对基片的整个表面沉积第一厚度的导电薄膜，并且，设置压环和卡盘之间的间距和下电极电源的输出功率在预设范围内，以满足避免打火现象的发生的要求；步骤S2，使压环将基片固定在卡盘上，压环通过第一厚度的导电薄膜与基片电连接，打开上电极电源和下电极电源，对基片的表面沉积第二厚度的导电薄膜，以使基片完成沉积目标厚度的导电薄膜。本发明提供的物理气相沉积方法可以避免发生打火现象。，下面是一种物理气相沉积方法专利的具体信息内容。
1.一种物理气相沉积方法，用于在工艺腔室内实现对基片完成沉积工艺，所述工艺腔室内设置卡盘和压环，所述卡盘用于承载基片，所述压环用于将所述基片固定在所述卡盘上；其特征在于，所述物理气相沉积方法包括以下步骤：
步骤S1，所述基片位于所述卡盘上，开启上电极电源并保持下电极关闭，对所述基片的整个表面沉积第一厚度的导电薄膜；
步骤S2，使所述压环将所述基片固定在所述卡盘上，所述压环通过所述第一厚度的导电薄膜与所述基片电连接，开启上电极电源和下电极电源，对所述基片的表面沉积第二厚度的导电薄膜，以使所述基片完成沉积目标厚度的导电薄膜。
2.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述步骤S1中，所述卡盘和所述压环存在垂直间距；
在所述步骤S2中，驱动所述卡盘上升，和/或，驱动所述压环下降，以使所述压环将所述基片固定在所述卡盘上。
3.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述步骤S2中向所述基片的背面输送热交换媒介。
4.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述压环的内周壁上设置有多个压爪，每个所述压爪靠近所述基片边缘一侧的下表面与靠近所述基片中心一侧的下表面存在高度差，当所述压环将所述基片固定在所述卡盘上时，每个所述压爪靠近所述基片边缘一侧的下表面用于叠置在所述基片的边缘区域且靠近所述基片边缘一侧的下表面不与所述基片的边缘区域接触。
5.根据权利要求2所述的物理气相沉积方法，其特征在于，所述垂直间距的范围在5～
10mm。
6.根据权利要求1所述的物理气相沉积方法，其特征在于，所述第一厚度的范围在5～
10nm。
7.根据权利要求1所述的物理气相沉积方法，其特征在于，所述导电薄膜包括Ta、Cu、Ti、Al、NiV或TiW薄膜。
8.根据权利要求1所述的物理气相沉积方法，其特征在于，在所述压环的内周壁上设置有多个压爪，当所述压环将所述基片固定在所述卡盘上时，每个所述压爪的下表面用于叠置在基片的边缘区域；或者
多个压爪中一部分压爪靠近所述基片中心一侧的下表面与靠近所述基片边缘一侧的下表面之间存在垂直距离，当所述压环将所述基片固定在所述卡盘上时，多个压爪中一部分压爪的靠近所述基片边缘一侧的下表面用于叠置在所述基片的边缘区域且靠近所述基片中心一侧的下表面不与所述基片的边缘区域接触，多个压爪中另一部分压爪的下表面用于叠置在基片的边缘区域。
9.根据权利要求4或8所述的物理气相沉积方法，其特征在于，多个所述压爪沿所述压环的周向间隔且均匀设置。
10.一种物理气相沉积方法，用于在工艺腔室内实现对基片完成沉积工艺，所述工艺腔室内设置卡盘和压环，所述卡盘用于承载基片，所述压环用于将所述基片固定在所述卡盘上；其特征在于，所述物理气相沉积方法包括以下步骤：
步骤S1，所述基片位于所述卡盘上，开启上电极电源和下电极电源，对所述基片的整个表面沉积第一厚度的导电薄膜，并且，设置所述压环和所述卡盘之间的间距和所述下电极电源的输出功率在预设范围内，以满足避免打火现象的发生的要求；
步骤S2，使所述压环将所述基片固定在所述卡盘上，所述压环通过所述第一厚度的导电薄膜与所述基片电连接，开启上电极电源和下电极电源，对所述基片的表面沉积第二厚度的导电薄膜，以使所述基片完成沉积目标厚度的导电薄膜。
一种物理气相沉积方法
技术领域
背景技术
[0002] 硅通孔技术(through silicon via，以下简称TSV)技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术，由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，成为目前电子封装技术中最先进的一种技术。
[0003] 物理气相沉积(Physical Vapor Deposition，以下简称PVD)工艺应用在TSV技术中，主要是用于在硅通孔中沉积阻挡层和铜籽晶层。由于在TSV PVD工艺中硅通孔内沉积的薄膜厚度往往较大，使得薄膜应力过大导致采用静电卡盘无法对基片进行静电吸附固定，并且，由于TSV技术多应用在后道封装工艺中，且在后道封装工艺往往需要将基片减薄并粘结在玻璃基板上，而静电卡盘无法对玻璃基板进行静电吸附固定，因此，往往需要机械方式对基片进行固定。
[0004] 图1为现有的PVD设备的结构简图。图2为图1中所示压环的俯视图。请一并参阅图1和图2，该PVD设备包括反应腔室10，在反应腔室10的底部设置有用于承载基片的卡盘11，在压环12的内周壁上且沿其周向设置有多个压爪121，借助多个压爪121的下表面叠置在基片S上表面的边缘区域，以将基片S固定在卡盘11上；在反应腔室10的顶部设置有靶材13，借助靶材13与上电极电源(图中未示出)电连接，使得靶材13具有一定的负偏压，用以将反应腔室10内的工艺气体激发形成等离子体，并吸引反应腔室10内等离子体中的正离子轰击靶材13的表面，使得靶材13表面的金属原子自靶材13的表面逸出沉积在基片S上；并且，为了能够填充具有更高身宽比的硅通孔，卡盘11与下电极电源电连接，用以吸引等离子体朝向卡盘11运动，下电极电源包括射频(RF)电源，RF功率越大，负偏压越高，从而吸引更多的等离子体沉积到硅通孔中。
[0005] 此时，为避免发生打火现象，需要使得卡盘11、压环12和基片S等电位，卡盘11与压环12通过诱电线圈电接触使得二者等电位，如图3所示，压爪121的下表面叠置在基片S的上表面上，当在基片S表面沉积金属薄膜时，使得压爪121与基片S的表面连接处通过该金属薄膜电连接，因而可以实现压环12与基片S等电位，从而可以实现三者等电位，进而可以避免发生打火现象，但是，由于TSV技术中往往需要沉积的金属薄膜比较厚，这容易造成压爪121与基片S会通过薄膜粘在一起，即，容易发生粘片现象。并且，只有当基片S表面沉积了一定厚度的金属薄膜时，压环12才能与基片S等电位。也就是说，在工艺初期，压爪121与基片S的表面连接处还没有沉积上足够的金属薄膜时，仍然存在发生打火的可能。
[0006] 为此，为避免发生粘片现象，压环12的压爪121采用如图4所示，其中，压爪121的靠近基片边缘一侧的下表面用于叠置在基片的边缘区域，压爪121的靠近基片中心一侧的下表面与靠近基片边缘一侧的下表面之间存在垂直间距H，这使得金属离子不容易在该间距H形成的间隙内沉积，因而使得压爪121不容易与基片S通过薄膜粘结在一起，这虽然可以避免发生粘片现象，但是会造成压环121不能与基片S电连接，因而不能实现压环121与基片等电位，从而会造成发生打火现象。
[0007] 目前亟需一种能够避免发生打火现象的物理气相沉积方法。
发明内容
[0008] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种物理气相沉积方法，其可以避免工艺过程中发生打火现象，从而可以避免轻度打火造成较多颗粒以及严重打火造成基片被打碎。
[0009] 为解决上述问题之一，本发明提供了一种物理气相沉积方法，用于在工艺腔室内实现对基片完成沉积工艺，所述工艺腔室内设置卡盘和压环，所述卡盘用于承载基片，所述压环用于将所述基片固定在所述卡盘上；所述物理气相沉积方法包括以下步骤：步骤S1，所述基片位于所述卡盘上，开启上电极电源并保持下电极关闭，对所述基片的整个表面沉积第一厚度的导电薄膜；步骤S2，使所述压环将所述基片固定在所述卡盘上，所述压环通过所述第一厚度的导电薄膜与所述基片电连接，开启上电极电源和下电极电源，对所述基片的表面沉积第二厚度的导电薄膜，以使所述基片完成沉积目标厚度的导电薄膜。
[0010] 其中，在所述步骤S1中，所述卡盘和所述压环存在垂直间距；在所述步骤S2中，驱动所述卡盘上升，和/或，驱动所述压环下降，以使所述压环将所述基片固定在所述卡盘上。
[0011] 其中，在所述步骤S2中向所述基片的背面输送热交换媒介。
[0012] 其中，在所述压环的内周壁上设置有多个压爪，每个所述压爪靠近所述基片边缘一侧的下表面与靠近所述基片中心一侧的下表面存在高度差，当所述压环将所述基片固定在所述卡盘上时，每个所述压爪靠近所述基片边缘一侧的下表面用于叠置在所述基片的边缘区域且靠近所述基片边缘一侧的下表面不与所述基片的边缘区域接触。
[0013] 其中，所述垂直间距的范围在5～10mm。
[0014] 其中，所述第一厚度的范围在5～10nm。
[0015] 其中，所述导电薄膜包括Ta、Cu、Ti、Al、NiV或TiW薄膜。
[0016] 其中，在所述压环的内周壁上设置有多个压爪，当所述压环将所述基片固定在所述卡盘上时，每个所述压爪的下表面用于叠置在基片的边缘区域；或者多个压爪中一部分压爪靠近所述基片中心一侧的下表面与靠近所述基片边缘一侧的下表面之间存在垂直距离，当所述压环将所述基片固定在所述卡盘上时，多个压爪中一部分压爪的靠近所述基片边缘一侧的下表面用于叠置在所述基片的边缘区域且靠近所述基片中心一侧的下表面不与所述基片的边缘区域接触，多个压爪中另一部分压爪的下表面用于叠置在基片的边缘区域。
[0017] 其中，多个所述压爪沿所述压环的周向间隔且均匀设置。
[0018] 作为另外一个技术方案，本发明还提供一种物理气相沉积方法，用于在工艺腔室内实现对基片完成沉积工艺，所述工艺腔室内设置卡盘和压环，所述卡盘用于承载基片，所述压环用于将所述基片固定在所述卡盘上；所述物理气相沉积方法包括以下步骤：步骤S1，所述基片位于所述卡盘上，开启上电极电源和下电极电源，对所述基片的整个表面沉积第一厚度的导电薄膜，并且，设置所述压环和所述卡盘之间的间距和所述下电极电源的输出功率在预设范围内，以满足避免打火现象的发生的要求；步骤S2，使所述压环将所述基片固定在所述卡盘上，所述压环通过所述第一厚度的导电薄膜与所述基片电连接，开启上电极电源和下电极电源，对所述基片的表面沉积第二厚度的导电薄膜，以使所述基片完成沉积目标厚度的导电薄膜。
[0019] 本发明具有以下有益效果：
[0020] 本发明提供的物理气相沉积方法，其借助在步骤S1中实现在基片的整个表面沉积上述第一厚度的导电薄膜；因此，在步骤S2中使压环将基片固定在卡盘上，会使得压环通过沉积在基片边缘区域的第一厚度导电薄膜与基片电连接，因此在步骤S2中可以实现基片与压环等电位，因而在步骤S2开启上电极电源和下电极电源沉积第二厚度的导电薄膜的过程中可以避免发生打火现象；而在步骤S1中下电极电源未开启，因此步骤S1中也不会发生打火现象。由上可知，本发明提供的物理气相沉积方法可以避免工艺过程中发生打火现象，从而可以避免轻度打火造成较多颗粒以及严重打火造成基片被打碎；而不需要借助采用如图3所示的压爪来确保工艺中可实现基片和压环等电位以解决打火问题，因而可以使每个压爪采用如图4所示的结构，从而可以避免发生粘片现象，进而可以避免基片和压环分离时造成边缘导电薄膜撕裂产生颗粒，甚至造成基片碎裂。
[0021] 本发明提供的物理气相沉积方法，其借助在步骤S1中实现在基片的整个表面沉积上述第一厚度的导电薄膜；因此，在步骤S2中使压环将基片固定在卡盘上，会使得压环通过沉积在基片边缘区域的第一厚度导电薄膜与基片电连接，因此在步骤S2中可以实现基片与压环等电位，因而在步骤S2开启上电极电源和下电极电源沉积第二厚度的导电薄膜的过程中可以避免发生打火现象；而在步骤S1中下电源开启，由于设置压环和卡盘之间的间距和下电极电源的输出功率在预设范围内，以满足避免打火现象的发生的要求，因此步骤S1中同样不会发生打火现象。由上可知，本发明提供的物理气相沉积方法可以避免工艺过程中发生打火现象，从而可以避免轻度打火造成较多颗粒以及严重打火造成基片被打碎；而不需要借助采用如图3所示的压爪来确保工艺中可实现基片和压环等电位已解决打火问题，因而可以使每个压爪采用如图4所示的结构，从而可以避免发生粘片现象，进而可以避免基片和压环分离时造成边缘导电薄膜撕裂产生颗粒，甚至造成基片碎裂。附图说明
[0022] 图1为现有的PVD设备的结构简图；
[0023] 图2为图1中所示压环的俯视图；
[0024] 图3为图2中压爪的一种结构示意图；
[0025] 图4为图2中压爪的另一种结构示意图；
[0027] 图6为图5中步骤S1的状态示意图；
[0028] 图7为图5中步骤S2的状态示意图；以及
[0029] 图8为本发明实施例提供的物理气相沉积方法的另一种流程图。
具体实施方式
[0030] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明实施例提供的物理气相沉积方法进行详细描述。
[0031] 图5为本发明实施例提供的物理气相沉积方法的流程图。图6为图5中步骤S1的状态示意图。图7为图5中步骤S2的状态示意图。请一并参阅图5、图6和图7，本实施例提供的物理气相沉积方法，用于在工艺腔室内实现对基片S完成沉积工艺，该工艺腔室内设置卡盘21和压环22，卡盘21用于承载基片S，压环22用于将基片S固定在卡盘21上，该物理气相沉积方法包括以下步骤：
[0032] 步骤S1，使基片S位于卡盘21上，开启上电极电源并保持下电极电源关闭，对基片S的整个表面沉积第一厚度的导电薄膜。导电薄膜包括Ta、Cu、Ti、Al、NiV或TiW薄膜。
[0033] 步骤S2，使压环22将基片S固定在卡盘21上，压环22通过第一厚度的导电薄膜与基片S电连接，开启上电极电源和下电极电源，对基片S表面沉积第二厚度的导电薄膜，以使基片S完成沉积目标厚度的导电薄膜。具体地，第二厚度的导电薄膜沉积在第一厚度的导电薄膜上，目标厚度等于第一厚度与第二厚度的叠加。
[0034] 具体地，在本实施例的步骤S1中，如图6所示，卡盘21与压环22存在垂直间距L，对于该位置处的卡盘21上的基片沉积第一厚度的导电薄膜，由于压环22的压爪221未叠置在基片S的边缘区域将基片S固定在卡盘21上，因此，在这种情况下，会在基片S的整个表面沉积第一厚度的导电薄膜。优选地，垂直间距L的范围在5～10mm。可以理解，由于步骤S1中下电极电源关闭，因此不会发生打火现象。
[0035] 在步骤S2中，驱动卡盘21上升，以使基片S被压环22固定在卡盘21上，如图7所示，此时由于该基片S的整个表面上沉积的第一厚度的导电薄膜，压环22的每个压爪221叠置在基片S的边缘区域将基片S固定在卡盘21上，这使得基片S与压环22通过基片S的边缘区域的第一厚度导电薄膜电连接，因而实现基片S和压环22等电位，从而可以避免步骤S2中发生打火现象。
[0036] 由上可知，采用本实施例提供的物理气相沉积方法，在工艺过程中可以避免打火现象的发生，从而可以避免轻度打火造成较多颗粒以及严重打火造成基片被打碎。
[0037] 并且，优选地，由于采用本实施例提供的物理气相沉积方法可以实现基片和压环等电位，因此不需要借助采用如图3所示的压爪来确保工艺中可实现基片和压环等电位，在此情况下，在压环22的内周壁上设置有多个压爪221，每个压爪221的靠近基片边缘一侧的下表面与靠近基片中心一侧的下表面存在高度差H，每个压爪221的靠近基片边缘一侧的下表面用于叠置在基片的边缘区域，因此，当压环22将基片固定在卡盘21上时，每个压爪221靠近基片边缘一侧的下表面叠置在基片的边缘区域且靠近基片边缘一侧的下表面不与基片的边缘区域接触。换言之，本实施例中的每个压爪221采用如图4所示的结构，如图6和图7所示，这使得导电薄膜离子不容易在该高度差H形成间隙内沉积，因而使得压爪121不容易与基片S通过薄膜粘结在一起，从而可以避免发生粘片现象，进而可以避免基片和压环分离时造成边缘导电薄膜撕裂产生颗粒，甚至造成基片碎裂。
[0038] 可以理解，由于在步骤S2中借助现有的具有升降功能的卡盘21就可实现卡盘21在步骤S1中位于如图6所示的第一位置处以及在步骤S2中上升位于如图7所示的第二位置处，从而可以节省成本，进而提高经济效益。
[0039] 优选地，在工艺腔室内压环22下方且靠近压环22的位置设置卡盘停止位，用以在卡盘21上升至卡盘停止位时降低卡盘21的上升速率，以减小卡盘21和压环22之间的硬碰撞，从而可以保证位于卡盘21上的基片S免于受损。
[0040] 优选地，在上述步骤S1中，不向基片S的背面输送热交换媒介，热交换媒介包括热交换气体，例如，氩气，这是由于基片S在第一位置处未被压环22固定，此时向基片S的背面输送热交换媒介容易造成基片S被吹飞，从而影响工艺的稳定性。而在上述步骤S2中，向基片S的背面输送热交换媒介，这是由于基片S在第二位置处被压环22固定在卡盘21上，此时向基片S的背面输送热交换媒介不会造成基片S被吹飞，因而可以实现对基片S进行冷却，从而可以避免基片S的温度过高影响工艺质量。
[0041] 为实现采用物理气相沉积方法在基片S的表面上沉积导电薄膜，在工艺腔室的顶部还设置有靶材，借助靶材与上电极电源电连接，用以激发工艺腔室内的工艺气体(例如，氩气)形成等离子体，并向靶材提供一定的负偏压以吸引带正电的离子轰击靶材，从而使得靶材表面的原子逸出而沉积在基片的表面上形成导电薄膜，上电极电源包括直流电源；另外，借助卡盘21与下电极电源电连接，用以向卡盘21施加一定的负偏差来吸引等离子体朝向卡盘运动，因而可以提高薄膜的台阶覆盖率，从而可以实现填充具有高深宽比的通孔，并且，为适应导电性不好或绝缘的基片，下电极电源一般采用射频电源，且射频电源的频率范围一般在400kHz～13.56MHz。
[0042] 可以理解，由于在上述步骤S1中保持下电极电源关闭，借助关闭下电极电源可以避免过多的等离子体朝向基片S运动，因而在不向基片S的背面输送热交换媒介的条件下可以避免基片S的温度太高而影响工艺质量。
[0043] 另外优选地，多个压爪221沿压环22的周向间隔且均匀设置，这可以使得当基片S位于第二位置时基片S的边缘区域受力均匀，从而可以实现将基片S稳定地固定在卡盘21上，进而可以提高工艺的稳定性。
[0044] 下面举例详细说明本实施例提供的物理气相沉积方法。具体地，该物理气相沉积方法的步骤S1包括以下步骤：
[0045] 步骤S10，将承载有基片S的卡盘22上升至第一位置，即图6中卡盘21所在的位置，向工艺腔室内通入30sccm的工艺气体，且不向基片S的背面输送热交换媒介，工艺时间为10s；
[0046] 步骤S11，降低工艺气体的气流量至10sccm，并开启上电极电源起辉，以激发工艺气体形成等离子体，上电极电源的输出功率为1000W，工艺时间为3s；
[0047] 步骤S12，降低工艺气体的气流量至4sccm，提高上电极电源的输出功率至19000W，工艺时间为10s，以实现在基片S的表面上沉积第一厚度的导电薄膜；
[0048] 步骤S13，停止向工艺腔室内通入工艺气体，并关闭上电极电源。
[0049] 该物理气相沉积方法的步骤S2包括以下步骤：
[0050] 步骤S21，使承载沉积有第一厚度导电薄膜的基片S的卡盘21上升至第二位置，如图7中卡盘21所在位置；
[0051] 步骤S22，向工艺腔室内通入10sccm的工艺气体，以及向基片的S背面输送8sccm热交换媒介，工艺时间为10s；
[0052] 步骤S23，降低工艺气体的气流量至5sccm，以及降低热交换媒介的气流量至5sccm，并开启上电极电源起辉，以激发工艺气体形成等离子体，上电极电源的输出功率为
1000W，工艺时间为3s；
1000W，工艺时间为3s；
[0053] 步骤S24，降低工艺气体的气流量至2.5sccm，以及保持热交换媒介的气流量为5sccm，提高上电极电源的输出功率至19000W，工艺时间为2s；
[0054] 步骤S25，停止向工艺腔室内通入工艺气体，并保持热交换媒介的气流量为5sccm，且保持上电极电源的输出功率值为19000W，并打开下电极电源，下电极电源的输出功率为120W，工艺时间为30s，以在基片S表面上沉积第二厚度的导电薄膜；
[0055] 步骤S26，关闭上电极电源和下电极电源，并向工艺腔室内通入20sccm的工艺气体，以及提高热交换媒介的气流量至8sccm，工艺时间为30s，以实现对基片进行冷却。
[0056] 需要说明的是，在本实施例中，由于第一厚度的导电薄膜的作用是为了在步骤S2中压环22将基片S固定在卡盘上时，实现压环22与基片S电连接，以及由于在步骤S1中不向基片S的背面输送热交换媒介，造成无法实现对基片S的温度进行冷却，因此，在实际应用中，应在保证第一厚度的导电薄膜能够在实现压环22与基片S电连接的前提下尽量减小第一厚度，以实现在短时间内完成沉积该第一厚度的导电薄膜，来避免基片S的温度较高而影响工艺质量。优选地，第一厚度的范围在5～10nm。
[0057] 还需要说明的是，在本实施例中，通过现有的具有升降功能的卡盘21实现在第一位置和第二位置之间相对移动。但是，本发明并不局限于此，实际应用中，也可以保持卡盘21固定而驱动压环22下降，或者，既驱动卡盘21上升又驱动压环22下降，来实现将基片S固定在卡盘21上。
[0058] 另外需要说明的是，在本实施例的步骤S1中，卡盘21与压环22存在垂直间距L，且通过驱动压环22的下降和/或卡盘21的上升实现压环22将基片S固定在卡盘21上。但是，本发明并不局限于此，在实际应用中，并不具体限定在步骤S1中卡盘21和压环22的位置关系，只要能够在步骤S1中基片S位于卡盘21上，以在基片的整个表面沉积第一厚度的导电薄膜，以及在步骤S2中可实现压环22将基片S固定在卡盘21上沉积第二厚度的导电薄膜即可。
[0059] 进一步需要说明的是，在本实施例中，每个压爪221采用如图4所示的结构。但是，本发明并不局限于此，在实际应用中，也可以采用其他结构。例如，每个压爪221的下表面用于叠置在基片的边缘区域，即每个压爪221采用如图3所示的结构，因此，当压环22将基片固定在卡盘21上时，每个压爪221的下表面叠置在基片的边缘区域。再如，多个压爪221中一部压爪221采用如图4所示的结构，另一部分压爪221采用如图3所示的结构。在上述两种情况下，采用本实施例提供的物理气相沉积的可能性。方法可以避免在工艺初期打火现象的发生。
[0060] 综上所述，本发明实施例提供的物理气相沉积方法，其借助在步骤S1中基片位于卡盘21上，打开上电极电源并保持下电极电源关闭，由于压环22未叠置在基片的边缘区域，因此，可以实现在基片的整个表面沉积上述第一厚度的导电薄膜；在步骤S2中使每个压爪221叠置在基片S的边缘区域来将基片S固定在卡盘21上时，会使得压爪221通过沉积在基片S边缘区域的第一厚度导电薄膜与基片S电连接，因此在步骤S2中可以实现基片S与压环22等电位，因而在步骤S2开启上电极电源和下电极电源沉积第二厚度的导电薄膜的过程中可以避免发生打火现象，而在步骤S1中下电极电源未开启，因此步骤S1中也不会发生打火现象，从而可以在工艺过程中避免发生打火现象，进而可以避免轻度打火造成较多颗粒以及严重打火造成基片被打碎。
[0061] 作为另一个技术方案，图8为本发明实施例提供的物理气相沉积方法的另一种流程图。本发明实施例提供的物理气相沉积方法与上述实施例提供的物理气相沉积方法相类似，在此不再赘述。
[0062] 下面仅对二者的不同点进行详细描述。具体地，如图8所示，在本实施例的步骤S1中开启下电极电源，并且，设置压环和卡盘之间的间距和下电极电源的输出功率在预设范围内，以满足避免发生打火现象发生要求，因此，在步骤S1中同样可以避免发生打火现象。
[0063] 另外，基于上述实施例提供的物理气相沉积方法中步骤S2中可以避免发生打火现象同样地理由，本实施例的步骤S2中也可以避免发生打火现象，从而可以在工艺过程中避免发生打火现象，进而可以避免轻度打火造成较多颗粒以及严重打火造成基片被打碎。
[0064] 并且，可以理解，上述压环和卡盘之间的间距和下电极电源的输出功率的预设范围，可以通过操作人员实验获得。其中，压环和卡盘之间的间距包括二者之间的垂直间距L。
[0065] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于厚膜沉积的物理气相沉积设备 | 2020-05-12 | 54 |
| 一种物理气相沉积用镀膜夹具 | 2020-05-13 | 659 |
| 一种电子束物理气相沉积测温方法 | 2020-05-13 | 934 |
| 物理气相沉积设备 | 2020-05-11 | 550 |
| 一种物理气相沉积设备 | 2020-05-11 | 511 |
| 用于物理气相沉积设备的护罩结构及其物理气相沉积设备 | 2020-05-12 | 879 |
| 物理气相沉积系统与应用其的物理气相沉积方法 | 2020-05-12 | 689 |
| 物理气相沉积靶 | 2020-05-11 | 184 |
| 沉积设备以及物理气相沉积腔室 | 2020-05-12 | 956 |
| 转换式物理气相沉积粒子源 | 2020-05-13 | 694 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈