用于装置和衬底封装的渗透障壁专利检索-反应性离子蚀刻干法刻蚀刻蚀微细加工表面处理和涂层专利检索查询-专利查询网

用于装置和衬底封装的渗透障壁

阅读：310发布：2020-05-15

专利汇可以提供用于装置和衬底封装的渗透障壁专利检索，专利查询，专利分析的服务。并且一种用于有机电子装置的渗透障壁膜结构包括一个或一个以上具有混成渗透障壁组成的双层。所述一个或一个以上双层各自包括：第一区域，所述第一区域具有对应于第一CF4-O2等离子反应性离子蚀刻速率的第一组成；和第二区域，所述第二区域具有对应于第二CF4-O2等离子反应性离子蚀刻速率的第二组成，其中所述第二蚀刻速率大于所述第一蚀刻速率一定倍数，所述倍数大于1.2，并且所述混成渗透障壁膜是聚合材料和非聚合材料的均质混合物，其中所述混合物是由单一前驱物材料产生。，下面是用于装置和衬底封装的渗透障壁专利的具体信息内容。

权利要求

1.一种具有混成渗透障壁组成的渗透障壁膜结构，所述渗透障壁膜结构包含：
一个或一个以上双层，其中所述双层各自包含：
第一区域，其具有对应于第一CF4-O2等离子反应性离子蚀刻速率的第一组成；和第二区域，其具有对应于第二CF4-O2等离子反应性离子蚀刻速率的第二组成，其中所述第二CF4-O2等离子反应性离子蚀刻速率大于所述第一CF4-O2等离子反应性离子蚀刻速率一定倍数，所述倍数大于1.2。
2.根据权利要求1所述的渗透障壁膜结构，其中所述第二CF4-O2等离子反应性离子蚀刻速率大于所述第一CF4-O2等离子反应性离子蚀刻速率一定倍数，所述倍数在1.2到5之间。
3.根据权利要求1所述的渗透障壁膜结构，其中所述第二区域与所述第一区域的厚度比是在0.5到20之间。
4.根据权利要求1所述的渗透障壁膜结构，其中所述混成渗透障壁组成包含聚合材料和非聚合材料的均质混合物，其中所述混合物是由单一前驱物材料产生。
5.根据权利要求4所述的渗透障壁膜结构，其中所述聚合材料是硅酮并且所述非聚合材料包含一种或一种以上硅氧化物，其中所述均质混合物是通过有机硅化合物在含氧反应物气体中的等离子增强化学气相沉积而沉积。
6.根据权利要求5所述的渗透障壁膜结构，其中所述硅氧化物包含SiO、SiO2及混合价数的氧化物SiOX中的一者或一者以上。
7.根据权利要求5所述的渗透障壁膜结构，其中所述有机硅化合物是硅氧烷。
8.根据权利要求7所述的渗透障壁膜结构，其中所述硅氧烷化合物是六甲基二硅氧烷或二甲基硅氧烷中的一者。
9.根据权利要求4所述的渗透障壁膜结构，其中所述聚合材料是硅酮并且所述非聚合材料是硅氮化物，其中所述均质混合物是通过有机硅化合物在含氮反应物气体中的等离子增强化学气相沉积而沉积。
10.根据权利要求9所述的渗透障壁膜结构，其中所述有机硅化合物是硅氧烷。
11.根据权利要求10所述的渗透障壁膜结构，其中所述硅氧烷化合物是六甲基二硅氧烷或二甲基硅氧烷中的一者。
12.一种具有混成渗透障壁组成的渗透障壁膜结构，所述渗透障壁膜结构包含：
一个或一个以上双层，其中所述双层各自包含：
第一区域，其具有小于65nm/min的CF4-O2等离子反应性离子蚀刻速率；和第二区域，其具有大于80nm/min的CF4-O2等离子反应性离子蚀刻速率。
13.根据权利要求12所述的渗透障壁膜结构，其中所述第二区域与所述第一区域的厚度比是在0.5到20之间。
14.根据权利要求12所述的渗透障壁膜结构，其中所述混成渗透障壁组成包含聚合材料和非聚合材料的均质混合物，其中所述混合物是由单一前驱物材料产生。
15.根据权利要求14所述的渗透障壁膜结构，其中所述聚合材料是硅酮并且所述非聚合材料包含一种或一种以上硅氧化物。
16.根据权利要求15所述的渗透障壁膜结构，其中所述硅氧化物包含SiO、SiO2及混合价数的氧化物SiOX中的一者或一者以上。
17.根据权利要求15所述的渗透障壁膜结构，其中所述有机硅化合物是硅氧烷。
18.根据权利要求17所述的渗透障壁膜结构，其中所述硅氧烷化合物是六甲基二硅氧烷或二甲基硅氧烷中的一者。
19.根据权利要求14所述的渗透障壁膜结构，其中所述聚合材料是硅酮并且所述非聚合材料是硅氮化物。
20.根据权利要求19所述的渗透障壁膜结构，其中所述有机硅化合物是硅氧烷。
21.根据权利要求20所述的渗透障壁膜结构，其中所述硅氧烷化合物是六甲基二硅氧烷或二甲基硅氧烷中的一者。
22.一种设置在衬底上的有机电子装置，其包含：
具有混成渗透障壁组成的渗透障壁膜结构，所述渗透障壁膜结构被涂布于所述有机电子装置上，所述渗透障壁膜结构包含：
一个或一个以上双层，其中所述双层各自包含：
第一区域，其具有对应于第一CF4-O2等离子反应性离子蚀刻速率的第一组成；和第二区域，其具有对应于第二CF4-O2等离子反应性离子蚀刻速率的第二组成，其中所述第二CF4-O2等离子反应性离子蚀刻速率大于所述第一CF4-O2等离子反应性离子蚀刻速率一定倍数，所述倍数大于1.2。
23.根据权利要求22所述的有机电子装置，其中所述第二CF4-O2等离子反应性离子蚀刻速率大于所述第一CF4-O2等离子反应性离子蚀刻速率一定倍数，所述倍数在1.2到5之间。
24.根据权利要求22所述的有机电子装置，其中所述第二区域与所述第一区域的厚度比是在0.5到20之间。
25.根据权利要求22所述的有机电子装置，其中所述混成渗透障壁组成包含聚合材料和非聚合材料的均质混合物，其中所述混合物是由单一前驱物材料产生。
26.根据权利要求25所述的有机电子装置，其中所述聚合材料是硅酮并且所述非聚合材料是一种或一种以上硅氧化物。
27.根据权利要求26所述的有机电子装置，其中所述硅氧化物包含SiO、SiO2及混合价数的氧化物SiOX中的一者或一者以上。
28.根据权利要求26所述的有机电子装置，其中所述有机硅化合物是硅氧烷。
29.根据权利要求28所述的有机电子装置，其中所述硅氧烷化合物是六甲基二硅氧烷或二甲基硅氧烷中的一者。
30.根据权利要求25所述的有机电子装置，其中所述聚合材料是硅酮并且所述非聚合材料是硅氮化物。
31.根据权利要求30所述的有机电子装置，其中所述有机硅化合物是硅氧烷。
32.根据权利要求31所述的有机电子装置，其中所述硅氧烷化合物是六甲基二硅氧烷或二甲基硅氧烷中的一者。
33.根据权利要求22所述的有机电子装置，其进一步包含与所述渗透障壁膜结构直接接触的电极层，其中所述电极层是溅镀金属膜。

说明书全文

用于装置和衬底封装的渗透障壁

技术领域

[0001] 本发明大体上涉及用于电子装置的渗透障壁涂层。

背景技术

[0002] 有机电子装置，例如有机发光装置(OLED)，当暴露于水蒸气或氧时易于劣化。在OLED上用以减少暴露于水蒸气或氧的保护障壁涂层可以有助于改善装置的使用寿命和性能。氧化硅、氮化硅或氧化铝膜已成功地用于食物包装，其已被考虑用作OLED的障壁涂层。然而，这些无机膜易于含有微观缺陷，所述缺陷允许水蒸气和氧在一定程度上扩散到所述膜中。在某些情况下，缺陷在脆性薄膜中呈裂痕形式展现。虽然这样程度的水和氧扩散对于食品来讲是可以接受的，但对于OLED来讲是不可接受的。为了解决这些问题，已针对OLED测试了使用交替无机和聚合物层的多层障壁涂层，并且发现对水蒸气和氧渗透的抗性有了改善。但这些多层涂层具有复杂性和成本的缺点。因此，需要适用于保护OLED的改进型障壁涂层。

发明内容

[0003] 根据本发明的一个方面，揭示一种用于有机电子装置的渗透障壁膜结构。所述渗透障壁膜结构具有混成渗透障壁组成并且包含一个或一个以上双层。所述一个或一个以上双层各自包含：第一区域，所述第一区域具有对应于第一CF4-O2等离子反应性离子蚀刻速率的第一组成；和第二区域，所述第二区域具有对应于第二CF4-O2等离子反应性离子蚀刻速率的第二组成，其中所述第二CF4-O2等离子反应性离子蚀刻速率大于所述第一CF4-O2等离子反应性离子蚀刻速率一定倍数，所述倍数大于1.2并且优选在1.2到5之间。在一个实施例中，混成渗透障壁膜是聚合材料和非聚合材料的均质混合物，其中所述混合物是由一种前驱物材料产生。如由等离子反应性离子蚀刻速率所说明，第一区域的密度高于第二区域。

[0004] 根据本发明的另一方面，所述一个或一个以上双层各自包含：第一区域，所述第一区域具有小于65nm/min的CF4-O2等离子反应性离子蚀刻速率；和第二区域，所述第二区域具有大于80nm/min的CF4-O2等离子反应性离子蚀刻速率，其中CF4-O2等离子反应性离子蚀刻速率是定义为当使用CF4-O2等离子反应性离子蚀刻工艺蚀刻时测得的蚀刻速率，其中所述工艺以45nm/min蚀刻热生长的SiO2。第二区域与第一区域的厚度比可以在0.5到20之间。附图说明

[0005] 图1(a)展示底部发射OLED的像素发光区在加速储存寿命测试中的照片，其说明由湿气和氧沿装置与渗透障壁膜的界面的渗透引起的暗片生长。

[0006] 图1(b)展示在65℃和85％相对湿度的加速储存寿命条件下，在障壁封装型透明OLED(TOLED)与BOLED样品中四个像素的有效区域的平均值相对于时间所作的关系图。

[0007] 图2展示有关在65℃和85％相对湿度下针对封装OLED样品进行的加速储存寿命测试的结果所作的图。

[0008] 图3展示在于85℃和85％相对湿度下进行的加速储存寿命测试持续期间，在不同时间下取得的BOLED有效区域的一系列照片。

[0009] 图4展示在于85℃和85％相对湿度下进行的加速储存寿命测试持续期间，在不同时间下取得的TOLED有效区域的一系列照片。

[0010] 图5展示用根据一个实施例的混成渗透障壁膜结构封装的OLED的一部分的示意横截面图。

[0011] 图6展示图5结构的更详细的图。

[0012] 图7展示根据另一实施例的封装OLED的示意横截面图。

[0013] 图式中的图示只是示意性的，并且其中所示的结构并非依比例绘制。

具体实施方式

[0014] 在以下具体实施方式中，阐述优选实施例的实例以说明本发明并且这些实例并不意味着具限制性。每一所揭示的方面和实施例可以单独地或与本发明的其它方面、实施例和变化相组合来考虑。所属领域的技术人员可以对合并本发明精神和实质的所揭示的实施例作出修改，并且所述修改在所主张的本发明的范围内。

[0015] 本发明的混成渗透障壁膜是一种渗透障壁膜，其具有描述于以US2008/0237181A1公开的共同待决的美国专利申请案第11/931,939号中的混成渗透障壁膜的混成组成。混成组成在本文中称为“混成渗透障壁组成”。混成渗透障壁组成是聚合材料和非聚合材料的均质混合物，其中聚合材料对非聚合材料的重量比在95∶5到5∶95范围内。所述混合物是由一种前驱物材料作为来源在如下描述的适当沉积工艺期间产生。US2008/0237181A1的揭示内容以全文引用的方式并入本文中。

[0016] 如本文中所用的术语“均质”是指混成渗透障壁组成的组成，意指无机相和聚合物相在分子水平上均匀的混合物，其中所述组成在整个混成渗透障壁膜的主体中是均一的。术语“非聚合”是指由具有充分确定的化学式并且具有单一、充分确定的分子量的分子制成的材料。“非聚合”分子可以具有相当大的分子量。在某些情况下，非聚合分子可以包括重复单元。如本文中所用，术语“聚合”是指由具有共价键联的重复次单元的分子制成的材料，并且其具有可以从分子到分子不同的分子量，因为聚合反应可能引起每一个分子的重复单元的数目不同。聚合物包括(但不限于)均聚物和共聚物(例如嵌段、接枝、随机或交替共聚物)，以及其掺合物和变体。聚合物包括(但不限于)碳或硅的聚合物。

[0017] 如本文中所用，“聚合材料和非聚合材料的混合物”是指所属领域的技术人员所将了解的不是纯聚合物也不是纯粹的非聚合物的组成。术语“混合物”意在排除含有非主要量的非聚合材料(例如，当然可以存在于聚合材料的间隙中)的任何聚合材料，但所属领域的技术人员将仍然视其为纯聚合物。同样，此意在排除含有非主要量的聚合材料的任何非聚合材料，但所属领域的技术人员将仍然视其为纯粹的非聚合物。在某些情况下，在混成层中聚合材料与非聚合材料的重量比在95∶5到5∶95范围内，并且优选在90∶10到10∶90范围内，并且更优选在25∶75到10∶90范围内。

[0018] 术语“混合物”意在包括具有单相的组成以及具有多相的组成。因此，“混合物”排除依序沉积的交替聚合和非聚合层。换句话说，要视为“混合物”，一个层应在相同反应条件下和/或在相同时间沉积而成。

[0019] 根据一个实施例，混成渗透障壁层可以使用单一前驱物材料来源通过等离子增强化学气相沉积(PE-CVD)而形成。如本文中所用，“单一前驱物材料来源”是指当前驱物材料是使用或不使用反应物气体通过PE-CVD来沉积时，提供为形成聚合和非聚合材料两者所必需的所有前驱物材料的来源。此意在排除使用一种前驱物材料形成聚合材料并使用不同前驱物材料形成非聚合材料的方法。通过将单一前驱物材料来源用于障壁膜的聚合和非聚合成分，可以简化沉积工艺。举例来说，单一前驱物材料来源将避免前驱物材料的独立物流需要以及供应和控制独立物流的值班人员需要。

[0020] 前驱物材料可以是单一化合物或化合物的混合物。在前驱物材料是化合物的混合物时，在某些情况下，混合物中每一不同的化合物本身能够独立地充当前驱物材料。举例来说，前驱物材料可以是六甲基二硅氧烷(HMDSO)和二甲基硅氧烷(DMSO)的混合物。

[0021] 虽然在某些情况下，CVD可以用于混成渗透障壁层的沉积，但出于多种原因，包括低温沉积、均匀涂层形成和可控制的工艺参数，PE-CVD是合乎需要的。可以适用于本发明的多种PE-CVD工艺在所属领域中是已知的，包括使用RF 能量来产生等离子的PE-CVD工艺。

[0022] 前驱物材料是能够在通过化学气相沉积来沉积时形成聚合材料和非聚合材料两者的材料。多种这样的前驱物材料适用于本发明并且可以针对其多种特性来加以选择。举例来说，前驱物材料可以针对其化学元素含量、其化学元素的化学计量比和/或在PE-CVD下形成的聚合和非聚合材料来加以选择。举例来说，有机硅化合物(例如硅氧烷)是一种适用作前驱物材料的化合物。硅氧烷化合物的代表性实例包括六甲基二硅氧烷(HMDSO)和二甲基硅氧烷(DMSO)。当通过PE-CVD沉积时，这些硅氧烷化合物能够形成聚合材料(例如硅酮聚合物)和非聚合材料(例如氧化硅)。前驱物材料也可以针对多种其它特性(例如成本、非毒性、处理特性、在室温下维持液相的能力、挥发性、分子量等)来加以选择。

[0023] 其它适用作前驱物材料的有机硅化合物包括甲基硅烷、二甲基硅烷、乙烯三甲基硅烷、三甲基硅烷、四甲基硅烷、乙基硅烷、二硅烷基甲烷、双(甲基硅烷基)甲烷、1，2-二硅烷基乙烷、1，2-双(甲基硅烷基)乙烷、2，2-二硅烷基丙烷、1，3，5-三硅烷基-2，4，6-三甲烯以及这些化合物的氟化衍生物。适用作前驱物材料的含苯基的有机硅化合物包括：二甲基苯基硅烷和二苯基甲基硅烷。适用作前驱物材料的含氧的有机硅化合物包括：二甲基二甲氧基硅烷、1，3，5，7-四甲基环四硅氧烷、1，3-二甲基二硅氧烷、1，1，3，3-四甲基二硅氧烷、1，3-双(硅烷基亚甲基)二硅氧烷、双(1-甲基二硅氧烷基)甲烷、2，2-双(1-甲基二硅氧烷基)丙烷、2，4，6，8-四甲基环四硅氧烷、八甲基环四硅氧烷、2，4，6，8，10-五甲基环五硅氧烷、1，3，5，7-四硅烷基-2，6-二氧基-4，8-二甲烯、六甲基环三硅氧烷、1，3，5，7，9-五甲基环五硅氧烷、六甲氧基二硅氧烷以及这些化合物的氟化衍生物。适用作前驱物材料的含氮的有机硅化合物包括：六甲基二硅氮烷、二乙烯基四甲基二硅氮烷、六甲基环三硅氮烷、二甲基双(N-甲基乙酰胺基)硅烷、二甲基双-(N-乙基乙酰胺基)硅烷、甲基乙烯基双(N-甲基乙酰胺基)硅烷、甲基乙烯基双(N-丁基乙酰胺基)硅烷、甲基三(N-苯基乙酰胺基)硅烷、乙烯基三(N-乙基乙酰胺基)硅烷、四(N-甲基乙酰胺基)硅烷、二苯基双(二乙基氨氧基)硅烷、甲基三(二乙基氨氧基)硅烷和双(三甲基硅烷基)碳化二亚胺。

[0024] 当通过PE-CVD沉积时，前驱物材料可以按不同的量形成多种类型的聚合材料，这取决于所用前驱物材料的类型、任何反应物气体的存在以及其它反应条件。聚合材料可以是无机或有机的。举例来说，当将有机硅化合物用作前驱物材料时，沉积的混成层可以包括Si-O键、Si-C键或Si-O-C键的聚合物链以形成聚硅氧烷、聚碳硅烷和聚硅烷以及有机聚合物。

[0025] 前驱物材料也可以按不同的量形成多种类型的非聚合材料，这取决于所用前驱物材料的类型、任何反应物气体的存在以及其它反应条件。非聚合材料可以是无机或有机的。举例来说，在将有机硅化合物用作前驱物材料与含氧反应物气体组合时，非聚合材料可以包括硅氧化物，例如SiO、SiO2和混合价数的氧化物SiOx。当用含氮反应物气体沉积时，非聚合材料可以包括氮化硅(Si3N4)。可以形成的其它非聚合材料包括硅碳氧化物和硅氮氧化物。

[0026] 前驱物材料可以与可在PE-CVD工艺中与前驱物材料反应的反应物气体结合使用。在PE-CVD工艺中使用反应物气体在所属领域中是已知的，并且多种反应物气体是适合的，包括含氧气体(例如，O2、臭氧、水)和含氮气体(例如，氨)。反应物气体可以用于改变存在于反应混合物中的化学元素的化学计量比。举例来说，当硅氧烷前驱物材料与含氧或氮的反应物气体一起使用时，所述反应物气体将改变反应混合物中氧或氮相对于硅和碳的化学计量比。反应混合物中各种化学元素(例如，硅、碳、氧、氮)之间的这种化学计量关系可以按数种方式变化。一种方式是改变反应中前驱物材料或反应物气体的浓度。另一方式是改变前驱物材料或反应物气体进入反应中的流速。另一方式是改变反应中所用的前驱物材料或反应物气体的类型。

[0027] 在反应混合物中改变元素的化学计量比可以影响沉积的混成层中聚合材料和非聚合材料的性质和相对量。举例来说，硅氧烷气体可以与不同量的氧组合以调整混成层中非聚合材料相对于聚合材料的量。通过增加氧相对于硅或碳的化学计量比，可以增加非聚合材料(例如氧化硅)的量。相似地，通过减少氧的化学计量比，可以增加含硅和碳的聚合材料的量。混成层的组成也可以通过调整其它反应条件而改变。举例来说，在PE-CVD的情况下，可以改变工艺参数，例如RF功率和频率、沉积压力、沉积时间时和气体流速。

[0028] 本发明人已确定沿渗透障壁膜与下层装置表面之间的界面的湿气扩散大于通过渗透障壁膜材料主体的湿气扩散。因此，通过提供渗透障壁膜，可以减缓沿渗透障壁/装置界面的湿气扩散，本发明人已发现显著延长OLED储存寿命的方式。沿渗透障壁/装置界面的扩散在本文中也称为“侧向界面扩散”。此外，贯穿本说明书，术语“渗透”和“扩散”可互换使用。

[0029] 图1(a)展示底部发射OLED(BOLED)在加速储存寿命测试期间的像素发光区的三张照片，其说明暗片由周围向像素中心生长。这是由沿渗透障壁膜/装置界面的湿气和氧扩散造成的。三张照片说明在65℃和85％相对湿度于t＝0(测试开始)以及在1，128小时和3,004小时之后BOLED的发光或主动区。观察到像素的发光区逐步减少。如果劣化是由跨越障壁膜厚度的大量渗透造成，那么在发光区中通常将出现多个黑点。在此处不是这样，并且可见仅有在发光区出现的黑点生长缓慢并且所有的劣化均来自于边缘。对此最合理的解释为劣化是湿气和氧沿障壁与衬底界面的渗透或侧向扩散的结果。接近像素中心的小黑点是由障壁层密封的最初OLED中的瑕疵并且在加速测试持续期间没有生长。这说明了通过渗透障壁膜主体的湿气和氧的渗透是足够的低，并且障壁膜足以保护像素免于通过渗透障壁膜主体的湿气和氧扩散的不良作用。

[0030] 图1(b)为在65℃和85％相对湿度的加速储存寿命条件下，在障壁封装型透明OLED(TOLED)和BOLED样品(一个TOLED和两个BOLED)中四个像素中的每一者的有效区域的平均值相对于时间所作的图。在图1(b)中的符号“te，x”是指延迟时间，它是湿气沿障壁与衬底之间的界面渗透到达装置主动区所需要的时间。在湿气到达装置边缘之前，沿界面行进，装置的主动区依然接近最初大小的100％。一旦湿气到达装置中的主动区，在主动区中的收缩开始。从图1(a)和图1(b)中所示的结果，我们推断在65℃和85％相对湿度下几乎一年的储存期间内不存在通过障壁膜的大量渗透。

[0031] 本发明人先前已确定用基于氧化硅-硅酮聚合物的混成渗透障壁膜封装的OLED显示在65℃和85％相对湿度下大于7,500小时的储存寿命。P.门德利克(P.Mandlik)等人，“用于有机发光显示器的单层渗透障壁(A single-layer permeation barrier for organic light-emitting displays)”，应用物理学快报(Applied Physics Letters)，第92卷，第10期，第103309页，2008。已确定用混成渗透障壁封装的OLED的劣化是通过湿气和氧沿渗透障壁与OLED衬底的界面的侧向扩散发生的。此界面具有在65℃和85％相-8 2 -7 2
对湿度下等于10 cm/s到10 cm/s的湿气扩散系数的聚合物特性，所述湿气扩散系数接近于硅酮聚合物的湿气扩散系数。通过混成渗透障壁膜主体的湿气渗透的相似计算得到-15 2 -6
10 cm/s或更少的扩散系数值，对应于估算的10 克/(平方米·天)或更少的水蒸气穿透率(WVTR)。因此，湿气和氧沿界面的渗透比通过混成渗透障壁膜材料主体的渗透快。渗透的机制和不同扩散系数的计算描述于P.门德利克等人，“大气气体进入障壁层密封的有机发光二极管的扩散(Diffusion of atmospheric gases into barrier-layer sealed organic light emitting diodes)”，应用物理学快报，第93卷，203306，2008的文章中。

[0032] 当在沿界面和主体的湿气扩散系数之间有约8个数量级差异的加速储存寿命测试下OLED可以持续超过7,500小时，如果渗透障壁膜为从沉积开始即具有极高密度以使界面渗透最小化，那么OLED的寿命可以大幅增加。即使沿界面的湿气扩散系数有数个数量级的降低，也可以使得OLED在环境条件(即，非加速储存寿命条件)下持续数年。

[0033] 根据本发明，本发明人已发现一种增加渗透障壁膜密度的方式，所述渗透障壁膜在接近介于渗透障壁膜和与渗透障壁膜接触的下层表面(即OLED装置或衬底的表面)之间的界面的区域中。这可以通过在沉积与下层表面接触的渗透障壁膜的最初部分或区域的期间降低渗透障壁膜的生长速率而达成。较低的生长速率在渗透障壁膜沉积工艺开始引起增加的成核密度，并且增加的成核密度转而引起较低孔隙度、较高密度的膜的生长。

[0034] 图2展示有关针对封装OLED样品(a)、(b)、(c)、(d)和(e)的加速储存寿命测试结果所作的图。对保持开启的OLED像素％与暴露于在85％相对湿度下65℃的加速储存寿命条件的小时数绘制函数关系图。用于测试样品的不同障壁膜沉积工艺展示于下表1中。

[0035]

[0036] 表1：用于图2中所示样品的障壁膜沉积工艺条件。

[0037] 样品(a)是对照样品并且为用玻璃封装的BOLED衬底。样品(b)和(c)分别是BOLED和TOLED衬底，并且用混成渗透障壁膜封装，所述混成渗透障壁膜以高生长速率和间歇性沉积来沉积以产生较低密度障壁膜。为了防止OLED在沉积工艺期间受到热损害，使沉积停止持续特定间隔以使装置冷却。此工艺称为间歇性沉积。样品(d)和(e)是用混成渗透障壁膜封装的BOLED衬底，所述混成渗透障壁膜分别以较低生长速率和和较长连续沉积来沉积以产生较高密度障壁膜。

[0038] 表1中所列样品使用10∶1缓冲氧化物蚀刻(BOE)进行蚀刻以了解其相对密度。BOE蚀刻速率提供于表1中。10∶1BOE是蚀刻无机膜的湿化学蚀刻方法。其使用10％HF的去离子水溶液和NH4F维持pH值。较高蚀刻速率将指示样品的密度比具有较低蚀刻速率的样品低。表1中所列样品的特性在于BOE速率而非CF4-O2等离子反应性离子蚀刻速率，因为本发明人仅可以获得BOE速率。然而，如果可以获得CF4-O2等离子反应性离子蚀刻速率，那么基于由BOE速率反映的膜样品的相对密度，所述膜样品之间的关系是相同的。

[0039] 如图2的图中可见，在约2,000小时之后，由于在玻璃封装中使用的干燥剂吸气剂饱和，故对照样品(a)因损失所有像素而快速劣化。样品(b)和(c)的表现好于玻璃封装对照样(a)，但仍遭受因侧向界面扩散引起的劣化。可以目视检查到样品的主动区劣化。相比之下，较高密度障壁膜样品(d)和(e)的表现远好于样品(b)和(c)。这因为较低生长速率、较高密度增加使用寿命，样品(d)和(e)对应于湿气和氧的界面扩散降低2到6的倍数。这可以由测量这些样品的延迟时间而获得。延迟时间与扩散系数成反比。与用高生长速率膜封装的OLED获得的延迟时间相比，用低生长速率膜封装的OLED的延迟时间少2到6倍。延迟时间与扩散系数之间的关系在P.门德利克等人，“大气气体进入障壁层密封的有机发光二极管的扩散”，应用物理学快报，第93卷，203306，2008中解释。

[0040] 以上测试结果显示OLED在用较高密度混成渗透障壁封装时可以延长储存寿命。以上结果显示渗透障壁密度和因此用混成渗透障壁封装的OLED的储存寿命可以通过改变混成渗透障壁膜的沉积条件(特别是在沉积期间障壁膜的生长速率)而增加。

[0041] 对于通过成核和生长机制生长的薄膜，为了形成具有厚度d的连贯并连续的膜2 10 2
层，在沉积工艺开始时的成核密度必需是Nd～1/d。所述成核密度意指对于10 /cm 的成核密度，当膜达到100nm的厚度时，膜成为连续的。在成为连续层之前，膜保留孔隙性并且因此保留对于渗透障壁为不需要的可渗透性。通过增加沉积工艺的成核密度，连续膜可以在较薄的膜厚度下达成。在混成渗透障壁膜的生长速率较慢的情况下，成核密度增加并且所述膜比较快生长速率膜更早达到连续，因为其界面扩散变缓慢。当所有生长核聚结并且形成密实膜时，所述膜成为连续并连贯的。在此阶段之前，在不同的核间具有不变的某些孔隙度，所述孔隙度促进渗透。这意味着当生长膜较快成为连续时，膜的这一空隙部分的范围较小并且渗透的障壁会较高。

[0042] 图2展示样品(c)具有比样品(b)长的储存寿命。此差异似乎可归因于OLED的阴极材料。混成渗透障壁膜在相同条件下一起沉积在OLED样品(b)和(c)两者上，唯一的差异在于样品(b)中的阴极是蒸发铝，而样品(c)的阴极是蒸发钙，接着以氧化铟锌(IZO)溅镀。已知沉积在生长类钻石膜之前通过化学气相沉积(CVD)来溅镀膜增加了CVD类钻石膜的成核密度。因此，可以推测当在溅渡的IZO上沉积时比当在蒸发铝上沉积时混成渗透障壁膜的成核密度较高。接着，与在混成渗透障壁下具有蒸发铝阴极的OLED样品(b)中湿气和氧的侧向界面扩散相比，在混成渗透障壁下具有溅渡的IZO阴极的OLED样品(c)中湿气和氧的侧向界面扩散较慢。

[0043] 除了膜生长速率的作用和在混成渗透障壁膜下提供溅渡阴极层以外，存在其它参数，所述其它参数可以在渗透障壁膜沉积期间有助于增加成核密度并且因此使湿气和氧的侧向界面扩散最小化。一些实例为增加衬底表面温度、施加偏压、或在实际膜生长之前通过电子或离子轰击来预处理衬底。

[0044] 增加衬底温度提供更多动能以活化物质、增加负责薄膜生长的分子的解吸可能性、降低生长速率，从而有助于增加膜密度。较高衬底温度还提供生长物质以充足的能量以在帮助膜生长之前移到衬底的表面上。此表面运动促进多重成核位置，再次增加膜密度。施用偏压增加能量，由此可以使进入的离子自身在衬底上的生长膜上撞击。此楔入工艺也增加膜密度。通过电子或离子轰击来预处理衬底表面增加了原子级上的表面粗糙度，从而提供更多数目的成核位置，因而有助于增加膜密度。为了测试混成渗透障壁膜，用混成渗透障壁层封装底部发射和透明OLED(BOLED和TOLED)。BOLED具有厚的铝阴极，并且TOLED具有薄的MgAg阴极。下表3描述了沉积在二种类型OLED上的膜。

[0045]

[0046] 表3：沉积在BOLED和TOLED上的膜

[0047] 在BOLED上生长的膜由以下组成：沉积具有270nm高密度膜的第一堆叠，接着沉积400nm高生长速率膜。接着，允许系统冷却。在第一堆叠顶部上生长的余下6个堆叠由以下组成：120nm高密度膜和600nm高生长速率膜，其中在所述膜之间存在冷却间隔。TOLED使用相似的工艺，除了在TOLED样品中，将13个双层堆叠沉积在第一双层堆叠顶部上。

[0048] 图3和图4展示表3的封装的BOLED和TOLED的一系列照片，所述照片在85℃和85％相对湿度下在温度-湿度测试持续期间间隔取得。装置储存于温度-湿度腔室中并且取出进行光度测量。两种装置的主动区在这些条件下储存500小时之后接近100％，满足了目前工业对OLED可接受的最严格的储存寿命要求。

[0049] 当两种不相似材料彼此设置紧密接触时，所述接触可以使应力上升，特别是在两种材料之间的界面处。因此，在某些实施例中，控制混成渗透障壁层的残余内部应力以减少在混成渗透障壁层中应力引起的瑕疵产生，如开裂、空隙、翘曲或剥层。控制混成渗透障壁层内部应力的一种方式是调整沉积条件。

[0050] 内部应力的精密控制是在玻璃、不锈钢箔或塑料衬底上制造的OLED的障壁膜的沉积中的重要因素。过度的张应力可能折断障壁膜和下层装置，而过度的压缩应力可以导致翘曲剥层。在由PE-CVD沉积的薄膜中总体不匹配应力主要由三个因素造成：(1)膜的无序结构(在下段中解释)；(2)在膜与衬底之间的热膨胀系数(CTE)的差异；和(3)在膜与衬底之间的湿度膨胀系数(CHE)的差异。不匹配的应力在薄膜与衬底之间产生不匹配的应变。不匹配的应变(εM)的主要分量是(1)内置应变(εbi)、(2)热应变(εth)以及(3)湿度应变(εh)，

[0051] εM＝εbi+εth+εh (1)

[0052] 内置应变(εbi)视材料系统和沉积条件而定。在PE-CVD中，反应物质持续插入膜中。此工艺可以视为楔入工艺。内置应变视插入物质的频率和大小而定。这两个因素可以由工艺条件决定。当在高温下沉积薄膜并且接着回到室温时，产生热应变(εth)。热应变(εth)由以下给出，

[0053] εth＝(αf-αs)×T沉积-T室温) (2)

[0054] 其中αf和αs是膜和衬底的CTE。

[0055] 湿度应变(εh)由以下给出，

[0056] εh＝-(βf-βs)×RH％， (3)

[0057] 其中βf和βs是膜和衬底的CHE，并且RH％是相对湿度。

[0058] 响应不匹配应变，在衬底上的膜结构变形。所述结构的变形视膜和衬底的杨氏模数(Young′s modulus；Y)和厚度(d)而定。杨氏模数与厚度的乘积(Y·d)决定膜和衬底的相对机械强度。当Ys·ds＞＞Yf·df，衬底主导并且膜配合。当薄膜沉积于硬衬底(如玻璃或Si)时，则为此情况。因此，膜中双轴应力上升造成结构弯曲成具有大曲率半径(R)的球冠，其可以由史氏方程式(Stoney equation)(方程式4)描述

[0059]

[0060] 其中和是衬底和膜的双轴弹性模数当膜向内时(即，膜在张应变下)，曲率半径(R)视为正值，并且当膜在压缩应变下时为负值。

[0061] 当膜和衬底具有可比较强度(即，Ys·ds≈Yf·df)时，不适用简单的史氏方程式。在此状况时，结构弯曲成圆柱滚筒，其曲率半径R由非常复杂的表达式给出，但对于衬底和膜的相似泊松比(Poisson ratios)可以由史氏方程式(方程式5)估算，

[0062]

[0063] 在(方程式5)中，是曲度的改变。混成渗透障壁膜的杨氏模数是约TM
67.5GPa，并且DuPont 200E聚酰亚胺衬底是约5.3GPa。衬底厚度是约50μm。因而，对于约1μm的障壁膜厚度，膜和衬底的机械强度为可比得上的。相似泊松比可以使用史氏方程式(方程式5)。

[0064] 障壁膜的内置应力可以通过重置史氏方程式(方程式5)并且使用其计算应力而非应变来计算。所述修改过的方程式提供内置应力为，

[0065]

[0066] 在这些膜中的内置应力和因而的内置应变可以通过改变沉积参数而改变。一旦已知趋势，易于在薄膜中设定特定内部应力。沉积在OLED上的渗透障壁膜结构的厚度是4μm到6μm。对于数微米厚的渗透障壁膜来说，精密控制内部应力极其重要。在由PE-CVD沉积的膜的内置应力可以通过以下来控制：沉积功率、沉积压力、整体气体流速、RF放电频率、电极之间的距离、在沉积期间衬底的温度以及在沉积之后的退火温度。

[0067] 装置衬底(125μm厚的聚酰亚胺衬底)的曲率半径R在混成渗透障壁膜沉积之前在压缩方向上通常是约6.5cm，并且在沉积之后在压缩方向上减少到约2.5cm。
相信用混成渗透障壁膜结构密封的衬底上的OLED装置的最终复合结构不会比此半径更弯曲，以便防止混成渗透障壁膜结构在加速储存寿命温度-湿度测试期间从OLED装置分层。

[0068] 使用上述史氏方程式(方程式6)，对顺应的衬底有效，在沉积于125μm厚Kapton -E聚酰亚胺衬底上的1μm厚混成渗透障壁膜结构在压缩方向的近似内部应力计算为σi约-700MPa。根据本发明的一个实施例，需要对于1μm厚的堆叠将堆叠的混成渗透障壁结构的内部应力限制到＜1GPa。

[0069] 图5展示有机电子装置100的一部分的横截面图，例如覆盖有混成渗透障壁膜结构110的OLED。有机电子装置100包含安置在衬底150上的OLED本体140，其中所述OLED本体140被具有根据本发明的混成渗透障壁组成的混成渗透障壁膜结构110封装。混成渗透障壁膜结构110是双层堆叠，所述双层堆叠包含直接沉积在OLED本体140上的低蚀刻速率区域L和沉积在低蚀刻速率区域L上的高蚀刻速率区域H。

[0070] 图6展示有机电子装置100的另一实施例的横截面图，其中所述混成渗透障壁膜结构110a包含多个封装OLED本体140的双层堆叠20、30。混成渗透障壁膜结构110a包含直接沉积在OLED本体140上的第一双层堆叠20，并且可以具有沉积在第一双层堆叠20顶部上的一个或一个以上的附加双层堆叠30。

[0071] 在图5和图6中所示的双层堆叠中，双层堆叠中的每一者包含低蚀刻速率区域L和高蚀刻速率区域H，所述低蚀刻速率区域L具有对应于第一CF4-O2等离子反应性离子蚀刻速率的组成，所述高蚀刻速率区域H具有对应于第二CF4-O2等离子反应性离子蚀刻速率的组成。优选地，第二CF4-O2等离子反应性离子蚀刻速率大于第一CF4-O2等离子反应性离子蚀刻速率一定倍数，所述倍数至少是1.2并且优选在1.2到5之间。根据一个实施例，第一CF4-O2等离子反应性离子蚀刻速率小于65nm/min，并且第二CF4-O2等离子反应性离子蚀刻速率大于80nm/min。如本文中所用，“CF4-O2等离子反应性离子蚀刻速率”是指使用CF4-O2等离子反应性离子蚀刻工艺得到的蚀刻速率，所述工艺将以45nm/min的速率蚀刻热生长的SiO2。此处使用的CF4-O2等离子反应性离子蚀刻速率为薄膜样品的相对密度的指示。较高蚀刻速率指示薄膜的较低密度。因此，低蚀刻速率区域L的密度高于高蚀刻速率区域H。

[0072] 如以上论述，混成渗透障壁膜结构110、110a具有包含聚合材料和非聚合材料的均质混合物的混成渗透障壁组成，其中所述混合物由单一前驱物材料产生。如以上所述，低蚀刻速率区域L和高蚀刻速率区域H使用单一前驱物材料利用PE-CVD工艺沉积。然而，调整工艺参数以达成适当的生长速率，以便使所述两个区域的每一者产生适当密度。低蚀刻速率区域L以比高蚀刻速率区域H低的生长速率沉积，故低蚀刻速率区域L由具有比高蚀刻速率区域H为更高密度的混成渗透障壁膜材料层形成。因为所述两个区域以不同生长速率沉积，因此，预期基本组成的化学计量比将不同，并且因而在两个区域L和H中的每一者中的聚合材料与非聚合材料的比例将不同。然而，这不会改变在两个区域L和H中的每一者中的聚合材料和非聚合材料的混合物的均质性。

[0073] 低蚀刻速率区域L的厚度可以在5nm到1000nm之间，并且优选不小于5nm，以提供作为界面扩散障壁的足够主体和功能。在混成渗透障壁膜结构110具有沉积在第一双层堆叠20顶部上的一个或一个以上附加双层堆叠30的实施例中，在第一双层堆叠20中的低蚀刻速率区域L的厚度可以在250nm到1000nm之间。在一个优选实施例中，在第一双层堆叠20中的低蚀刻速率区域L的厚度是约250nm±5nm。约250nm±5nm的厚度允许充分覆盖可能存在于被封装的OLED装置表面的大部分粒子污染物，同时确保低蚀刻速率区域L的内置应力不会太高。

[0074] 如以上论述，对于低蚀刻速率区域L，内置应力或内部应力可以是高的，并且内部应力随膜厚度而增加。并且，低蚀刻速率区域L的厚度优选被限制以使在装置寿命期间低蚀刻速率区域L从下层表面(电子装置和/或衬底)分层的现象最小化。本发明人已发现对于具有混成渗透障壁组成的渗透障壁膜，低蚀刻速率区域L的预期最大厚度是约1000nm±10nm。

[0075] 根据本发明的一个方面，虽然正是低蚀刻速区域L通过降低侧向界面扩散作用来提供主要的渗透障壁功能，但为了减弱低蚀刻速率区域L的内部应力，渗透障壁膜结构110、110a可以包含双层结构，在所述双层结构中高蚀刻速率区域H与低蚀刻速率区域L成对。如图6中所示，混成渗透障壁膜结构110a可以具有由一个或一个以上双层堆叠20、30形成的堆叠结构。低蚀刻速率区域L和高蚀刻速率区域H在混成渗透障壁膜结构110的堆叠结构中交替。

[0076] 在双层堆叠中的每一者中，高蚀刻速率区域H与低蚀刻速率区域L的厚度比可以为0.5到20。低蚀刻速率区域L的厚度为至少5nm，以便确保低蚀刻速率区域L足够的厚，以使对侧向界面扩散的保护最佳化。然而，参考图6的实施例，在设置于第一双层堆叠20上的附加双层堆叠30中，为了内部应力弱化功能，低蚀刻速率区域L被保持为最小厚度，而高蚀刻速率区域H被最大化。在一个实施例中，在附加的双层堆叠30中，高蚀刻速率区域H与低蚀刻速率区域L的厚度比为约1到20并且优选为5到20。

[0077] 在一个实施例中，至少一个附加双层堆叠30的低蚀刻速率区域L的厚度在5nm到75nm之间并且优选在25nm到75nm之间。在一个实施例中，高蚀刻速率区域H的厚度在
300nm到400nm之间。

[0078] 在一个双层堆叠结构(20或30)内的低蚀刻速率区域L和高蚀刻速率区域H是使用一种前驱物材料有机硅化合物在含氧反应物气体中在无任何中断的情况下通过连续PE-CVD沉积来沉积。在第一双层堆叠20的沉积完成之后，即，在约400nm到500nm膜之后，冷却衬底以防止对装置140有任何热伤害。在衬底冷却之后，接着一个或一个以上的双层堆叠30从低蚀刻速率区域L(25nm到75nm)开始沉积，接着沉积较厚的高蚀刻速率区域H(300nm到400nm)。在后续的双层堆叠30中提供较薄的低蚀刻速率区域L提供了机械稳定性并且防止在双层堆叠中的每一者之间发生分层。

[0079] 虽然两个区域L和H是在一个PE-CVD工艺腔室中以连续方法使用一种前驱物材料沉积而成，但高蚀刻速率区域H是使用比低蚀刻速率区域L高的生长速率沉积而成。所需膜生长速率是通过调整PE-CVD参数来实现。下面的表4示出PE-CVD工艺配方的一个实例，其用于制造低蚀刻速率区域L和高蚀刻速率区域H。低蚀刻速率区域L是使用较低的HMDSO和O2流速和较短的电极距离来沉积。另一方面，高蚀刻速率区域H是使用较高的HMDSO和O2流速和较长的电极距离来沉积。如上所述，气体流速的降低促使膜生长速率的降低并产生较高的膜密度。此外，较短的电极距离增加等离子的密度，其也有助于增加膜密度。对于高蚀刻速率区域H，反过来也如此。如表4的最右栏可见，区域L的CF4-O2等离子反应性离子蚀刻速率更接近热生长SiO2膜(45nm/min)的相应速率，并且区域H的CF4-O2等离子反应性离子蚀刻速率高于任一者。如以上论述，虽然低蚀刻速率区域L需要按某一最小厚度提供以提供作为界面扩散障壁的足够的主体和功能，但需要限制低蚀刻速率区域L的厚度以便使低蚀刻速率区域L从下层表面分层的现象最小化。因此，使表4中所示的两种PE-CVD工艺参数之间的转变快速，以使得可以相当精准地控制两个区域L和H的厚度。此使得使低蚀刻速率区域L的组成转变为高蚀刻速率区域H的组成为突然而又明显的，其中区域L和H的组成对应于其各自的CF4-O2等离子反应性离子蚀刻速率。

[0080]

[0081] 表4：较高密度区域和较低密度区域的配方。“RIE速率”是CF4-O2等离子反应性离子蚀刻速率。

[0082] 增加沉积RF功率引起能量电子的密度增加和电极被离子撞击的几率增加。在恒定压力和气体馈入速率下，随着能量的增加，生长速率增加高功率下的整平(leveling off)。功率的进一步增加可能导致通过离子对膜进行的去除增加，从而引起生长速率降低。高沉积功率促进单体分裂并增加活化物质的氧化，从而使得膜更似SiO2。从低流速开始，在给定沉积功率和压力下，HMDSO和O2(恒定气体流比率)馈入速率的最初增加将增加生长速率，从而产生高蚀刻速率(较低密度)区域。但如果进一步增加气体流速，那么生长速率降低，因为活化物质在反应器内滞留时间少。复合参数W/FM用于监控沉积工艺，其中W为沉积功率，F为气体流速并且M为摩尔质量。增加W/FM会增加在单体充足或能量不足的区域内的沉积速率。随着参数的进一步增加，生长速率呈平稳状态并且接着在单体不足区域中最终降低。在单体充足区域中，单体的分裂有限，并且因而增加W/FM参数会增加活化单体的分率，从而增加生长速率。在参数进一步增加后，通过轰击电子来进行去除变得更活跃，从而使生长饱和，并且最终，当轰击离子的能量变得太高时，生长速率下降。归因于反应器中单体和活化物质的浓度的异质性，故衬底的位置影响等离子聚合膜的生长和沉积。如果电极间距离太大，那么在给定施加电位下在电极之间的电场将太弱而不能赋予电子足够的能量以防止单体分子高效率的分裂。关于工艺参数对膜生长速率的影响的其它细节可以从普拉山特·门德利克(Prashant Mandlikk)，“用于有机发光二极管的新颖混成无机-有机单一后生障壁(A Novel Hybrid Inorganic-Organic Single later Barrier for Organic Light-Emitting Diodes)”，普林斯顿大学电机工程学系(Electrical Engineering Department，Princeton University)的博士论文获悉。

[0083] 根据本发明的另一方面，堆叠的混成渗透障壁膜结构可以充当上面安置电子装置的表面、电子装置的覆盖物或两者。图7展示这种结构的一个实例。根据本发明的堆叠的混成渗透障壁层结构162沉积在衬底150上。电子装置140(例如OLED本体(包括电极))沉积在堆叠的混成渗透障壁层结构162的表面上。另一堆叠的混成渗透障壁层结构164接着沉积于电子装置140上以将其覆盖。第二堆叠的混成渗透障壁层结构164沉积于电子装置140上作为保形涂层。照此，除了覆盖电子装置140的顶部以外，渗透障壁结构还可以向下延伸到装置140侧面并接触第一堆叠的混成渗透障壁层结构162的表面。以此方式，电子装置140密封在两个混成渗透障壁层结构162、164之间。混成渗透障壁层结构162、164具有与上述混成渗透障壁层结构110实施例相同的结构。

[0084] 在先前揭示内容中所述的实施例是作为实例而呈现。本发明的范围仅由所附权利要求书限制。

标题	发布/更新时间	阅读量
使用蚀刻剂膜的循环干法蚀刻方法	2020-05-13	413
半导体制造系统中的离子源清洁方法	2020-05-14	671
干式蚀刻方法和磁记录介质的制造方法	2020-05-16	307
干式蚀刻方法、磁记录介质的制造方法和磁记录介质	2020-05-16	884
无鳍片凹陷和无栅极间隙壁下拉的鳍状场效晶体管间隙壁蚀刻	2020-05-12	976
用于半导体的各向异性蚀刻的工艺	2020-05-16	613
碟片原版制作方法	2020-05-12	851
碟片原版制作方法	2020-05-12	144
反应性离子蚀刻	2020-05-11	23
去除印刷电路板局部位置涂漆的反应性离子蚀刻装置	2020-05-12	588

用于装置和衬底封装的渗透障壁

用于装置和衬底封装的渗透障壁

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：