磁传感器层叠体、成膜方法、成膜控制程序以及记录介质
技术领域
[0001] 本
发明涉及一种在磁阻元件(读取堆栈(リ一ダ一スタツク))两侧具备施加偏置
磁场的
磁性层的
磁传感器层叠体、成膜方法、成膜控制程序以及记录介质。
背景技术
[0002] 近年来，随着
硬盘驱动装置(HDD)的大容量化，使用了
电阻根据外部磁场的变动而变化的元件的磁阻(MR)头备受关注。特别是巨磁阻(GMR)头、隧道磁阻(TMR)头的灵敏度非常高，能够提高磁盘的记录
密度。并且，随着记录高密度化，MR头不断缩小。
[0003] MR头具备两个侧面被施加偏置磁场的磁性层包围的MR元件(读取堆栈)。当缩小读取堆栈时，施加偏置磁场的磁性层所能够利用的空间当然也受到限制。当磁性层的体积以及与读取堆栈的端部相对的面的面积缩小时，偏置磁场会减小。
[0004] 与读取堆栈相对的面被读头缝隙(リ一ドギヤツプ)(包围磁隧道接合(MTJ)或者巨磁阻(GMR)层叠的两个屏蔽层之间的距离)以及条高度(与记录介质表面垂直的读取堆栈的横向尺寸)来决定。为了增大线性(磁道上)
分辨率需要减小读头缝隙，为了降低磁道边缘的灵敏度需要随着减少读头宽度来减少条高度。
[0005] 通过调整结构部件的大小以及改进
信号处理来增加硬盘
驱动器(HDD)的面密度。为了将记录介质的位设为更小、即为了增大以磁道/英寸(TPI)和位/英寸(BPI)为单位的密度，而不断开发使晶粒更小，直径分布更密的技术。为了对更小的磁区域进行记录并且从更小的磁区域读取，写入装置和读取装置这两者被缩小。特别是，为了增大分辨率而达到以更大BPI进行记录，要增大TPI，减小屏蔽层间距离，并且将读取装置的宽度设定得较窄。
[0006] 典型的传感器结构由反
铁磁性(AFM)强化层(ピニング )、合成反
铁磁性层(SAF)、非磁性隔板或者隧道绝缘体以及铁磁性自由层构成。另外，出于各种目的也使用晶种层和
覆盖层。SAF包括隔着较薄隔板层在反方向上耦合的两个铁磁性体。SAF的铁磁性体包含与AFM
接触的固定层(ピンド )和与非磁性隔板或隧道绝缘体接触的参考层。通过了读取堆栈的电
阻变化由参考层和自由层之间的磁化的相对方向来决定。自由层在磁场中被偏置而取向为与参考层呈直
角。根据这种结构，读取灵敏度变得非常高，对于来自存储介质的外部磁场能够得到线性响应。将偏置磁场也称为“硬偏置”，期望在硬盘驱动器整个寿命中被保持为固定。另外，硬偏置起到防止在自由层产生磁区的作用。磁阻元件和硬偏置层叠体一起被夹持在两个较厚的软磁性屏蔽层之间。
[0007] 简单的硬偏置层叠体包括Cr或者W等底层、磁性层以及覆盖层，其中，该磁性层包括CoPt或者CoCrPt等，该覆盖层利用Cr、Ru或者Ta制作而成。特别是为了防止在较高动作
温度是外部磁场发生切换，期望磁性层的
矫顽力(Hc)为159.5kA/m(2000奥斯特(Oe))以上的值。
[0008] 当磁性层晶粒的一部分产生反磁化时，有可能导致偏置磁场明显减少，并且引起传感器中的噪声。读头间隙尺寸的缩小与能够应用于屏蔽层之间的硬偏置层叠体的厚度的减少相关联。偏置磁场与磁性层的残余磁化强度和厚度的乘积(Mrt)成正比，因此当厚度t减少时，对施加的自由层偏置可能会变得不足。并且，由于磁性层与屏蔽层接近，因此向屏蔽层的漏磁通增加，接合壁面(读取堆栈与硬偏置层叠体的边界)的偏置磁场进一步减少。
[0009] 增加磁场的方法之一是减少在接合壁面隔开磁性层和自由层的绝缘层的厚度。然而，由于要求低漏
电流和高击穿
电压，因此使绝缘体的厚度变薄受到限制。能够利用铁
氧体等绝缘材料来制作磁性层，由此能够省略绝缘层或者将其厚度减少到3nm以下。然而，几乎所有绝缘性磁性铁氧体存在饱和磁化强度和矫顽力不如Co-Pt
合金的饱和磁化强度和矫顽力的趋势。组合和结晶生长也更难控制。
[0010] 目前的CoPt基底的硬偏置层叠体为二维各向同性。在面内沿任一方向的矫顽力Hc都相等、即当利用表示磁
各向异性大小的OR(定向度：面内垂直于条高度方向的方向的矫顽力与条高度方向的矫顽力之比)表示时，OR＝1。CoPt的六方晶体c轴在面内是随机的。然而，通过多个晶粒之间的交换耦合，能够实现较高
矩形比(0.85以上)。在接合壁面，平均磁场朝向自由层。当条高度减少时，位于接合壁面的晶粒减少，由此更难使磁通朝向自由层。这种现象在上述晶粒的c轴未朝向自由层时更明显。如果使c轴取向为朝向接合壁面，则条高度(深度)相对于晶粒直径的比率已经不是问题。并且，相对于相同厚度t，Mr增加，能够得到更高的偏置磁场。更多的磁通会聚到接合壁面上，在硬偏置层叠体的侧端部受损失的磁通变得更少。
[0011] 当从气垫面(Air Bearing Surface，下面称为“ABS面”。)观察时，读取装置整体的宽度与所记录的磁道垂直，厚度与磁道平行。读取装置与ABS面垂直且从ABS面分离延伸到被称为条高度(深度)的高度。由读取装置的宽度、层叠体的厚度以及条高度来确定读取装置的三维尺寸。针对特定宽度的最佳条高度一般低于该宽度的1.5倍。如目前列举那样，存在构成读取装置的很多层，由此能够得到的厚度的最小值受到限制。
[0012] 例如，当过于薄地成膜形成上述AFM层时，该层变得热不稳定，无法充分固定SAF固定层的磁化方向。即，
交换偏置减少。并且，当横向尺度减小时，尺度效应在热量上受限制，并且对读取装置的
稳定性带来不良影响。关于通常使用的Ir-Mn合金，如果考虑为大部分晶粒是适当的尺寸(30nm以上)且厚度适当(5nm以上)，则大于50nm的横向尺寸不会有问题。因而，如果AFM层不是单晶体，则在装置中容易形成不稳定的晶粒。
[0013] Cr晶种层在(110)晶面上生长，并且根据对纵向介质中OR的研究，仅在Cr(002)晶面的情况下达到OR＞1，在其上方形成CoPt(1120)。相对于CoPt((1120)晶面中的c轴方向的晶格常数为0.41nm，与c轴垂直的晶轴的晶格常数为0.43nm)，[110]方向和[1-10]方向的
外延关系为在
能量上等效。仅在由于各向异性
应力而Cr晶格在面内
变形的情况下，优选特定的方向。Simion等(参照
专利文献1)提出了MgO和NiAl等不同的晶种层。在记录介质的研究中，证实两者的底层都提供二维c轴排列。
[0014] Larson等(参照专利文献2)公开了一种读取传感器，该读取传感器具备磁阻元件，该磁阻元件具有在朝向元件接合壁的方向较佳的磁各向异性。另外，在San Ho等(参照专利文献3)明确了能够通过HCP磁偏置层叠体的角度来限制c轴方向。即，在两者的
说明书中，公开了通过利用倾斜溅射来形成CoPt合金的成膜而能够实现磁各向异性。尽管倾斜溅射最适当的Hc OR小于1.2，但是Shibamoto等(参照专利文献6)在对纵向介质分配取向时也使用倾斜溅射。在初始的氮化Nb或者氮化Ta晶种层(各向异性允许层)中，为了沿刚性圆形盘内的圆周方向使介质具有磁各向异性而进行倾斜成膜。
[0015] 通过倾斜溅射能够容易地实现FeCo等软性层的面内各向异性。特别是在相对于成膜面的法线具有较大入射角度的溅射工艺中，由于自阴影效果，即使比较薄的膜(大约10nm)也产生面内各向异性。自阴影效果是指在倾斜入射成膜中由于表面所产生的核而产生阴影，在该阴影部分不会飞来溅射粒子，因此倾斜柱状地生长膜。根据我们的经验，在当前的最佳厚度(大约20nm)的CoPt层中，面内各向异性对入射角度的依赖性较低，必须将晶种层或者底层设得较厚。但是，晶种层必须较薄(6nm以下)，这使得要制作基于Larson等以及San Ho等的研究成果的硬偏置层叠膜非常困难。San Ho等中启示为了呈现某种程度的OR，磁性层要具有(11-20)晶面，但是在利用XRD(
X射线衍射仪)进行的评价中示出了(10-10)晶面。这是低温成膜(不足100℃)的典型事例。在更高温下成膜例如会引起Cr的(002)生长，但是在硬偏置成膜中存在温度敏感度光致
抗蚀剂掩模的情况下，生长被限制。为了层的高温成膜，期望由Shibamoto等公开的介质的支配晶面为CoCrPtB(1120)。并且，被倾斜地成膜的底层也不示出认为在纵向记录介质中产生OR所需的(002)面(Mirzamaani)。如Larson等中的概念所启示那样，硬偏置OR的表现大概是由交换耦合产生的各向异性。Mrt沿着交换耦合最大的方向最大。可考虑为波状的表面图案(Carey等(参照专利文献4)的各向异性粗糙度)引导OR。
[0016] 目前的硬偏置成膜几乎都通过离子束蒸
镀(IBD)等长距离溅射来进行。IBD系统具有能够转动以调节所入射的溅射粒子的入射角度的载物台。例如，Hegde等(参照专利文献5)公开了硬偏置成膜方法，大致以垂直角度(距垂直线25度以下)形成磁性层
薄膜。
[0017] 为了实现更薄的CoPt层，除了难以获取足够的OR外，特别是从垂直起超过45度的倾斜溅射会产生多孔膜。这些能够从Larson等的图像观察到。因而，磁距随着密度的降低而减小。磁距的减小也能够抵消通过使磁各向异性的方向一致来达到的任意的磁方形性的获得(Mr/Ms)。
[0018] 专利文献1：美国专利第6185081号说明书
[0019] 专利文献2：美国专利第7061731号说明书
[0020] 专利文献3：美国专利第7161763号说明书
[0021] 专利文献4：美国专利第7360300号说明书
[0022] 专利文献5：美国专利第6139906号说明书
[0023] 专利文献6：美国专利第7115119号说明书
发明内容
[0024] 发明要解决的问题
[0025] 另外，为了减轻依赖于磁性层的入射角度成膜的OR的降低以及为得到充分的OR而需要厚的底层和晶种层的问题，需要用于使磁通会聚到接合壁面的更好的方法。
[0026] 另外，图26以及图27是表示以往的磁传感器层叠体与层叠方向垂直的轮廓的概要图。箭头92表示硬偏置层叠体被磁化后的磁性粒子的磁化方向，通过该磁化，在读取堆栈90的自由层中(图26中)产生向右方向的偏置磁场。磁性层的结晶c轴方向在膜面内二维随机分布。
[0027] 如果利用交换耦合，则总是相邻的磁化会被取向为更平行。通过使晶粒微细化或者延长条高度(深度)h(参照图26)，能够使接合壁面中的磁化方向的平均值变得足够大，产生相对于整个自由层比较均匀的磁场。另外，当晶粒较少而自由层面积较窄时(图27)，由于晶粒的各向异性方向的影响，读取堆栈90的磁化的均匀性恶化。该磁场的不均匀性会引起读取头的噪声。
[0028] 即，为了将磁通会聚到接合壁面以加快MR元件的缩小程度，将硬偏置层叠体的磁性层的结晶c轴取向为与读取堆栈和硬偏置层叠体的接合壁面大致垂直即可。换言之，取向为沿着作为与磁记录介质相对的面的ABS面的方向即可(图2、图13)。
[0029] 本发明的目的在于提供一种能够将读取堆栈的接合壁面附近的磁性层的c轴取向为与接合壁面大致垂直而使磁通会聚到接合壁面的磁传感器层叠体、其成膜方法、成膜控制程序以及记录介质。
[0030] 用于解决问题的方案
[0031] 为了达到上述目的而完成的本发明具有如下结构。
[0032] 即，第一本发明所涉及的磁传感器层叠体的特征在于，在衬底上具有磁阻元件和场区域，该磁阻元件通过被施加偏置磁场而电阻变动，该场区域在上述磁阻元件相对的接合壁面的侧方包含对上述元件施加偏置磁场的磁性层，上述磁阻元件至少在反铁磁性层上的一部分具备铁磁性堆栈，沿着上述接合壁面相对的方向的上述铁磁性堆栈最上表面的宽度被形成为小于沿着上述接合壁面相对的方向的上述反铁磁性层的最上表面的宽度。
[0033] 另一方面，第一本发明所涉及的磁传感器层叠体的成膜方法在衬底上至少配置台阶形状的磁阻元件，该磁阻元件在反铁磁性层上的一部分具备铁磁性堆栈，在上述磁阻元件相对的两个接合壁面侧方的场区域内通过成膜形成用于对上述元件施加偏置磁场的硬偏置层叠体，该磁传感器层叠体的成膜方法的特征在于，具有如下过程：在上述衬底上通过成膜形成上述反铁磁性层和上述铁磁性堆栈；在上述铁磁性堆栈上形成光致抗蚀剂掩模的图案；对上述铁磁性堆栈的一部分进行蚀刻；修整上述光致抗蚀剂掩模的宽度；使用修整后的上述光致抗蚀剂掩模，对上述铁磁性堆栈和上述反铁磁性层进行蚀刻来形成上述台阶形状的磁阻元件；在上述场区域通过成膜形成硬偏置层叠体；以及使上述台阶形状的磁阻元件以及上述硬偏置层叠体的表面平坦化。
[0034] 即，第二本发明所涉及的磁传感器层叠体的特征在于，在衬底上具有磁阻元件和场区域，该磁阻元件通过被施加偏置磁场而电阻变动，该场区域在上述磁阻元件相对的接合壁面的侧方包含对上述元件施加偏置磁场的磁性层，至少在上述场区域上具备体心立方
晶体结构(bcc)的底层，在上述底层上方通过成膜形成上述磁性层，上述磁性层是六方晶体结构(hcp)的Co-Pt类合金，在层内不存在空隙，具有(10.0)晶面，沿着ABS面具有超过0.9的矩形比。
[0035] 另外，第二本发明所涉及的磁传感器层叠体的成膜方法在衬底上配置通过被施加偏置磁场而电阻变动的磁阻元件，在上述磁阻元件相对的两个接合壁面侧方的场区域通过成膜形成用于对上述元件施加偏置磁场的硬偏置层叠体，该磁传感器层叠体的成膜方法的特征在于，至少具有如下过程：以与上述衬底的法线所成的超过45度而小于90度的成膜角度，沿着上述接合壁面的方向通过倾斜成膜形成底层；以及在上述底层上，以与上述衬底的法线所成的0～30度的成膜角度来成膜形成磁性层。
[0036] 发明的效果
[0037] 根据第一本发明，反铁磁性层上的一部分具备铁磁性堆栈，并且沿着磁阻元件的接合壁面相对的方向的铁磁性堆栈最上表面的宽度被形成为小于沿着相同方向的反铁磁性层的最上表面的宽度，上述接合壁面附近的磁性层的结晶c轴在膜面内沿着ABS面的方向。因而，在上述接合壁面中，将接合壁面附近的磁性层的结晶c轴取向为与接合壁面大致垂直的方向，因此起到能够将磁通会聚到磁阻元件这种良好的效果。
[0038] 根据第二本发明，通过实现底层的材质、膜厚、溅射入射角的优化，能够提高磁性层的磁各向异性。因而，将接合壁面附近的磁性层的结晶c轴取向于沿着ABS面、即与接合壁面大致垂直的方向，因此起到能够将磁通会聚到磁阻元件这种良好的效果。
附图说明
[0039] 图1是示意性地表示第一实施方式所涉及的磁传感器层叠体的概要图。
[0040] 图2是表示第一实施方式所涉及的磁传感器层叠体相对于层叠方向垂直的轮廓的概要图。
[0041] 图3是表示第一实施方式所涉及的磁传感器层叠体的成膜方法的过程的工序图。
[0042] 图4是表示磁传感器层叠体的具体成膜方法的说明图。
[0043] 图5是表示磁传感器层叠体的具体成膜方法的说明图。
[0044] 图6是示意性地表示第一实施方式所涉及的磁传感器层叠体的完成形态的概要图。
[0045] 图7是示意性地表示使用第一以及第三实施方式的成膜方法的成膜装置的概要图。
[0046] 图8是示意性地表示使用第一以及第三实施方式的成膜方法的成膜装置的立体图。
[0047] 图9的(a)是作为比较例而制作的磁阻元件的AFM层及其晶粒的概要图，(b)是本实施方式的磁阻元件的AFM层及其晶粒的概要图。
[0048] 图10是相当于第一实施方式的图5的(f)、(g)的过程的概要图。
[0049] 图11是表示第二实施方式的磁传感器层叠体的完成形态的概要图。
[0050] 图12是示意性地表示第三实施方式所涉及的磁传感器层叠体的概要图。
[0051] 图13是表示第三实施方式所涉及的磁传感器层叠体相对于层叠方向垂直的轮廓的概要图。
[0052] 图14是表示在磁阻元件上配置光致抗蚀剂掩模而得到的磁传感器层叠体的概要图。
[0053] 图15是表示在场区域形成构成第三实施方式的磁传感器层叠体的硬偏置层叠体成膜的过程的工序图。
[0054] 图16是示意性地表示使用第三实施方式的成膜方法的成膜装置的立体图。
[0055] 图17是表示离子束蒸镀系统的一例的概要图。
[0056] 图18是表示硬偏置层叠体的层结构以及硬偏置层叠体的磁化环的概要图。
[0057] 图19是表示在Ta-N第二晶种层以及W-Ti底层上成膜的CoPt磁性层的XRD谱的说明图。
[0058] 图20是表示观察不到衬底垂直方向的取向的依据的说明图。
[0059] 图21是示意性地表示第四实施方式的成膜装置的概要图。
[0060] 图22是表示在第四实施方式的成膜方法中在场区域通过成膜形成硬偏置层叠体的过程的工序图。
[0061] 图23是表示使用第四实施方式的成膜装置的情况下的成膜状况的说明图。
[0062] 图24是表示第四实施方式的成膜方法中的修整过程的说明图。
[0063] 图25是表示第五实施方式的连续处理装置的装置结构例的俯视图。
[0064] 图26是表示以往的磁传感器层叠体相对于层叠方向垂直的方向的截面的概要图。
[0065] 图27是表示以往的磁传感器层叠体相对于层叠方向垂直的方向的截面的概要图。
[0066] 附图标记说明
[0067] 1、100：磁传感器层叠体；10：磁阻元件(读取堆栈)；10a、10b：接合壁面；11：预置晶种层；12：第三晶种层；13：反铁磁性强化层(反铁磁性层(AFM层))；14：合成反铁磁性层(シンセテイツクアンチフエロ )(SAF层)；14a：固定层(ピンド )；14b：耦合层；14c：参考层；15：隔板层；16：自由层；17、17a、17b：第三覆盖层；18：铁磁性堆栈(FM堆栈)；19：绝缘层；20：硬偏置层叠体(ハ一ドバイアス積 体)；21：底层；22：场区域；22a：第一磁性层；22b：第二磁性层；23：第一覆盖层；24：第二覆盖层；25：第二晶种层；
26：磁性层；31：衬底(底部屏蔽层)；32：顶部屏蔽层；41：光致抗蚀剂掩模；41a：修整掩模；51：成膜装置；52：衬底保持构件；53：快
门；54：狭缝；122：磁性层；IB：离子束；T：靶(タ一ゲツト)；71：成膜装置；72：靶保持构件(タ一ゲツトホルダ)；73：
阴极(カソ一ド)；74：衬底保持构件；75：快门；76：狭缝；81：连续处理装置；82：输送室；83：蚀刻
处理室；84：绝缘层成膜室；85：倾斜成膜室；86：IBD室；87：装载
锁定模
块。
具体实施方式
[0068] 下面，参照附图来说明本发明的实施方式，但是本发明并不限于本实施方式。
[0069] <第一实施方式>
[0070] [磁传感器层叠体的结构]
[0071] 首先，参照图1以及图2来说明具备磁阻元件的磁传感器层叠体的结构。图1是示意性地表示本实施方式所涉及的磁传感器层叠体的概要图。图2是表示本实施方式所涉及的磁传感器层叠体相对于层叠方向垂直的轮廓的概要图。
[0072] 如图1所示，本实施方式所涉及的磁传感器层叠体1在衬底31上的大致中央部具备磁阻元件(读取堆栈)10，该磁阻元件10包括组成不同的多个层叠膜，具有通过被施加磁场而电阻值变动的
磁阻效应。另外，磁传感器层叠体1在与上述读取堆栈10相对的两个接合壁面10a、10b侧方的场区域22中具备硬偏置层叠体20，该硬偏置层叠体20能够对上述读取堆栈10施加偏置磁场。这样，磁传感器层叠体在衬底31上具备单一或者多个读取堆栈10和硬偏置层叠体20，是对用于读取硬盘驱动器等的磁读取头的传感器进行划分之前的中间产品。
[0073] 图1例示的读取堆栈10是在自由层16的正下方具备氧化物势垒层(MgO)的磁隧道接合体(MTJ)。并不限于此，读取堆栈10也可以是具有非常低电阻的大部分为金属制的巨磁阻接合体(GMR)。
[0074] 具体地说，读取堆栈10例如被层叠在由NiFe等软磁性体构成的底部屏蔽层(衬底)31上，该读取堆栈10主要具备作为反铁磁性层的反铁磁性强化层(AFM层)13、合成反铁磁性层(SAF层)14、隔板层15以及铁磁性自由层16。
[0075] AFM层13例如由IrMn等反铁磁性体形成。AFM层13例如根据需要隔着含有未图示的Ta等的预置晶种层以及含有Ru等的第三晶种层而层叠在上述底部屏蔽层31上。
[0076] SAF层14包括两个铁磁性体层14a、14c，该两个铁磁性体层14a、14c隔着较薄的耦合层(非磁性层或者隧道绝缘体层)14b而逆向耦合。SAF层14的铁磁性体层包括固定层14a和参考层14c，该固定层14a与AFM层13接触，该参考层14c与耦合层14b接触。
[0077] 隔板层15包括非磁性层或者隧道绝缘体层，例如由MgO等氧化物层形成。
[0078] 自由层16例如由CoFeB等铁磁性体形成，也可以是在CoFeB等铁磁性体层上层叠了Ta层、NiFe层而得到的层。自由层16被施加偏置磁场而取向为与参考层14c成直角。根据该配置，能够提高传感器灵敏度，对于来自存储介质的外部磁场提供线性响应。还将偏置磁场称为“硬偏置”，期望在硬盘驱动器寿命的整个期间内被保持为固定。并且硬偏置防止在自由层16形成磁区。通过了读取堆栈10的磁阻变化由参考层14c与自由层16之间的磁化的相对方向来决定。
[0079] 根据需要，例如利用从Cr、Ru、Ta、Ti、它们的合金群以及C等中选择的未图示的第三覆盖层(图6的17)来覆盖自由层16。
[0080] 在此，至少固定层14a、隔板层15以及自由层16的接合体为铁磁性堆栈(FM堆栈)18。FM堆栈18也有时包含未图示的第三覆盖层(图6的17)。本实施方式的读取堆栈10在AFM层13上的一部分具备FM堆栈18，将沿着其接合壁面10a、10b相对的方向(与纸面平行的方向)的FM堆栈18最上表面的宽度WF设定为小于沿着相同方向的AFM层13的最上表面的宽度WA。即，读取堆栈10例如形成为在截面较宽幅的梯形状的AFM层13上层叠宽度小于该AFM层13的梯形状的FM堆栈18而成的台阶形状。在以与纸面平行的面切分磁传感器层叠体1来设为条高度(在图1中深度方向)h的磁读取头用传感器的情况下，FM堆栈18最上表面的宽度WF为头宽度，因此优选为20nm～30nm。另外，AFM层13的最上表面的宽度WA优选为FM堆栈18最上表面的宽度WF的2.5倍以下。当WA超过2.5倍的WF时，场区域22减小，有可能无法充分地对读取堆栈10施加偏置磁场。
[0081] 如上所述，在衬底31上方的场区域22通过成膜形成硬偏置层叠体20，该硬偏置层叠体20包含具备磁性粒子的第一和第二磁性层22a、22b，该磁性粒子具有结晶c轴。第一磁性层22a层叠成与读取堆栈10的接合壁面10a、10b相连接，第二磁性层22b层叠在第一磁性层22a上。
[0082] 第一磁性层22a以及第二磁性层22b例如由从Co-Pt、Co-Cr-Pt以及它们的合金群中选择的具有六方晶体结构(hcp)的合金(永久
磁铁)形成。并不限于此，第一磁性层22a也可以由从Fe-Pt、Co-Pt以及它们的合金群中选择的面心四方晶体结构(fct)的合金形成。
[0083] 参照图1以及图2来说明第一磁性层22a以及第二磁性层22b的结晶c轴方向(即，晶粒磁化轴)。此外，图2中的ABS表示气垫面(浮上面)，hF、hA分别表示FM堆栈18、AFM层13的条高度(图1中深度方向)，hF＝hA。图2中的读取堆栈10的自由层16上的箭头表示通过由硬偏置层叠体20施加偏置磁场而例如自由层16被磁化为向右侧的状态。
[0084] 由于存在交换耦合，相邻的磁化被取向为相互更加平行。在本实施方式的磁传感器层叠体1中，在远离读取堆栈10的场区域22中，第二磁性层22b中的结晶c轴方向(即，晶粒磁化轴)在膜面内二维(2D)随机分布。另一方面，在读取堆栈10的接合壁面10a、10b的台阶形状部分中，不仅FM堆栈18的壁附近的第一磁性层22a的结晶c轴成为一维取向(1D1)，AFM层13的壁上的第一磁性层22a的结晶c轴也成为一维取向(1D1)。该方向在膜面内与ABS面平行，相对于接合壁面10a、10b大致垂直。在AFM层壁上的第一磁性层22a上还层叠有第二磁性层22b，第二磁性层22b在第一磁性层22a上
外延生长，因此第一磁性层22a上的第二磁性层22b也一维(1D2)地排列。
[0085] 在场区域22的下部以及读取堆栈10的接合壁面10a、10b上例如配置有由Al2O3等构成的绝缘层19。该绝缘层在接合壁面处具有2～5nm的厚度。
[0086] 第一磁性层22a与第二磁性层22b隔着上述绝缘层19以及根据需要的底层21而层叠在作为衬底31的底部屏蔽层上。该底层21例如由从Cr、Cr-Mo、Cr-Ti、Nb、Ta、W以及它们的合金群中选择的体心立方晶体结构(bcc)的合金形成。该底层21例如在场区域处具有3～8nm的厚度，在接合壁面处具有小于3nm的厚度。
[0087] 除了上述底层21以外，也可以在该底层21上还具备未图示的第一晶种层而将底层构成为双层。即，场区域22以及读取堆栈10的接合壁面10a、10b还可以具备第一晶种层，该第一晶种层例如从CrB、CrTiB、MgO、Ru、Ta、Ti以及它们的合金群中选择而得到。该第一晶种层例如在场区域处具有小于1nm的厚度，在接合壁面处具有0.5～2nm的厚度。
[0088] 另外，根据需要，利用第一覆盖层23来覆盖场区域22以及接合壁面10a、10b，该第一覆盖层23例如从Cr、Ru、Ta、Ti、它们的合金群以及C中选择而得到。
[0089] 并且，磁传感器层叠体1在上述绝缘层19下方具备底部屏蔽层31，在上述第一覆盖层23上具备顶部屏蔽层32。这些屏蔽层31、32例如由NiFe等软磁性体形成。即，读取堆栈10与场区域22被夹持在两个较厚的软磁性屏蔽层31、32之间。这两个屏蔽层31、32之间成为引线间隙(RG)。
[0090] [磁传感器层叠体的成膜方法]
[0091] 接着，参照图3至图9来说明上述磁传感器层叠体1的作用，并且说明本实施方式所涉及的磁传感器层叠体1的成膜方法。
[0092] 图3是表示本实施方式所涉及的磁传感器层叠体1的成膜方法的过程的过程图。如图3所示，本实施方式所涉及的磁传感器层叠体1的成膜方法首先具有如下过程(步骤
1：下面标记为“S1”)：在衬底31上方成膜形成读取堆栈10，该读取堆栈10至少具备AFM层13和FM堆栈18。接着具有如下过程：在读取堆栈10上形成光致抗蚀剂掩模(PR)41的图案(S2)；以及对厚度与AFM层13的厚度大致相等的FM堆栈18的一部分进行蚀刻(S3)。
并且，具有如下过程：修整光致抗蚀剂掩模41的宽度(S4)；以及使用修整后的光致抗蚀剂掩模41a来对FM堆栈18和AFM层13进行蚀刻(S5)。然后，具有如下过程：通过成膜形成绝缘层19(S6)；在场区域22层叠硬偏置层叠体20(S7)；使表面平坦化(S8)；以及通过成膜形成第二覆盖层24和顶部屏蔽层32(S9)。
[0093] 并且，在场区域22层叠硬偏置层叠体20的过程(S7)具有以与衬底31的法线所成的成膜角度θ1(θ1＝0～25度)来成膜形成底层21的第一过程(S11)。另外，具有以与衬底31的法线所成的成膜角度θ2(θ2＝50～90度、优选50～80度)来成膜形成第一磁性层22a的第二过程(S12)。并且，具有以与衬底31的法线所成的成膜角度θ3(θ3＝0～25度)来成膜形成第二磁性层22b的第三过程(S13)。然后，具有以与衬底31的法线所成的成膜角度θ4(θ4＝0～45度)来成膜形成第一覆盖层23的第四过程(S14)。
[0094] 进一步参照图4以及图5来具体说明本实施方式所涉及的磁传感器层叠体1的成膜方法。图4以及图5是表示磁传感器层叠体1的具体成膜方法的说明图。
[0095] 如图4的(a)所示，关于磁传感器层叠体1的制作，首先在衬底31上方成膜形成成为读取堆栈10的AFM层13和FM堆栈18。作为衬底31，例如采用由NiFe等软磁性体构成的底部屏蔽层。如上所述，AFM层13例如由IrMn等反铁磁性体形成，根据需要，隔着含有Ta等的预置晶种层以及含有Ru等的第三晶种层而层叠在衬底31上。FM堆栈18至少由SAF层14、隔板层15以及自由层16等形成(参照图1)，根据需要，利用未图示的第三覆盖层(图6的17)来覆盖该FM堆栈18，该第三覆盖层例如从Cr、Ru、Ta、Ti、它们的合金群以及C中选择而得到。
[0096] 接着，在FM堆栈18上进行光致抗蚀剂(PR)掩模41的涂覆、图案形成以及显影。光致抗蚀剂掩模41用于在进行后述的蚀刻处理时对FM堆栈18的一部分进行掩模。后述的台阶形状的读取堆栈10中的AFM层13的宽度WA主要由该光致抗蚀剂掩模41的宽度尺寸来决定。
[0097] 接着，如图4的(b)所示，蚀刻去除被上述光致抗蚀剂掩模41覆盖的部分以外的FM堆栈18的表面侧，以与AFM层13的厚度大致相等的厚度停止蚀刻。蚀刻处理例如采用离子束蚀刻(IBE)或者
反应性离子蚀刻(RIE)等。然而，在IBE中，由于蚀刻后的材料再次蒸镀到光致抗蚀剂掩模41壁上而难以修整后述的光致抗蚀剂掩模41，因此优选利用无氧RIE来进行蚀刻。
[0098] 之后，如图4的(c)所示，例如使用氧
等离子体处理等，修整FM堆栈18上的光致抗蚀剂掩模41的宽度尺寸，使得将FM堆栈的宽度WA缩小到决定的宽度。将修整后的该光致抗蚀剂掩模41a作为用于对AFM层13和FM堆栈18进行蚀刻的掩模来使用。
[0099] 接着，如图4的(d)所示，将被上述修整掩模41a覆盖部分以外部分的FM堆栈18和AFM层13进行蚀刻去除。与上述同样地，蚀刻处理例如采用离子束蚀刻(IBE)或者
反应性离子蚀刻(RIE)等。蚀刻在底部屏蔽面停止，形成读取堆栈10，该读取堆栈10在AFM层13上的一部分具备FM堆栈18，是沿着接合壁面10a、10b相对的方向的FM堆栈18最上表面的宽度WF被形成为小于沿着相同方向的AFM层13最上表面的宽度WA的台阶形状。
[0100] 如图5的(e)所示，在蚀刻处理之后，在形成有台阶形状的读取堆栈10的衬底31(包含修整掩模41a的读取堆栈10及其接合壁面10a、10b的侧方)上覆盖绝缘层19。
为了限制电流流过传感器而成膜形成绝缘层19，例如优选使用氧化
铝(Al2O3)、
二氧化硅(SiO2)等氧化物或者Si3N4等氮化物等。绝缘层19的成膜例如使用物理气相生长法(PVD)、离子束蒸镀法(IBD)、
原子层蒸镀法(ALD)以及化学气相生长法(CVD)中的任一种成膜方法。ALD法、CVD法具有能够敷形成膜这种优点。
[0101] 接着，在上述绝缘层19的上方通过成膜形成硬偏置层叠体20。在基本的硬偏置层叠体20的情况下，首先在上述绝缘层19的上方通过成膜形成底层21，接着通过成膜形成磁性层22a、22b以及第一覆盖层23。底层21例如优选使用Cr或者W以及它们的合金等。优选例如通过IBD或者
离子化PVD或者
准直PVD等以相对于衬底31面大致垂直的角度(与衬底31的法线所成的角度、即成膜角度θ1＝0～25度)进行该底层21的成膜。底层21的大部分堆积在场区域22以及台阶形状的读取堆栈的
水平面上。
[0102] 接着，如图5的(f)所示，以倾斜成膜(与衬底31的法线所成的角度、即成膜角度θ2＝成膜角度50～90，优选50～80度)成膜形成第一磁性层22a。在结晶c轴相对于接合壁面10a、10b大致垂直排列的状态下，在接合壁面10a、10b以及其附近的场区域22的上方成膜形成该第一磁性层22a的大部分。
[0103] 并且，如图5的(g)所示，在第一磁性层22a的上方通过成膜形成第二磁性层22b。例如通过IBD或者离子化PVD或者准直PVD等以相对于衬底31面大致垂直的角度(与衬底31的法线所成的角度、即成膜角度θ3＝0～25度)进行第二磁性层22b的成膜。之后，为了保护第一以及第二磁性层22a、22b，或者作为蚀刻停止层或化学机械
研磨(CMP)停止层，在第二磁性层22b上以相对于衬底31面大致垂直的角度(与衬底31的法线所成的角度、即成膜角度θ4＝0～45度)通过成膜形成第一覆盖层23。
[0104] 然后，如图5的(h)所示，在成膜形成第一覆盖层之后，通过CMP或者锐角离子束蚀刻(IBE)等，按照图5的(g)中的虚线使表面平坦化。然后，通过成膜形成第二覆盖层24之后，形成顶部屏蔽32。
[0105] 图6是示意性地表示本实施方式所涉及的磁传感器层叠体1的完成形态的概要图。如上所述，该磁传感器层叠体1的读取堆栈10形成为台阶形状，第一台阶由AFM层13形成，第二台阶由宽度小于AFM层13的FM堆栈18形成。硬偏置层叠体20的与台阶形状的接合壁面10a、10b相接触的部分也具有对应的台阶形状。在该硬偏置层叠体20的台阶形状部分中，不仅FM堆栈18的壁附近的第一磁性层22a，AFM层13的壁上的第一磁性层22a的结晶c轴也相对于接合壁面10a、10b大致垂直地一维(1D1)排列。并且，第二磁性层22b在AFM层壁上的第一磁性层22a上外延生长，因此该一维(1D1)第一磁性层22a上的第二磁性层22b也一维(1D2)排列。这些一维(1D1、1D2)排列的磁性层具有将来自远离读取堆栈10的第二磁性层22b的磁通会聚到自由层的功能。因而，在场区域22中的读取堆栈10附近上述一维(1D1、1D2)磁性层的c轴被取向，因此偏置效应不太依赖于晶粒直径。并且，位于自由层16的端部的接合壁面的局部磁场即使在条高度(深度)减少的情况下，也具有变得更均匀的趋势。即，利用台阶形状的读取堆栈10和第一磁性层22a的倾斜成膜，能够扩大一维区域。
[0106] 通过图17例示的IBD、PVD等来达到上述磁性的取向。但是，在较大衬底(
晶圆：5～8英寸)的情况下，成膜的入射角度相对于衬底31面成为锐角，因此在CoPt成膜的初始阶段产生InBoard-OutBoard差(相对于读取堆栈的衬底中心方向侧和衬底外周侧的膜厚度差)。
[0107] 因此，在本实施方式的成膜方法中，使用图7以及图8示出的成膜装置。图7是示意性地表示使用本实施方式的成膜方法的成膜装置的概要图。图8是示意性地表示使用本实施方式的成膜方法的成膜装置的立体图。
[0108] 如图7以及图8所示，该成膜装置51例如是如下装置：通过IBD法在保持于衬底保持构件52上的衬底31上形成膜，在被倾斜保持的靶T的前方配置有狭缝快门53。衬底保持构件52具备未图示的直线移动部件，能够以与快门53的狭缝54
正交的方式沿直线移动。并且，该成膜装置51具备与读取堆栈10的接合壁面平行的细长的未图示的矩形阴极磁体。
[0109] 使用这种成膜装置51，在与图7的纸面呈直角的纵长靶T下方以固定速度移动或者扫描衬底31。如图8所示，读取堆栈10的接合壁面处于被配置成与纵长靶平行的状态。即，读取堆栈10的接合壁面10a、10b沿着图8中的y轴方向，例如如虚线A、B、B’、C、C’所示，沿着x轴方向被靶T溅射照射。
[0110] 如上述图4的(d)所示，在台阶形状的读取堆栈10的接合壁面10a、10b两侧设置有用于通过成膜形成硬偏置层叠体20的两个场区域22。在衬底31上以多个同样的布局平行地形成这种图案。即，在衬底上配置多个读取堆栈10，在位于各读取堆栈10两侧的场区域22以相同工序层叠硬偏置层叠体。
[0111] 首先相对于衬底31面大致垂直入射来成膜形成底层21。几乎所有成膜都在场区域22上完成，在读取堆栈10以及光致抗蚀剂掩模41a的壁上是非常薄的层。第一磁性层22a通过两个过程来形成。
[0112] 在第一过程中，一边在靶T下方以固定速度移动衬底31，一边相对于衬底31面以锐角在读取堆栈10的一侧接合壁面10a(或者10b)上形成薄膜直到从端至端成膜为止。接着，在第二过程中，使衬底31转动180度，在溅射磁通下使移动，使之能够以相同角度在另一侧接合壁面10b(或者10a)上成膜。最少通过次数为两次，但是只要两侧的最终厚度(15～40nm)相同，也可以增加通过(往复)次数。
[0113] 以与衬底31面大致垂直的角度通过成膜形成第二磁性层22b，除了入射角度以外能够通过与第一磁性层22a相同的方法形成。第一覆盖层(例如，Ta)与第二磁性层22b同样地形成。与接合壁面10a、10b或者光致抗蚀剂掩模壁上相比，该Ta更多地在场区域22上成膜。
[0114] 能够通过使用了现行的IBD或者
频率60MHz的RF溅射的离子化PVD来成膜形成底层21、第二磁性层22b以及第一覆盖层23。但是，要使用图7的成膜装置51，通过使用上述矩形靶T的方法来成膜形成第一磁性层22a。
[0115] 在本实施方式中，作为第一磁性层22a使用最常用的合金Co-Pt。Fe-Pt等其它材料也可以使用接合壁面上的面心四方晶体结构来生长，但认为需要200℃以上的温度。在这种情况下，如果在传感器层叠体的形成中使用硬掩膜和RIE(反应离子蚀刻)，则在成膜形成硬偏置层叠体时光致抗蚀剂掩模41a会消失，因此适于使用硬掩膜和RIE。
[0116] 能够使Co-Pt(0001)晶面在MgO(001)晶面或者Cr(002)晶面上生长。也就是说，能够将c轴(磁各向异性的方向)形成在与接合壁面大致垂直的方向上。
[0117] 此外，假设这些衬底31上的所有读取堆栈10以全部平行的方式被图案形成。另外，如图8所示，在成膜期间，读取堆栈10的接合壁面被保持为与矩形靶T平行。
[0118] 即，第一磁性层22a的成膜具有如下步骤：在上述靶T下方以固定速度直线地移动衬底31，在读取堆栈10的接合壁面10a、10b的一面进行成膜。接着，具有如下步骤：以衬底31的中央垂直轴为中心使衬底31转动180度，在上述靶T下方以固定速度直线地移动衬底31，在上述接合壁面10a、10b的另一面进行成膜。
[0119] 另一方面，如上所述，对底层21、第二磁性层22b以及第一覆盖层23进行成膜的成膜角度(溅射粒子等的入射角度)与形成第一磁性层22a的成膜角度不同。但是，在底层21、第二磁性层22b以及第一覆盖层23的情况下，也具有如下步骤：在上述靶T下方以固定速度直线地移动衬底31，在一侧的场区域22进行成膜。接着，具有如下步骤：以衬底31的中央垂直轴为中心使衬底31转动180度，在上述靶T下方以固定速度直线地移动衬底31，在另一侧的场区域22进行成膜。
[0120] 关于上述各过程以及场区域的层叠过程中的成膜方法的
算法，例如作为成膜控制程序安装到IBD系统的未图示的控制系统所具备的HDD、ROM等存储装置中，利用CPU适当地读取并执行。
[0121] 记录介质是能够由计算机读取的便携式记录介质，记录在记录介质中的成膜控制程序被安装到上述存储装置中。作为记录介质可举出compact flash(注册商标)、smart media(注册商标)、memory stick(注册商标)、多媒体卡、SD存储卡等快闪
存储器系列。另外，可举出micro drive(注册商标)等可换式硬磁盘系列、floppy(注册商标)盘等磁记录系列。并且，可举出MO等光磁记录系列、CD-R、DVD-R、DVD+R、DVD-RAM、DVD+RW(注册商标)、PD等光盘等。
[0122] 接着，在规定范围内划分出磁传感器层叠体1中的磁阻元件10的AFM层13，与不应用第一本发明的示例进行比较，研究第一本发明的作用效果。
[0123] 图9的(a)是作为比较例而制作出的磁阻元件的AFM层及其晶粒的概要图。关于图9的(a)示出的磁阻元件，FM堆栈的宽度WF＝AFM层的宽度WA＝80nm，FM堆栈的条高度hF＝AFM层的条纹度hA＝80nm。如图9的(a)所示，在80nm×80nm的范围内，AFM层13由十个晶粒构成。这些晶粒几乎都是通过其尺寸并且通过相互的交换耦合而稳定。当磁阻元件的尺寸减小到虚线所示30nm(宽度WF、WA)×40nm(条高度hF、hA)时，FM堆栈下方的AFM层13的晶粒减少到七个晶粒，其中的五个(描绘有灰色阴影的晶粒)尺寸变小，因此热不稳定。
[0124] 图9的(b)是本实施方式的磁阻元件的AFM层及其晶粒的概要图。如图9的(b)所示，示出FM堆栈18减小到与图9的(a)的FM堆栈18相同的尺寸(30nm(宽度WF)×40nm(条高度hF))，但是AFM层13沿着磁阻元件的宽度方向延伸的状态、即AFM层13的尺寸为80nm(宽度WA)×40nm(条高度hA)的状态。仅FM堆栈18下方的一个晶粒(描绘有灰色阴影的晶粒)潜在地不稳定。因而，通过扩大AFM层13的宽度WA，
热稳定性显著提高。
[0125] 如上所述，根据本实施方式的磁传感器层叠体1及其成膜方法，具备多层结构的FM堆栈18的宽度WF小于AFM层13的宽度WA的台阶形状的读取堆栈10。因而，由于增大了TPI并且减小了FM堆栈18的宽度WF，因此为了防止由热引起的不稳定性，要保持AFM层13的宽度WA或者AFM层13的宽度WA设计得更大。但是由于台阶形状的AFM层13和FM堆栈18，从接合壁面10a、10b附近向场区域22延伸的第一磁性层22a与AFM层13和多层结构的FM堆栈18的宽度差相应地变薄。
[0126] 在读取堆栈两侧的接合壁面10a、10b附近成膜的第一磁性层22a和第二磁性层22b的结晶c轴沿着ABS面延伸，起到取向为与接合壁面10a、10b大致垂直方向这种良好的效果。即，接合壁面附近的c轴一维(1D1、1D2)排列，将偏置磁场有效地会聚到自由层16。
一维(1D1、1D2)的磁性部分超过AFM层13的宽度WA而延伸。与此相对，远离读取堆栈两侧的接合壁面10a、10b的场区域22中的第二磁性层22b的c轴二维(2D)随机排列。认为远离该接合壁面10a、10b的区域的第二磁性层22b是由于第一晶种层和底层的倾斜入射(＞
50度)成膜而OR稍微提高，但是未必是由于磁性层的倾斜成膜而产生的。
[0127] <第二实施方式>
[0128] 接着，参照图10以及图11来说明第二实施方式的磁传感器层叠体100及其成膜方法。图10是相当于第一实施方式的图5的(f)、(g)的过程的概要图。图11是表示本实施方式的磁传感器层叠体的完成形态的概要图。此外，对与第一实施方式相同结构的部件附加相同的附图标记来进行说明。
[0129] 图10中的硬偏置层叠体20是通过以往的成膜方法、即以与衬底31面大致垂直的角度进行成膜而得到的。磁性层122形成为在宽度大于FM堆栈18的AFM层13的上方突出。通过平坦化处理来去除图10中的虚线上方的硬偏置层叠体20的一部分。
[0130] 为了防止这种平坦化处理之后磁性层122与空气接触，优选使用未图示的综合的全
真空成膜装置来进行。该成膜装置具备中央真空模块，该中央真空模块具有晶圆处理用
机器人，在该中央真空模块中具备BE以及PVD模块。
[0131] 一边使衬底31转动一边以锐角进行蚀刻来进行平坦化处理。之后，在PVD模块中对露出的磁性层122以及FM堆栈18覆盖第二覆盖层24。该第二覆盖层24作为保护层而发挥功能，并且还作为用于层叠顶部屏蔽层32的屏蔽层而发挥功能。平坦化处理还可以包含CMP工艺。另外，也可以在通过成膜形成第二覆盖层24和顶部屏蔽层32之前对氧化的磁性层122的表面进行蚀刻。
[0132] 如图11所示，与第一实施方式同样地，本实施方式的读取堆栈10在AFM层13上的一部分具备FM堆栈18，将沿着其接合壁面10a、10b相对的方向的FM堆栈18最上表面的宽度WF设定为小于沿着相同方向的AFM层13最上表面的宽度WA。即，读取堆栈10形成为例如在截面较宽的台阶形状的AFM层13上层叠了宽度比该AFM层13窄的台阶形状的FM堆栈18而成的台阶形状。
[0133] 在本实施方式中，上述接合壁面10a、10b附近的磁性层122的c轴取向为沿着AB S面。即，上述接合壁面10a、10b附近的磁性层122的c轴相对于AFM层13以及FM堆栈18的接合壁面10a、10b两者大致垂直且一维(1D)地排列，从而将偏置磁场有效地会聚到自由层16。该一维(1D)的磁性层部分超过AFM层13的宽度WA而延伸。与此相对，远离上述接合壁面10a、10b的场区域22中的磁性层122的c轴二维(2D)随机排列。因而，本实施方式的磁传感器层叠体100基本上起到与第一实施方式相同的作用效果。
[0134] <第三实施方式>
[0135] [磁传感器层叠体的结构]
[0136] 首先，参照图12以及图13来说明具备磁阻元件的磁传感器层叠体的结构。图12是示意性地表示本实施方式所涉及的磁传感器层叠体的概要图。图13是表示本实施方式所涉及的磁传感器层叠体的与层叠方向垂直的轮廓的概要图。
[0137] 如图12所示，本实施方式所涉及的磁传感器层叠体1在衬底31上的大致中央部具备磁阻元件(读取堆栈)10，该磁阻元件10由组成不同的多个层叠膜构成，具有通过施加磁场而电阻值变动的磁阻效应。另外，磁传感器层叠体1在上述读取堆栈10的相对的两个接合壁面10a、10b的侧方的场区域22中具备硬偏置层叠体20，该硬偏置层叠体20对上述读取堆栈10施加偏置磁场。这样，磁传感器层叠体1在衬底31上具备单一或者多个读取堆栈10和硬偏置层叠体20，是对用于读取硬盘驱动器等的磁读取头的传感器进行划分之前的中间产品。
[0138] 图12例示的读取堆栈10是在自由层16的正下方具备氧化物势垒层(MgO)的磁隧道接合体(MTJ)。并不限于此，读取堆栈10也可以是具有较低电阻的电流垂直于平面(CPP)型的巨磁阻接合体(GMR)。
[0139] 具体地说，读取堆栈10例如被层叠在由NiFe等软磁性体构成的底部屏蔽层(衬底)31上，主要具备作为反铁磁性层的反铁磁性强化层(AFM层)13、合成反铁磁性层(SAF层)14、隔板层15以及铁磁性自由层16。
[0140] AFM层13例如由IrMn等反铁磁性体形成。AFM层13例如根据需要隔着未图示的由Ta等构成的预置晶种层(图14的11)以及由Ru等构成的第三晶种层(图14的12)而层叠在上述底部屏蔽层31上。
[0141] SAF层14包括两个铁磁性体层14a、14c，该两个铁磁性体层14a、14c通过较薄的耦合层(非磁性层或者隧道绝缘体层)14b而逆向耦合。SAF层14的铁磁性体层包括固定层14a和参考层14c，该固定层14a与AFM层13接触，该参考层14c与耦合层14b接触。
[0142] 隔板层15包括非磁性层或者隧道绝缘体层，例如由MgO等氧化物层形成。
[0143] 自由层16例如由CoFeB等铁磁性体形成，也可以是在CoFeB等铁磁性体层上层叠了Ta层、NiFe层而得到的层。自由层16被施加偏置磁场而取向为与参考层14c成直角。根据该配置，能够提高传感器灵敏度，对来自存储介质的外部磁场提供线性响应。还将偏置磁场称为“硬偏置”，期望在硬盘驱动器的寿命期间被保持为固定。并且硬偏置防止在自由层16形成磁区。通过了读取堆栈10的磁阻变化由参考层14c与自由层16之间的磁化的相对方向来决定。
[0144] 根据需要，例如利用从Cr、Ru、Ta、Ti、它们的合金群以及C等中选择的未图示的第三覆盖层(图14的17a、17b)来覆盖自由层16。
[0145] 如上所述，在衬底31上的场区域22上通过成膜形成硬偏置层叠体20，该硬偏置层叠体20包含具备晶粒的磁性层26，该晶粒具有结晶c轴。
[0146] 如图13所示，在本实施方式的磁传感器层叠体1中，在远离读取堆栈10的场区域22中，磁性层26的c轴(晶粒磁化轴)成为一维取向(1D)。该磁性层26的c轴的取向在其膜面内沿着ABS面，与接合壁面10a、10b大致垂直。
[0147] 再次参照图12，磁性层26例如由从Co-Pt、Co-Cr-Pt以及它们的合金群中选择的具有六方晶体结构(hcp)的合金形成。并不限于此，磁性层26也可以由从Fe-Pt、Co-Pt以及它们的合金群中选择的面心四方晶体结构(fct)的合金形成。
[0148] 在本实施方式中，在底部屏蔽层31上至少隔着底层21和绝缘层19而层叠磁性层26。根据需要而层叠绝缘层19。
[0149] 绝缘层19被配置在场区域22下部以及读取堆栈10的接合壁面10a、10b上，例如由Al2O3或者SiO2等氧化物或者氮化物等形成。该绝缘层19例如在场区域22具有2～10nm的厚度，在接合壁面具有2～5nm的厚度。
[0150] 底层21例如由从W-Ti、RuAl、CrNb、Cr-Ti、Cr-Mo等Cr、Ti、Nb、Ta、W、Ru、Al以及它们的合金群中选择的体心立方晶体结构(bcc)的合金形成。该底层21例如在场区域具有3～8nm的厚度，在接合壁面具有小于3nm的厚度。
[0151] 优选在绝缘层19上隔着第二晶种层25来成膜形成该底层21。第二晶种层25例如由Ta-N、Nb-N或者RuAl-N等金属氮化物、Co-W形成。该第二晶种层25例如在场区域具有3～8nm的厚度，在接合壁面具有小于3nm的厚度。
[0152] 并且，根据需要，例如利用从Cr、Ru、Ta、Ti、它们的合金群以及C中选择的第一覆盖层23来覆盖磁性层26。
[0153] 并且，磁传感器层叠体1在上述绝缘层19下具备底部屏蔽层31，在上述第一覆盖层23上具备顶部屏蔽层32。这些屏蔽层31、32例如由NiFe等软磁性体形成。即，读取堆栈10与硬偏置层叠体20被夹持在两个较厚的软磁性屏蔽层31、32之间。这些屏蔽层31、32之间成为引线间隙(RG)。
[0154] [磁传感器层叠体的成膜方法]
[0155] 接着，参照图7以及图14至图20说明本实施方式的磁传感器层叠体1的成膜方法，并且说明上述磁传感器层叠体1的作用。图14是表示在磁阻元件上配置光致抗蚀剂掩模而得到的磁传感器层叠体的概要图。图15是表示在场区域成膜形成构成本实施方式的磁传感器层叠体的硬偏置层叠体的过程的工序图。
[0156] 如图14以及图15所示，首先在衬底31上层叠构成读取堆栈10的多个层来制作磁传感器层叠体1(S21)。作为衬底31例如采用包括NiFe等软磁性体的底部屏蔽层。此外，例如根据需要在底部屏蔽层(衬底)31上隔着由Ta等构成的预置晶种层11以及由Ru等构成的第三晶种层12来层叠构成读取堆栈10的AFM层13。
[0157] 接着，在进行光致抗蚀剂(PR)的涂覆、图案形成以及显影之后，将光致抗蚀剂作为掩模41而进行蚀刻处理，从而形成截面形状呈台阶形状的读取堆栈10(S22)。光致抗蚀剂掩模41用于在进行蚀刻处理时对读取堆栈10的一部分进行掩模。蚀刻处理例如采用离子束蚀刻(IBE)或者反应性离子蚀刻(RIE)。在使用RIE的情况下，也可以在读取堆栈结构层上形成硬掩膜。在这种情况下，光致抗蚀剂掩模41被使用于最初形成硬掩膜，在对上述读取堆栈结构层进行蚀刻之前，通过氧气灰化处理工艺等来去除。
[0158] 在进行蚀刻处理之后，在包含光致抗蚀剂掩模41的读取堆栈10及其接合壁面10a、10b的侧方覆盖绝缘层19(S23)。绝缘层19的覆盖优选使用Al2O3或者SiO2等氧化物绝缘体(3～5nm)，例如使用物理气相生长法(PVD)、离子束蒸镀法(IBD)、原子层蒸镀法(ALD)或者化学气相生长法(CVD)等成膜方法。ALD法、CVD法具有能够进形成膜这种优点。
[0159] 接着，在上述绝缘层19上成膜形成硬偏置层叠体20的薄膜。在本实施方式的硬偏置层叠体20的情况下，在上述绝缘层19上方通过成膜形成第二晶种层25和底层21(S24以及S25)，接着成膜形成磁性层26和第一覆盖层23(S26)。
[0160] 具体地说，首先在上述绝缘层19上以与衬底31的法线成超过45度而不足90度的成膜角度、优选60～75度的成膜角度，沿着接合壁面的方向通过倾斜成膜形成第二晶种层25(S24)。该第二晶种层25例如由Ta-N等金属氮化物形成，也可以在处理气体(Ar等)和N2气体气氛中进行反应性成膜，在这种情况下的N2的部分压力优选为10～30％。或者也可以使用氮化物靶来成膜形成第二晶种层25。
[0161] 接着，在该第二晶种层25上以与衬底31的法线成超过45度而不足90度的成膜角度、优选50～70度的成膜角度，沿着接合壁面的方向通过倾斜成膜形成底层21(S25)。
[0162] 在本实施方式中，使用图7以及图16示出的成膜装置来倾斜成膜形成第二晶种层25和底层21。图7是示意性地表示使用本实施方式的成膜方法的成膜装置的概要图。图
16是示意性地表示使用本实施方式的成膜方法的成膜装置的立体图。
[0163] 如图7以及图16所示，该成膜装置51例如是如下装置：通过IBD法在保持于衬底保持构件52上的衬底31上形成膜，在被倾斜保持的靶T的前方配置有狭缝快门53。衬底保持构件52具备未图示的直线移动部件，能够以与快门53的狭缝54正交的方式直线地移动。使用这种成膜装置51，在与图7的纸面成直角的纵向靶T下方以固定速度移动或者扫描衬底31。
[0164] 如图16所示，读取堆栈10的接合壁面处于被配置成与纵向靶垂直的状态。即，读取堆栈10的接合壁面10a、10b沿着图16中的y轴方向，例如如虚线A、B、B’、C、C’所示，沿着y轴方向被靶T溅射照射。
[0165] 在衬底31上以多个同样的布局平行地形成这种读取堆栈10的图案。即，在衬底31上配置多个读取堆栈10，在位于各读取堆栈10两侧的场区域22中以相同工序成膜形成第二晶种层25和底层21。
[0166] 由该成膜装置51通过两个过程来进行倾斜成膜。即，在第一过程中，一边在靶T下方以固定速度移动衬底31，一边在元件接合壁面10a、10b和场区域22上进行倾斜成膜直到从衬底31的端至端成膜为止。接着，在第二过程中，使衬底31转动180度，一边在靶T下方使移动，一边在元件接合壁面10a、10b和场区域22上进行倾斜成膜。最少通过次数为至少是往复这两次，但是也可以增加通过(往复)次数。这样，通过成膜形成第二晶种层25和底层21，能够使膜厚均匀地成膜。
[0167] 并且，在底层21上以与衬底31的法线成0～30度的成膜角度来成膜形成磁性层26(S26)。在本实施方式中，以接近于与衬底31面大致垂直的角度来成膜形成磁性层26，因此能够使用图17示出的现行的离子束蒸镀(IBD)系统或者离子化PVD来成膜。图17是表示IBD系统的一例的概要图。
[0168] 如图17所示，该IBD系统61具备：束照射装置62，其向靶T照射离子束；转动轮63，其装载多个靶T；以及衬底保持构件64，其保持衬底31。
[0169] 束照射装置62的离子束IB通过电偏置的网格G而从等离子体源引出，朝向照射靶T。通过使束IB朝向特定的角度，能够使几乎所有的溅射粒子蒸镀到衬底保持构件64上的衬底31。
[0170] 转动轮63呈多角形状(例如六角形状)，具有靶装载面63a，在这些装载面63a上装载靶T。作为靶材料例如采用CoPt等。转动轮63进行转动以使通过离子束IB而被溅射的靶材料朝向衬底31并与衬底31相对。此外，靶装载面63a的大小通常为40cm×30cm。
[0171] 衬底保持构件64在与转动轮63上的照射靶T相对的台64a上保持衬底31。该衬底保持构件64构成为能够通过未图示的转动驱动部件而转动，为了提高成膜的均匀性，在蒸镀中转动衬底31。另外，衬底保持构件64能够使台64a倾斜来变更衬底31相对于来自照射靶T的入射粒子的角度。
[0172] 此外，能够将从衬底31至照射靶的距离设为例如大于40cm。该距离越大，入射粒子的平行照射越得到改善，但是会变得无法良好地使用靶，使真空室变大。
[0173] 接着，在磁性层26上以与衬底31的法线成0～30度的相对于衬底面大致垂直的成膜角度来成膜形成第一覆盖层23(S27)。
[0174] 如上所述，以相对于衬底面大致垂直的角度通过成膜形成磁性层26和第一覆盖层23，因此能够通过图17例示的现行的IBD、PVD等来成膜。但是，在较大衬底(5～8英寸)31的情况下，容易产生IB-OB(内板-外板)的问题。
[0175] 因此，通过使用图7以及图8示出的成膜装置51往复成膜来形成磁性层26和第一覆盖层23，能够消除IB-OB(内板-外板)的问题。具体地说，在沿着衬底31的长度方向、即与图8示出的上述磁阻元件10的接合壁面平行的细长的靶下方，以固定速度直线地移动衬底31，而在一侧的场区域22通过成膜形成磁性层26和第一覆盖层23。接着，以衬底31的中央垂直轴为中心将衬底31转动180度，在上述靶下方，以固定速度直线地移动衬底31，而在另一侧的场区域22进行成膜。
[0176] 最后，在对读取堆栈10和硬偏置层叠体20的表面进行平滑化处理之后(S28)，在上述第一覆盖层23上配置例如由NiFe等软磁性体构成的顶部屏蔽层32。即，读取堆栈10和硬偏置层叠体20被两个较厚的软磁性屏蔽层31、32夹持。
[0177] 本实施方式的成膜方法的算法例如作为成膜控制程序安装到上述成膜装置51等的未图示的控制系统所具备的硬盘、ROM等存储装置，由CPU适当地读取并执行。
[0178] 记录介质是能够由计算机读取的便携式记录介质，记录到记录介质的成膜控制程序被安装到上述存储装置中。作为记录介质可举出compact flash(注册商标)、smart media(注册商标)、memory stick(注册商标)、多媒体卡、SD存储卡等快闪存储器系列。另外，可举出micro drive(注册商标)等可换式硬磁盘系列、floppy(注册商标)盘等磁记录系列。并且，可举出MO等光磁记录系列、CD-R、DVD-R、DVD+R、DVD-RAM、DVD+RW(注册商标)、PD等光盘等。
[0179] 图18是表示硬偏置层叠体的层结构以及硬偏置层叠体的磁化环的概要图。在图18中，(a)是硬偏置层叠体的层结构，为从上层起是第一覆盖层23(WTi)3nm/磁性层26(CoPt)20nm/底层21(WTi)4nm/第二晶种层25(Ta-N)3、4、5nm/热氧化膜/衬底31(Si)的结构。(b)与底层21(WTi)8nm/衬底31(SiO2)上的二维各向同性CoPt磁性层26对应。
并且，(c)～(e)表示(a)示出的WTi/TaN上的取向型的20nm厚的CoPt硬偏置膜的磁化环。在此，磁性层26的膜厚度为10～30nm。
[0180] 如图18的(c)～(e)所示，OR随着第二晶种层25的厚度t1(Ta-N)的增加而增加，对于t1＝4nm观察到稍微高的Hc。要关注的是第二晶种层25和底层21的合计厚度小于10nm，即使以接近于与衬底面大致垂直的角度来成膜形成磁性层26，也提高了方形性。并且，对于t1＝4以及5nm，观察到实测值1.6这种超过1.5的较大的矫顽力取向比(OR值)和实测值大约为0.95这种超过0.9的矩形比。此外，当在得到磁各向异性的膜中测量磁化容易轴时，通常矩形比接近1，相反磁化困难轴侧的矩形比变低。
[0181] 在本实施方式中，在Ti结构比为10原子％＜Ti＜30原子％、优选10原子％的W-Ti的底层21时，发现了以特别小厚度值成为OR＞1的最佳结果。
[0182] 实际上，当使用CrTi和CrMo这种Cr合金作为第二晶种层25时，OR或者矫顽力Hc明显减小。另一方面，如Shibamoto等关于介质用途报告那样，CrNb(Nb的结构比大约30原子量％)会使OR大于1并且示出与图18的(b)大致相同的磁性环形状。
[0183] 接着，使用XRD(X射线衍射装置)测量数据等来研究本实施方式的成膜方法中的结晶生长。图19是表示在Ta-N第二晶种层25以及W-Ti底层21上成膜的CoPt磁性层26的XRD谱的说明图。此外，硬偏置层叠体20的层结构为从上层起是第一覆盖层23/磁性层26(CoPt)20nm/底层21(WTi)5nm/第二晶种层25(Ta-N)5nm/热氧化膜/衬底31(Si)的层结构。另外，第二晶种层25(Ta-N)是以70度的成膜角度来沿着接合壁面的方向被倾斜成膜，底层21(WTi)是以60度的成膜角度来沿着接合壁面的方向被倾斜成膜，磁性层26(CoPt)是以接近于与衬底31面大致垂直的角度来成膜。
[0184] 根据图19的XRD数据可知，通过倾斜成膜形成第二晶种层25和底层21，则即使以大致接近垂直的角度来成膜形成磁性层26(CoPt)，磁性层26的c轴在膜面内也沿着ABS面取向一维(1D)。在XRD数据中能够确认Co(100)的峰值，因此能够判断这些。
[0185] 另一方面，图19的Co(002)的峰值表示衬底垂直方向的取向，是从测量的特性上被表现的峰值，通过确认图18的(c)、(d)的
磁滞回线，可知没有衬底垂直方向的取向。这是由于，在取向为衬底垂直方向的情况下，会出现图20的虚线L示出的磁滞回线。
[0186] 如上所述，根据本实施方式，通过实现第二晶种层25以及底层21的材质、膜厚、溅射入射角度的最佳化，能够提高磁性层26的磁各向异性。这样在上述第二晶种层25和底层21上形成的磁性层26是六方晶体结构(hcp)的Co-Pt系列合金，在层内不存在间隙。并且，具有具有(10.0)晶面，在磁性层26的膜面内，磁性层26的c轴沿着ABS面而一维取向(1D)，具有超过0.9的矩形比。即，在磁性层26的膜面内，磁性层26的c轴取向为与接合壁面大致垂直的方向，因此能够使磁通会聚到读取堆栈10。
[0187] <第四实施方式>
[0188] 接着，参照图21来说明使用第四实施方式的成膜方法的成膜装置。图21是示意性地表示本实施方式的成膜装置的概要图。此外，对与第三实施方式相同的结构要素附加相同的附图标记来进行说明。
[0189] 如图21所示，本实施方式的成膜装置71具备：靶保持构件72，其保持靶T；阴极73，其前面具备该靶保持构件72；以及衬底保持构件74，其保持衬底31。并且，该成膜装置
71在靶T与衬底31之间具备截面呈圆弧形状的快门75，该快门75具有狭缝76。
[0190] 衬底保持构件74的后端侧具备与靶T的长度方向平行的未图示的转动轴，在成膜工艺中，使衬底31绕该轴周围转动(P1)。并且，该衬底保持构件74构成为能够以z 1轴为中心进行转动。
[0191] 阴极73的后端侧具备与靶T的长度方向平行的未图示的转动轴，在成膜工艺中，靶T绕该轴周围摇动(P2)。衬底31的摇动(P1)和靶T的摇动(P2)在相反方向上摇动。
[0192] 此外，快门75沿着其周方向摇动(P3)，在成膜工艺前后能够关闭狭缝76。
[0193] 接着，说明本实施方式的磁传感器层叠体1的成膜方法。图22是表示在本实施方式的成膜方法中在场区域形成硬偏置层叠体的薄膜的过程的工序图。图23是表示使用本实施方式的成膜装置的情况下的成膜状况的说明图。图24是表示本实施方式的成膜方法中的修整过程的说明图。
[0194] 如图22以及图23所示，关于在场区域22形成硬偏置层叠体20的薄膜的工序的具体过程，首先，使用上述成膜装置71，以与衬底31的法线成超过45度而不足90度的成膜角度、优选60～75度的成膜角度来沿着接合壁面的方向通过倾斜成膜形成第二晶种层25(S31)。在成膜工艺中，使衬底31和靶T向相反方向上摇动，但是在摇动中不转动衬底
31。在成膜工艺完成一次之后，使衬底31沿着z1轴转动180°，再次进行摇动。此外，有时在溅射粒子S相对于衬底31所形成的角度从θ变化至-θ的情况下使用一次摇动。
[0195] 接着，使用上述成膜装置71，以与衬底31的法线成超过45度而不足90度的成膜角度、优选50～70度的成膜角度来沿着接合壁面的方向通过倾斜成膜形成底层21(S32)。在这种情况下也同样地，在成膜工艺完成一次之后，使衬底31沿着z1轴转动180°，再次进行摇动。
[0196] 当使用纵向靶T并通过上述成膜装置71进行成膜时，接合壁面10a、10b两侧的膜厚差有可能变得较明显。图23是与八英寸衬底31上的图案有关的计算出的轮廓。靶T的长度是450nm，靶T与衬底31的间隔为100mm。接合壁面10a、10b上的膜厚为远离这些壁面的场区域22上的膜厚的大约35％左右。例如在第二晶种层25与底层21的合计膜厚为10nm的情况下，该厚度为3.5nm。当加上3～5nm的绝缘层的厚度时，磁性层26与读取堆栈10之间的距离大约成为两倍。这使磁场偏置效应降低。如图24所示，为了减小接合壁面10a、10b两侧的厚度差，优选对接合壁面10a、10b上的第二晶种层25和底层21的厚侧进行IBE处理来进行修整。如果进行锐角蚀刻，与场区域22上的膜相比，能够选择性地蚀刻接合壁面10a、10b上的膜。
[0197] 即，如图23的(b)所示，在与摇动(Pan)方向正交的方向上，接合壁面两侧的厚度产生偏置(1.0∶1.30或者1.30∶1.0)。因此，如图24所示，以与衬底31的法线成超过60度而不足90度的成膜角度、优选80度以下的成膜角度来对接合壁面厚侧的第二晶种层
25和底层21进行离子束蚀刻(IBE)，进行修整使得两侧的厚度相等(S33)。
[0198] 并且，以与衬底31的法线成0～30度成膜角度的接近于与衬底31面大致垂直的成膜角度来成膜形成磁性层26(S34)。对于磁性层26的成膜，也能够使用上述成膜装置71，在不产生IB-OB(内扳-外板)的问题的情况下，以接近于与衬底31面大致垂直的角度进行成膜。或者在能够将底层21的表面保持在真空气氛的情况下，也可以过渡到IBD或者离子化PVD模块那样的其它室来进行磁性层26的成膜(参照第三实施方式)。
[0199] 最后，以与衬底31的法线成0～30度的接近于与衬底31面大致垂直的成膜角度来成膜形成第一覆盖层23(S35)。
[0200] 本实施方式的成膜方法的算法例如作为成膜控制程序安装到上述成膜装置71的未图示的控制系统所具备的硬盘、ROM等存储装置，有CPU适当地读取并执行。
[0201] 记录介质是能够由计算机读取的便携式记录介质，记录到记录介质的成膜控制程序被安装到上述存储装置中。作为记录介质可举出第三实施方式所例示的介质。
[0202] 本实施方式的成膜方法起到与第三实施方式的成膜方法基本相同的作用效果。特别是，在本实施方式中，由于增加了进行IBE处理的过程而使过程增加，但是起到能够对第二晶种层25和底层21的膜厚进行控制这种特有的效果。
[0203] <第五实施方式>
[0204] 第五实施方式是将上述成膜方法应用于连续处理装置的情况下的应
用例。图25是表示本实施方式的连续处理装置的装置结构例的俯视图。此外，对与第三实施方式相同的结构要素附加相同的附图标记来进行说明。
[0205] 如图25所示，连续处理装置81在中央具备能够排成真空的输送室(芯室)82，在该输送室82内具备由搬运机器人等构成的未图示的
输送机构。在该输送室82通过未图示的闸
阀内与四基室83～86相连接。具体地说，在输送室82通过闸阀分别与进行离子束蚀刻处理(IBE)的蚀刻处理室83和成膜形成绝缘层19的成膜室84相连接。并且，在输送室82通过闸阀分别与进行入射控制型溅射处理(CIS)的倾斜成膜室85和通过离子束蒸镀法(IBD)/离子化物理气相蒸镀法(iPVD)进行成膜的成膜室86相连接。并且，在输送室82与用于在真空空间与空气之间取出和放入衬底31的两基装载锁定模块87相连接。
[0206] 如图25所示，关于该连续处理装置81的处理工序的具体过程，首先，通过装载锁定模块87将包含读取堆栈构成层以及显影后的光致抗蚀剂41的衬底盒导入到主装置内。然后，通过输送室82内的搬运机器人将单一衬底31移送到蚀刻处理室83，由此形成读取堆栈10。在形成读取堆栈10之后，将衬底31移送到绝缘层成膜室84，从而成膜形成绝缘层
19。此外，也可以通过衬底偏置工艺而稍微进行Ar蚀刻。
[0207] 在形成绝缘层19的薄膜之后，将衬底31移送到倾斜成膜室85，倾斜形成第二晶种层25和底层21的薄膜。然后，将衬底31再次移送到蚀刻处理室83，通过IBE来对接合壁面10a、10b一侧的第二晶种层25和底层21的厚侧进行修整。
[0208] 接着，将衬底31移送到倾斜成膜室85或者移送到IBD/iPVD成膜室86，以接近于与衬底面大致垂直的角度成膜形成磁性层26和第一覆盖层23。
[0209] 最后，将衬底31再次返回到蚀刻处理室83来实施平坦化处理或者移送到搬出侧的装载锁定模块87，在外部通过CMP等来实施平坦化处理。
[0210] 本实施方式的成膜方法起到与第三实施方式的成膜方法基本相同的作用效果。特别是，在本实施方式中，起到能够在真空气氛下连续进行处理这种特有的效果。
[0211] 以上，说明了本发明的优选实施方式，但是这些是用于说明本发明的例示，没有仅由该实施方式限定本发明的范围的意思。本发明在不脱离其宗旨的范围内能够以与上述实施方式不同的各种方式实施。
[0212] 例如，在上述实施方式中，说明了通过IBD进行成膜的成膜方法，但是还能够应用于PVD等其它成膜方法。
