分离栅极快闪存储器单元及其制作方法
专利汇可以提供分离栅极快闪存储器单元及其制作方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种分离栅极快闪 存储器 单元及其制作方法。该分离栅极快闪存储器单元的特征为具有一圆弧形状的浮置栅极及一 侧壁 子结构的控制栅极。该圆弧形状的浮置栅极于快闪存储器单元进行一数据抹除时可提供稳定的抹除 电压 ，以提高快闪存储器元件可靠度。，下面是分离栅极快闪存储器单元及其制作方法专利的具体信息内容。
1.一种具有圆弧形状浮置栅极的分离栅极快闪存储器单元，包含有：
一半导体衬底，该半导体衬底中包含有二掺杂区，作为该快闪存储器 单元的源极与漏极；
一隧穿氧化层，位于该半导体衬底之上；
一浮置栅极，位于该隧穿氧化层之上，该浮置栅极的二侧具有圆弧形 状的轮廓；
一介电层，覆盖于该浮置栅极表面，用来隔绝该浮置栅极与其他导电 层；以及
一控制栅极，该控制栅极是一位于该浮置栅极的一侧的侧壁子结构。
2.如权利要求1所述的快闪存储器单元，其中该半导体衬底是一P型 硅衬底。
3.如权利要求1所述的快闪存储器单元，其中该些掺杂区是n型掺杂 区。
4.如权利要求1所述的快闪存储器单元，其中该介电层包含一由原生 氧化层/氮化层/硅氧层共同组成的ONO层设于该浮置栅极与该控制栅极之 间。
5.如权利要求1所述的快闪存储器单元，其中该介电层包含一氧化层 覆盖于该浮置栅极上方，且该侧壁子结构的高度约略切齐于该氧化层的高 度。
6.一种制作圆弧形状浮置栅极的分离栅极快闪存储器单元的方法，该 方法包含有下列步骤：
提供一半导体衬底；
于该半导体衬底上依序形成一第一介电层与一第二介电层；
去除部分该第一介电层与该第二介电层，以于该半导体衬底上定义出 一存储器单元区域；
进行一蚀刻工艺去除该存储器单元区域二侧的部分该第一介电层，以 使剩余的该第一介电层具有圆弧形状侧壁轮廓；
于该存储器单元区域的该半导体衬底上形成一隧穿氧化层；
于该隧穿氧化层上沉积一第一多晶硅层；
进行一回蚀刻工艺去除部分该第一多晶硅层，以于该存储器单元区域 中形成一圆弧形状浮置栅极；
于该浮置栅极上形成一氧化层；
依序去除该存储器单元区域二侧的该第二介电层与该第一介电层；
依序沉积一第三介电层与一第二多晶硅层；以及
去除部分的该第二多晶硅以于该存储器单元区域一侧定义出一侧壁子 结构的控制栅极。
7.如权利要求6所述的方法，其中该半导体衬底是一P型硅衬底。
8.如权利要求6所述的方法，其中该第一介电层是二氧化硅(SiO2)。
9.如权利要求6所述的方法，其中该第二介电层是氮化硅(SiN)。
10.如权利要求6所述的方法，其中该蚀刻工艺是一各向同性湿蚀刻工 艺。
11.如权利要求10所述的方法，其中该方法于该湿蚀刻工艺之后另包 含有进行一紫外光照射以去除该半导体衬底上残余的水份或蚀刻液。
12.如权利要求6所述的方法，其中该隧穿氧化层利用一热氧化工艺完 成。
13.如权利要求6所述的方法，其中该方法另包含有利用一离子注入工 艺与一快速热处理(RTP)于该半导体衬底上形成二n型掺杂区，作为该快闪 存储器单元的源极与漏极。
14.如权利要求6所述的方法，其中该氧化层利用一高密度等离子体化 学气相沉积(HDPCVD)工艺形成。
15.如权利要求6所述的方法，其中该侧壁子结构的高度约略切齐于氧 化层的高度。
16.如权利要求14所述的方法，其中该方法于该高密度等离子体化学 气相沉积工艺后，另包含利用一化学机械抛光(CMP)工艺去除部分该氧化 层。
17.如权利要求6所述的方法，其中该方法利用一两阶段蚀刻工艺去除 该存储器单元区域二侧的该第一介电层，该两阶段蚀刻工艺包含一干蚀刻 工艺与一湿蚀刻工艺。
技术领域
本发明涉及一种分离栅极快闪存储器单元及其制作方法，尤其涉及一 种具有圆弧形状浮置栅极的分离栅极快闪存储器单元及其制作方法。
背景技术
请参阅图1，图1为现有一分离栅极快闪存储单元10的剖面结构示意 图。如图1所示，现有分离栅极快闪存储单元10包含有一半导体衬底12、 一隧穿氧化层14、一浮置栅极24、一控制栅极30、一漏极19以及一源极 17。控制栅极30向源极17方向延伸而设于浮置栅极24与漏极19之间的 半导体衬底12上，形成一选择沟道(select channel)20。控制栅极30与浮置 栅极24之间另生成有一介电层28，通常为一氧化层/氮化层/硅氧层 (oxide/nitride/oxide，ONO)复合介电层。分离栅极快闪存储器单元10在写入 数据时，利用热电子(channel hot electrons，CHE)效应，先将控制栅极30接 至一高电压，并将源极接地(grounded)，然后再将漏极接至一固定电压，藉 此产生热电子以通过隧穿氧化层14而注入浮置栅极24，达到储存数据的目 的。而在进行数据抹除时，则是利用福乐诺汉隧穿(Fowler Nordheim tunneling)技术，先将控制栅极30接地或接一负电压(negative biased)，而将 漏极19设在一高电压状态，以移除储存在浮置栅极24的电子。
请参考图2至图5，图2至图5为现有制作一分离栅极快闪存储器单元 10的方法示意图。如图2所示，分离栅极快闪存储器单元10的制作方法首 先提供一半导体衬底12，并形成一隧穿氧化层14于半导体衬底12之上。
如图3所示，然后于隧穿氧化层14的表面形成一光致抗蚀剂层16，并 进行一光刻工艺，以于光致抗蚀剂层16中形成多个开口，用来定义掺杂区 的位置。接着进行一离子注入工艺，利用光致抗蚀剂层16作为硬掩模(hard mask)，以于半导体衬底12中形成二掺杂区22。之后将光致抗蚀剂层16完 全去除，并利用一快速热处理(rapid thermal processing，RTP)将掺杂区22内 的掺杂剂予以活化(activation)。其中，掺杂区22分别用来作为分离栅极快 闪存储单元的漏极与源极，而二掺杂区22之间的半导体衬底12则定义为 分离栅极快闪存储单元的沟道区20。
如图4所示，接下来进行一低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)工艺，于隧穿氧化层14表面形成一多晶硅层(未显 示)。然后于多晶硅层表面形成一光致抗蚀剂层26，并利用光刻工艺在光致 抗蚀剂层26中形成一浮置栅极的图案。再以图案化的光致抗蚀剂层26作 为掩模来进行一各向异性蚀刻工艺，以垂直向下去除多晶硅层直到隧穿氧 化层14表面，形成分离栅极快闪存储器单元的浮置栅极24。
如图5所示，将光致抗蚀剂层26完全去除之后，随后进行一热氧化工 艺，以于浮置栅极24表面形成一由氧化层/氮化层/硅氧层所组成的ONO介 电层28。接着进行一低压化学气相沉积工艺，于半导体晶片10表面形成一 多晶硅层(未显示)。然后于多晶硅层表面形成另一光致抗蚀剂层(未显示)， 并利用光刻以及蚀刻等方法来定义出控制栅极的图案，以去除部分的多晶 硅层，形成分离栅极快闪存储器单元的控制栅极30。
分离栅极快闪存储器虽然可以解决堆叠栅极快闪存储器的过度抹除的 问题，然而现有的分离栅极快闪存储器有抹除不完全或抹除电压不稳定等 缺点。此外在制作过程中控制栅极和浮置栅极重叠区域会受到曝光对准设 备对位偏差的影响，使得在读取数据时产生不稳定的沟道电流，影响快闪 存储器的可靠度。
发明内容
根据本发明的一个方面，该分离栅极快闪存储器单元因具有一圆弧形 状的浮置栅极，能维持抹除电压的稳定，进而提高快闪存储器的可靠度。 该分离栅极快闪存储器单元包含一半导体衬底，该半导体衬底中包含有二 掺杂区，作为该快闪存储器单元的源极与漏极；一隧穿氧化层，位于该半 导体衬底之上；一浮置栅极，位于该隧穿氧化层之上，且该浮置栅极的二 侧具有圆弧形状的轮廓；一介电层，覆盖于该浮置栅极表面，用来隔绝该 浮置栅极与其他导电层；以及一控制栅极，且该控制栅极是一位于该浮置 栅极的一侧的侧壁子结构。
由于本发明的快闪存储器单元具有一圆弧形状的浮置栅极，可以使浮 置栅极与控制栅极间的电容值不易变动，故在进行数据抹除操作时可提供 均匀的抹除速率，维持抹除电压稳定，同时本发明的控制栅极可以利用回 蚀刻的方式来形成侧壁子结构，故没有曝光对准设备对位不准的问题，可 有效改善现有技术的缺点。
附图说明
图1为现有分离栅极快闪存储单元的剖面结构示意图；
图2至图5为现有制作一分离栅极式快闪存储单元的方法示意图；以 及
图6至图12为本发明制作一具有圆弧形状浮置栅极的分离栅极快闪存 储器单元的方法示意图。
附图中的附图标记说明如下：
10分离栅极快闪存储器单元
12半导体衬底 14隧穿氧化层
16光致抗蚀剂层 17源极
19漏极 20沟道区
22掺杂区 24浮置栅极
26光致抗蚀剂层 28 ONO介电层
30控制栅极
100分离栅极快闪存储器单元
101半导体衬底 102第一介电层
103第二介电层 104存储器单元区域
105隧穿氧化层 106浮置栅极
107氧化层 108第三介电层
109控制栅极 110漏极
111源极
具体实施方式
如图7所示，接着于第二介电层表面形成一光致抗蚀剂层(未显示)，利 用光致抗蚀剂层作为掩模依序进行一干蚀刻与一湿蚀刻工艺，去除部分第 一介电层102与第二介电层103，于半导体衬底101上定义出一存储器单元 区域104，之后将光致抗蚀剂层完全去除。
如图8所示，随后进行一湿蚀刻工艺，去除存储器单元区域104两侧 的部分第一介电层102，使得剩余的第一介电层102产生圆弧形状的侧壁轮 廓，并进行一紫外光照射，以去除半导体衬底101上残余的蚀刻液或水分。 接着利用一热氧化工艺于半导体衬底101上形成快闪存储器的隧穿氧化层 105。
如图9所示，然后再利用一低压化学气相沉积工艺于隧穿氧化层105 上形成一多晶硅层(未显示)，以定义出一圆弧形状的浮置栅极106，同时进 行一回蚀刻(etching back)工艺，去除多余的多晶硅层(未显示)。其中浮置栅 极106的圆弧形状可以使浮置栅极与控制栅极间的电容值不易变动，故在 进行数据抹除操作时具有稳定抹除电压的功能。
如图10所示，接着利用一高密度等离子体化学气相沉积(HDPCVD)工 艺，于浮置栅极106上形成一氧化层107，以用来隔绝浮置栅极106与其他 导电层，同时进行一化学机械抛光(CMP)工艺去除部分氧化层107，以控制 氧化层107的厚度。同时氧化层107亦提供后续工艺中定义侧壁子结构的 控制栅极。
如图11所示，进行一干蚀刻工艺去除存储器单元区域两侧的第二介电 层103，再进行一两阶段蚀刻工艺，首先利用一干蚀刻工艺去除浮置栅极 106两侧的第一介电层102，然后再利用一湿蚀刻工艺，使半导体基板101 浸泡于稀释的氢氟酸中以去除隧穿氧化层105两侧的第一介电层102，避免 浮置栅极106与隧穿氧化层105造成过度底切(undercut)的情形而影响快闪 存储器正常运作。
如图12所示，利用氧化层107作为一平台，依序沉积一由氧化层/氮化 层/硅氧层所共同组成的第三介电层108与一多晶硅层(未显示)，随后进行一 回蚀刻工艺去除部分的多晶硅层，以于浮置栅极106与氧化层107的一侧 定义出一侧壁子结构的控制栅极109，并使侧壁子结构的高度约略切齐于氧 化层107的高度。当控制栅极109完成后，再利用一离子注入工艺与于半 导体衬底101上形成二n型掺杂区，并利用一快速热处理将掺杂区内的掺 杂剂予以活化，分别定义出快闪存储器单元100的漏极110与源极111，完 成快闪存储器单元100的制作。
相较于现有的分离栅极快闪存储器单元及其制作方法，本发明的分离 栅极快闪存储器单元具有一圆弧形状的浮置栅极，该圆弧形状的浮置栅极 不仅在工艺上具有容易控制的特性，且当进行数据抹除动作时更能提供均 匀的抹除速率，发挥稳定抹除电压的功能，有效改善现有分离栅极快闪存 储器的缺点。除此之外，本发明提供的分离栅极快闪存储器制作方法，利 用一绝缘氧化层来定义侧壁子结构的控制栅极的图案，可解决现有技术曝 光对位不准的问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等 变化与修饰，皆应属本发明专利的涵盖范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 闪存存储器的制作方法 | 2020-05-17 | 718 |
| 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 | 2020-05-16 | 194 |
| 降低的各向同性蚀刻剂材料消耗及废料产生 | 2020-05-11 | 772 |
| 具有球形凹陷栅极的半导体器件的制造方法 | 2020-05-17 | 976 |
| 在半导体器件中形成钨插头的方法 | 2020-05-16 | 907 |
| 半导体板构件 | 2020-05-14 | 396 |
| 铜的各向同性蚀刻方法 | 2020-05-11 | 900 |
| 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除 | 2020-05-13 | 674 |
| 蚀刻方法和蚀刻装置 | 2020-05-15 | 520 |
| 尖顶型探头制造方法、尖顶型探头和尖顶型探头制造装置 | 2020-05-16 | 85 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
