制造半导体器件中的垂直沟道晶体管的方法
专利汇可以提供制造半导体器件中的垂直沟道晶体管的方法专利检索，专利查询，专利分析的服务。并且一种制造 半导体 器件中的垂直 沟道 晶体管的方法，包括：在衬底上形成沿第一方向和与第一方向交叉的第二方向布置的多个柱状物，其中在每个柱状物上包括硬掩模图案；在柱状物之间的衬底中形成位线区域；在每个柱状物的 侧壁 上形成第一侧壁绝缘层；形成用于填充柱状物之间间隙的绝缘层；在包括绝缘层的所得结构上形成用于暴露出沿第一方向布置的柱状物的线之间的衬底的掩模图案；利用掩模图案作为蚀刻阻挡来蚀刻绝缘层和衬底以形成用于限定衬底中的位线的沟槽；和在包括沟槽的所得结构上形成第二侧壁绝缘层。，下面是制造半导体器件中的垂直沟道晶体管的方法专利的具体信息内容。
1.一种制造半导体器件中的垂直沟道晶体管的方法，所述方法包括：
在衬底上形成沿第一方向和与所述第一方向交叉的第二方向布置的多 个柱状物，其中每个所述柱状物包括在该柱状物上的硬掩模图案；
在所述柱状物之间的所述衬底中形成位线区域；
在每个所述柱状物的侧壁上形成第一侧壁绝缘层；
形成用于填充所述柱状物之间间隙的绝缘层；
在包括所述绝缘层的所得结构上形成掩模图案，所述掩模图案用于暴 露出沿所述第一方向布置的所述柱状物的线之间的所述衬底；
利用所述掩模图案作为蚀刻阻挡来蚀刻所述绝缘层和所述衬底，以形 成用于限定所述衬底中的位线的沟槽；和在包括所述沟槽的所得结构上形成第二侧壁绝缘层。
2.根据权利要求1所述的方法，还包括在形成所述沟槽之后，移除所述 绝缘层。
3.根据权利要求1所述的方法，其中所述第一侧壁绝缘层和所述第二侧 壁绝缘层包括氮化物层，并且所述绝缘层包括氧化物层。
4.根据权利要求3所述的方法，其中在每个所述柱状物的侧壁和所述第 一侧壁绝缘层之间插入侧壁氧化物层。
5.根据权利要求2所述的方法，其中所述第一侧壁绝缘层和所述第二侧 壁绝缘层包括氮化物层，并且所述绝缘层包括氧化物层。
6.根据权利要求5所述的方法，其中在每个所述柱状物的侧壁和所述第 一侧壁绝缘层之间插入侧壁氧化物层。
7.根据权利要求1所述的方法，其中使用自对准接触(SAC)蚀刻工艺 实施所述沟槽的形成。
8.根据权利要求1所述的方法，其中使用基于氟化碳(CF)的气体实施 所述沟槽的形成。
9.根据权利要求2所述的方法，其中使用湿蚀刻工艺或各向同性的干蚀 刻工艺实施所述绝缘层的移除。
10.根据权利要求9所述的方法，其中使用氢氟酸(HF)溶液或缓冲氧化 物蚀刻剂(BOE)溶液实施所述湿蚀刻工艺。
11.根据权利要求6所述的方法，其中所述绝缘层的移除包括移除在所述 沟槽的形成中暴露出的所述侧壁氧化物层。
12.根据权利要求1所述的方法，其中所述第二侧壁绝缘层包括热氮化物 层。
13.根据权利要求1所述的方法，其中所述绝缘层的形成包括：
在包括所述柱状物的所得结构上形成所述绝缘层；和
平坦化所述绝缘层直至暴露出所述硬掩模图案。
14.根据权利要求1所述的方法，还包括：在形成所述柱状物之后，
使每个所述柱状物的下部凹陷至预定宽度；和
在所述凹陷部分中形成包围型栅电极以包围每个所述柱状物的所述下 部。
15.根据权利要求1所述的方法，其中通过在所述衬底中掺杂杂质离子来 形成所述位线区域。
16.根据权利要求1所述的方法，其中通过所述沟槽分隔所述位线区域。
技术领域
本发明涉及一种制造半导体器件的方法，并且更具体地涉及一种制造 半导体器件中的垂直沟道晶体管的方法。
背景技术
图1示出典型的垂直沟道晶体管结构的透视图。
参考图1，在衬底10上形成多个柱状物P。柱状物P由衬底材料形成 并且布置在第一方向(X-X’)和与第一方向(X-X’)交叉的第二方向(Y-Y’) 上。
在沿第一方向布置的相应柱状物P之间的衬底10中形成掩埋位线11。 掩埋位线11包围柱状物P并且沿第一方向延伸。掩埋位线11通过器件隔 离沟槽T彼此隔离。
在每个柱状物P的外周上形成包围每个柱状物P的包围型栅电极(未 显示)。在柱状物P的外周上形成电连接至包围型栅电极并且沿第二方向 延伸的字线12。
然而，在用于形成掩埋位线11的典型工艺中存在限制，结果形成劣质 器件。以下，将参考图2A和2B详细描述在衬底中制造垂直沟道晶体管的 典型方法及其限制。
图2A和2B示出制造半导体器件中的典型垂直沟道晶体管的方法及其 限制。具体而言，图2A和2B示出沿图1的线Y-Y’即第二方向截取的截 面图。
参考图2A，示出了包括衬底20、硬掩模图案21和包围型栅电极22 的衬底结构。衬底20包括布置在第一方向和与第一方向交叉的第二方向上 的多个柱状物P。硬掩模图案21用于形成柱状物P并且形成在每个柱状物 P上。包围型栅电极22包围每个柱状物P的下部。虽然未显示，但在柱状 物P的侧壁上形成氮化物层。在用于形成后续字线的自对准接触(SAC) 蚀刻工艺期间，氮化物层用作蚀刻阻挡以保护柱状物P免受后续工艺中的 蚀刻侵蚀。
在柱状物P之间的衬底20中掺杂杂质离子以形成位线杂质区域23。 在所得结构上沉积绝缘层24，并且平坦化所沉积的绝缘层24直至暴露出 硬掩模图案21。
在平坦化的所得结构上形成用于形成器件隔离沟槽T的掩模图案25。 通过器件隔离沟槽T将位线杂质区域23分隔以形成位线。掩模图案25具 有线-和-间隙图案形状，使得暴露出沿第一方向布置的柱状物P的线之间 的衬底20。掩模图案25之间的间隙宽度Ws比沿第一方向布置的柱状物P 的线之间的间隙宽度WP窄预定的量。
参考图2B，利用掩模图案25作为蚀刻阻挡，蚀刻暴露的绝缘层24和 在绝缘层24下方形成的衬底20至预定深度，从而在沿第一方向布置的柱 状物P的线之间的衬底20中形成在平行于第一方向的方向上延伸的器件 隔离沟槽T。器件隔离沟槽T形成有穿透位线杂质区域23的深度以形成 包围柱状物P并且在第一方向上延伸的掩埋位线23A。附图标记20A和附 图标记24A分别表示蚀刻工艺之后的被蚀刻的衬底和被蚀刻的绝缘层。
由于半导体器件是高度集成的并且图案是微米级的，所以经常发生用 于形成掩埋位线23A的掩模图案25的未对准，结果导致在用于形成器件 隔离沟槽T的蚀刻工艺中在柱状物P的侧壁上形成的氮化物层的不必要的 损失(见图3)。因此，由于形成在柱状物P的侧壁上的氮化物层的这些损 失导致柱状物P在后续工艺(例如，字线形成工艺)中受到侵蚀。因此， 需要开发出即使在发生掩模图案25的未对准时也能保护柱状物P在后续 工艺中免受蚀刻侵蚀的技术。
发明内容
根据本发明的一个实施方案，提供一种用于制造半导体器件中的垂直 沟道晶体管的方法。所述方法包括：在衬底上形成沿第一方向和与第一方 向交叉的第二方向布置的多个柱状物，其中每个柱状物包括在该柱状物上 的硬掩模图案；在柱状物之间的衬底中形成位线区域；在每个柱状物的侧 壁上形成第一侧壁绝缘层；形成用于填充柱状物之间间隙的绝缘层；在包 括绝缘层的所得结构上形成用于暴露出沿第一方向布置的柱状物的线之 间的衬底的掩模图案；利用该掩模图案作为蚀刻阻挡来蚀刻绝缘层和衬底 以形成用于限定衬底中的位线的沟槽；和在包括沟槽的所得结构上形成第 二侧壁绝缘层。
附图说明
图2A和2B示出制造半导体器件中典型的垂直沟道晶体管的方法及其 限制。
图3示出显示制造半导体器件中的典型垂直沟道晶体管的方法的限制 的显微视图。
图4A至4E示出根据本发明的实施方案的制造半导体器件中的垂直沟 道晶体管的方法。
具体实施方式
应理解当在本文中将诸如层、膜、图案和区域的元件称为在另一个元 件“上/下”时，其可直接在另一个元件上/下，并且也可存在一个或更多个 中间插入的元件。
图4A至4E示出根据本发明的一个实施方案的制造半导体器件中的垂 直沟道晶体管的方法。具体而言，图4A至4E示出沿图1的线Y-Y’即第 二方向截取的截面图。
参考图4A，在衬底40上形成用于形成柱状物P的硬掩模图案41。利 用硬掩模图案41作为蚀刻阻挡来蚀刻衬底40至预定深度以形成柱状物P。 柱状物P由与衬底40相同的材料形成。硬掩模图案41包括氮化物层也在 本发明的范围内。在硬掩模图案41下方可形成垫氧化物层(未显示)。使 每个柱状物P的下部都凹陷预定宽度。此外，形成包围柱状物P的凹陷下 部的包围型栅电极42。
垂直栅极结构400包括柱状物P、形成在柱状物P上的硬掩模图案41 和包围柱状物P的凹陷下部的包围型栅电极42。
在垂直栅极结构400的顶部和侧壁上形成第一氮化物层44，以保护柱 状物P在后续工艺中免受蚀刻侵蚀。可在垂直栅极结构400的侧壁和第一 氮化物层44之间另外插入侧壁氧化物层43。将杂质离子掺入柱状物P之 间的衬底40中，以形成位线杂质区域45。
参考图4B，在所得结构上形成氧化物层46，然后平坦化氧化物层46 直至暴露出第一氮化物层44。例如，这样的平坦化工艺可以通过化学机械 平坦化(CMP)工艺实施。
在平坦化的所得结构上形成用于形成器件隔离沟槽T和位线的掩模图 案47。掩模图案47具有线-和-间隙图案形状，使得暴露出沿第一方向布置 的柱状物P的线之间的衬底40。如图4B中的虚线所示，掩模图案47可 以是未对准的，从而暴露出第一氮化物层44的一部分。
参考图4C，利用掩模图案47作为蚀刻阻挡，干蚀刻暴露的氧化物层 46和在氧化物层46下方的衬底40至预定深度，从而在沿第一方向布置的 柱状物P的线之间的衬底40中形成在平行于第一方向的方向上延伸的器 件隔离沟槽T。器件隔离沟槽T形成有穿透位线杂质区域45的深度以形 成包围柱状物P并且沿第一方向延伸的掩埋位线45A。在这样的工艺中， 由于掩模图案47的未对准而暴露的第一氮化物层44的部分可受损(见图 4C中的附图标记“A”)。因此，需要可补偿第一氮化物层44的损失的后续 工艺。
虽然第一氮化物层44的损失可通过后续工艺补偿，但是在用于形成器 件隔离沟槽T的蚀刻工艺期间，应该使第一氮化物层44的损失最小化。 使用利用氧化物层和氮化物层之间蚀刻选择性差异的自对准接触(SAC) 蚀刻工艺实施的干蚀刻工艺也在本发明的范围内。此外，使用可增加聚合 物形成的基于氟化碳(CF)的气体(例如，C4F6、C5F8、C4F8、C3F8等) 作为蚀刻气体。附图标记40A和附图标记46A分别表示在沟槽T的形成 期间被蚀刻的衬底和被蚀刻的氧化物层。
参考图4D，在实施后续工艺以补偿第一氮化物层44的损失之前，移 除残留的氧化层，即被蚀刻的氧化物层46A和暴露的侧壁氧化物层43。实 施这样的工艺的原因是为了容易地移除在后续工艺中必须除去的侧壁层。 如果不实施图4D中所示的氧化物层移除工艺，则通常在可以补偿第一氮 化物层44的损失的后续工艺中实施蚀刻工艺。这导致在不发生第一氮化物 层44的损失的垂直栅极结构400的部分侧壁上形成氧化物/氮化物/氧化物 /氮化物层的四层结构(见图4C中的附图标记“B”)。因此，在后续工艺中 不容易移除所要移除的残留氧化物层。为了容易地移除残留氧化物层，实 施残留氧化物层的移除工艺，以在垂直栅极结构400的侧壁上形成氧化物/ 氮化物层的双层结构或氮化物层的单层结构。因此，在后续工艺中容易移 除所要移除的残留氧化物层。另外，通过使用氢氟酸(HF)溶液或缓冲氧 化物蚀刻剂(BOE)溶液的湿蚀刻工艺或各向同性的干蚀刻工艺，实施氧 化物层移除工艺，以保护柱状物P和氮化物层在后续工艺中免受蚀刻侵蚀。
参考图4E，在所得结构的整个表面上形成第二氮化物层48，以保护 第一氮化物层44不因掩模图案47的未对准而受损。因此，柱状物P可在 后续工艺(例如，用于形成字线的SAC蚀刻工艺)中得到保护。另外，第 一氮化物层44包括其厚度容易控制并且台阶覆盖特性得到改善的热氮化 物层。
虽然未显示，但形成连接至包围型栅电极42并沿第二方向延伸的字线 (未显示)，并且在后续工艺中移除在实施湿清洗工艺之后残留的侧壁层 (侧壁层43、第一氮化物层44和第二氮化物层48)。
虽然本发明已经对于公开的实施方案进行了描述，但本发明的上述实 施方案是示例性的而非限制性的。对于本领域技术人员显而易见的是，可 以在不脱离由以下权利要求限定的本发明的精神和范围内做出各种变化 和改变。
相关申请的交叉引用
本发明要求2007年12月24日提交的韩国专利申请第10-2007-0136513 号的优先权，其全部内容通过引用并入本文。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 降低的各向同性蚀刻剂材料消耗及废料产生 | 2020-05-11 | 764 |
| 用各向同性蚀刻来形成精细图案的方法 | 2020-05-12 | 443 |
| 具有球形凹陷栅极的半导体器件的制造方法 | 2020-05-18 | 722 |
| 精细结构部件，其制造方法及使用它的产品 | 2020-05-14 | 330 |
| 亚分辨率硅特征及其形成方法 | 2020-05-15 | 634 |
| 金属栅极结构、半导体器件及其制造方法 | 2020-05-16 | 32 |
| 用于在狭小空间各向同性蚀刻硅的无残留的系统和方法 | 2020-05-12 | 652 |
| 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除 | 2020-05-13 | 674 |
| 有助于残留物去除的各向同性电阻器保护蚀刻 | 2020-05-12 | 88 |
| 蚀刻方法 | 2020-05-15 | 721 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
