技术领域
[0001] 本
发明涉及
半导体技术领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
[0002] 随着半导体工艺技术的不断发展，工艺
节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的
阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为一种多栅器件得到了广泛的关注。
[0003] 鳍式场效应晶体管是一种常见的多栅器件，图1示出了
现有技术的一种鳍式场效应晶体管的立体结构示意图。
[0004] 如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部11，鳍部11一般是通过对半导体衬底10
刻蚀后得到的；介质层12，
覆盖所述半导体衬底10的表面以及鳍部11的
侧壁的一部分；栅极结构13，横跨在所述鳍部11上，覆盖所述鳍部11的部分顶部和侧壁，栅极结构13包括栅介质层（图中未示出）和位于栅介质层上的栅
电极（图中未示出）。对于鳍式场效应晶体管，鳍部11的顶部以及两侧的侧壁与栅极结构13相
接触的部分都成为
沟道区，即具有多个栅，有利于增大驱动
电流，改善器件性能。
[0005] 所述鳍式场效应晶体管的性能有待进一步的提高。
发明内容
[0006] 本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，提高鳍式场效应晶体管的性能。
[0007] 为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有NMOS区域和PMOS区域，所述PMOS区域上形成有第一鳍部，所述NMOS区域上形成有第二鳍部；在所述半导体衬底上形成第一介质层，所述第一介质层的表面低于第一鳍部和第二鳍部的顶部表面；在所述第一介质层表面形成横跨所述第一鳍部和第二鳍部的栅极结构；去除位于所述栅极结构两侧的第一鳍部，在PMOS区域上形成第一凹槽；在所述第一凹槽内沉积第一半导体层，并且使所述第一半导体层的表面高于第一介质层的表面；采用流动性
化学气相沉积工艺在所述第一介质层上形成第二介质层，所述第二介质层覆盖第二鳍部和第一半导体层的表面，并填充满所述相邻第一半导体层之间的空隙；去除第二鳍部顶部的部分第二介质层，暴露出第二鳍部的表面；在所述第二鳍部表面形成第二半导体层。
[0008] 可选的，形成所述第二介质层的方法包括：在所述第一介质层上形成流动性介质材料层，所述流动性介质材料层覆盖第二鳍部和第一半导体层的表面，并填充满所述相邻第一半导体层之间的空隙；对所述流动性介质材料层进行
退火处理，形成第二介质层。
[0009] 可选的，采用
旋涂工艺形成所述流动性介质材料层。
[0010] 可选的，所述流动性介质材料层的材料至少包括
硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正
硅酸乙酯、三乙
氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种。
[0011] 可选的，所述退火处理在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行，所述气体内至少具有一种含有O的气体。
[0012] 可选的，所述退火处理的
温度为200℃～1200℃。
[0013] 可选的，所述第二介质层的材料为氧化硅。
[0014] 可选的，采用选择性
外延工艺形成所述第一半导体层，所述第一半导体层具有压应
力。
[0015] 可选的，所述第一半导体层的材料为锗化硅。
[0016] 可选的，位于所述第一介质层上方的第一半导体层的形状为正八面体形。
[0017] 可选的，采用选择性外延工艺形成所述第二半导体层，所述第二半导体层具有张
应力。
[0018] 可选的，所述第二半导体层的材料为硅或
碳化硅。
[0019] 可选的，所述第二半导体层的形状为正八面体形。
[0020] 可选的，还包括在所述栅极结构表面以及第一鳍部和第二鳍部表面形成刻蚀阻挡层。
[0021] 可选的，去除所述栅极结构两侧的第一鳍部形成第一凹槽的方法包括：在NMOS区域上形成第一掩膜层；以所述第一掩膜层为掩膜，去除位于PMOS区域上刻蚀阻挡层；去除所述第一掩膜层后，采用湿法刻蚀工艺，去除所述第一鳍部，在PMOS区域上形成第一凹槽。
[0022] 可选的，暴露出所述第二鳍部的顶部表面的方法包括：在所述PMOS区域上形成第二掩膜层；以所述第二掩膜层为掩膜，去除第二鳍部顶部的部分第二介质层，暴露出所述第二鳍部的顶部表面。
[0023] 可选的，在形成所述第一半导体层的过程中，对所述第一半导体层进行第一原位掺杂，所述第一原位掺杂的掺杂离子为P型离子。
[0024] 可选的，在形成所述第二半导体层的过程中，对所述第二半导体层进行第二原位掺杂，所述第二原位掺杂的掺杂离子为N型离子。
[0025] 可选的，形成所述第一掩膜层之前，对所述栅极结构两侧的第二鳍部内进行轻掺杂
离子注入和重掺杂离子注入，所述轻掺杂离子注入和重掺杂离子注入的掺杂离子为N型离子。
[0026] 可选的，所述第一半导体层和第二半导体层的顶部距离半导体衬底表面的距离相同。
[0027] 与现有技术相比，本发明的技术方案具有以下优点：
[0028] 本发明的技术方案，去除所述栅极结构两侧的部分第一鳍部，形成第一凹槽之后，在所述第一凹槽内形成第一半导体层；并且在所述栅极结构两侧的第二鳍部表面形成第二半导体层；通过流动性化学气相沉积工艺在第一介质层表面形成第二介质层，填充满相邻第一半导体层之间的空隙。所述流动性化学气相沉积工艺具有较高的沉积
质量，可以避免在所述第一半导体层之间的空隙内形成空洞，影响所述相邻第一半导体层之间的隔离效果。
[0029] 进一步的，所述第一半导体层的材料为锗化硅，所述第二半导体层的材料可以是碳化硅，所述第一半导体层可以对所述PMOS区域上的栅极结构下方的第一鳍部产生压应力，提高P型鳍式场效应晶体管的空穴载流子迁移率，提高P型鳍式场效应晶体管的性能；所述第而半导体层可以对所述NMOS区域上的栅极结构下方的第二鳍部产生张应力，提高N型鳍式场效应晶体管的
电子载流子迁移率，提高N型鳍式场效应晶体管的性能。
[0030] 进一步，在形成所述第一半导体层和第二半导体层的过程中，采用原位掺杂工艺对所述第一半导体层和第二半导体层分别进行P型离子和N型离子的掺杂，使所述第一半导体层和第二半导体层分别作为P型鳍式场效应晶体管的源漏极或者N型鳍式场效应晶体管的源漏极，采用原位掺杂工艺可以避免在所述第一半导体层和第二半导体层中形成
缺陷，提高所述P型鳍式场效应晶体管或N型鳍式场效应晶体管。
附图说明
[0031] 图1是本发明的现有技术形成的鳍式场效应晶体管的结构示意图；
[0032] 图2至图14是本发明的
实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
[0033] 如背景技术中所述，现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
[0034] 研究发现，对所述鳍式场效应晶体管的源极和漏极区域进行离子注入，形成源极和漏极容易对所述源极和漏极区域内造成较多的缺陷，并且由于所述鳍式场效应管的鳍部尺寸都较小，更容易对形成的鳍式场效应晶体管的性能造成影响。
[0035] 本发明的实施例中，通过外延工艺形成所述源极和漏极，并且采用原位掺杂工艺对所述源极和漏极进行掺杂，减少所述源极和漏极内的缺陷。
[0036] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0037] 请参考图2，提供半导体衬底100，所述半导体衬底具有NMOS区域和PMOS区域。
[0038] 所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
[0039] 所述半导体衬底100包括：NMOS区域和PMOS区域，所述NMOS区域用于在其内形成N型鳍式场效应晶体管，所述PMOS区域用于在其内形成P型鳍式场效应晶体管。
[0040] 所述NMOS区域内形成有P阱，所述PMOS区域内形成有N阱。
[0041] 请参考图3，在所述半导体衬底100的PMOS区域上形成第一鳍部110，在NMOS区域上形成第二鳍部120。
[0042] 本实施例中，在所述半导体衬底100表面形成图形化掩膜层，所述图形化掩膜层定义出所述第一鳍部110和第二鳍部120的
位置和尺寸；以所述图形化掩膜层为掩膜，刻蚀所述半导体衬底100，形成第一鳍部110和第二鳍部120。
[0043] 在本发明的其他实施例中，还可以在所述半导体衬底100表面形成外延层之后，刻蚀所述外延层形成第一鳍部和第二鳍部。
[0044] 请参考图4，在所述半导体衬底100上形成第一介质层200，所述第一介质层200的表面低于所述第一鳍部110和第二鳍部120的顶部表面。
[0045] 所述第一介质层200的材料可以是氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料。形成所述第一介质层200的方法包括：在半导体衬底100表面沉积第一介质材料，使所述第一介质材料覆盖所述第一鳍部110和第二鳍部120；以所述第一鳍部110和第二鳍部120的表面为停止层，对所述第一介质材料进行平坦化，形成第一介质材料层，所述第一介质材料层的表面与第一鳍部110和第二鳍部120的表面齐平；对所述第一介质材料层进行回刻蚀，使所述第一介质材料层的表面低于所述第一鳍部110和第二鳍部120的顶部表面，形成第一介质层200。
[0046] 所述第一介质层200作为相邻的第一鳍部110或第二鳍部120之间的隔离结构，所述第一介质层200还可以作为后续形成的栅极结构与半导体衬底100之间的隔离结构。
[0047] 请参考图5，在所述第一介质层200表面形成横跨所述第一鳍部110和第二鳍部120的栅极结构210。
[0048] 所述栅极结构210包括位于所述第一介质层200和第一鳍部110、第二鳍部120表面的栅介质层211和位于所述栅介质层211表面的栅极212。
[0049] 所述栅介质层211的材料可以是SiO2、HfO2、La2O3、HfSiON、HfAlO2。ZrO2、Al2O3、HfSiO4中的一种几种。
[0050] 所述栅极212的材料可以是
多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或几种。
[0051] 在形成所述栅极结构210之后，在所述栅极结构210两侧形成侧墙，以保护所述栅极结构210。
[0052] 请参考图6，为形成所述栅极结构210之后的俯视示意图。
[0053] 所述侧墙213位于栅极结构210的两侧，由于在后续工艺中保护所述栅极结构210。
[0054] 位于栅极结构210两侧的部分未被覆盖的第一鳍部110和第二鳍部120作为后续形成源极和漏极的区域。
[0055] 请参考图7，为沿所述图6中的割线AA的剖面示意图。
[0056] 所述图7中所示的第一鳍部110a和第二鳍部120a分别为栅极结构210（请参考图6）两侧的未被覆盖的部分第一鳍部110和部分第二鳍部120（请参考图6）。
[0057] 请参考图8，在所述介质层表面形成覆盖所述第一鳍部110a、第二鳍部120a以及栅极结构120表面的刻蚀阻挡层201。
[0058] 所述刻蚀阻挡层201可以采用化学气相沉积工艺形成，所述刻蚀阻挡层201用于在后续形成连接所述栅极结构210（请参考图6）以及源极或漏极的通孔时作为刻蚀阻挡层，保护所述栅极结构210的表面。
[0059] 所述刻蚀阻挡层201的材料为氮化硅。
[0060] 在形成所述刻蚀阻挡层201之前或者之后，可以对所述NMOS区域的栅极结构两侧的第二鳍部120a进行轻掺杂离子注入和中掺杂离子注入。所述轻掺杂离子注入和重掺杂离子注入的离子类型为N型离子，可以是P、As或Sb中的一种或几种。所述轻掺杂离子注入和重掺杂离子注入可以在所述第二鳍部120a的注入区域内引入张应力，从而提高所述第二鳍部120a内的电子载流子的迁移率。而所述离子注入工艺产生的张应力对PMOS区待形成的P型鳍式场效应晶体管的空穴载流子的迁移率则没有改善，所以不需要对所述第一鳍部110内进行轻掺杂离子注入和重掺杂离子注入。
[0061] 在本发明的其他实施例中，也可以不形成所述刻蚀阻挡层，等后续形成源极和漏极之后再形成所述刻蚀阻挡层。
[0062] 请参考图9，在所述NMOS区域上形成第一掩膜层301，以所述第一掩膜层301为掩膜去除所述PMOS区域上的栅极结构210（请参考图6）两侧的第一鳍部110a以及第一介质层200表面的部分刻蚀阻挡层201（请参考图8）。
[0063] 所述第一掩膜层301还覆盖所述PMOS区域上的栅极结构，以保护PMOS区域上的栅极结构表面的刻蚀阻挡层。
[0064] 可以采用湿法刻蚀工艺去除所述栅极结构两侧的第一鳍部110a表面以及第一介质层200表面的刻蚀阻挡层201，暴露出位于第一介质层200上方的第一鳍部110a的侧壁和顶部表面。
[0065] 请参考图10，去除所述第一掩膜层301（请参考图9）之后，以所述剩余的刻蚀阻挡层201为掩膜，去除所述栅极结构两侧的第一鳍部110a，在所述PMOS区域上形成第一凹槽310。
[0066] 可以采用湿法刻蚀工艺或者
干法刻蚀工艺去除所述栅极结构两侧的第一鳍部110a。本实施例中，采用干法刻蚀工艺去除所述第一鳍部110a形成第一凹槽310。
[0067] 在本发明的其他实施例中，也可以保留所述第一掩膜层301（请参考图9），以所述第一掩膜层301为掩膜，去除所述第一鳍部110a，然后在去除所述第一鳍部110a之后，再去除所述第一掩膜层301。
[0068] 请参考图11，在所述第一凹槽310（请参考图10）内形成第一半导体层311，并且所述第一半导体层311的顶部高于所述第一介质层200的表面，所述第一半导体层311具有压应力。
[0069] 所述第一半导体层311填充满所述第一凹槽310，暴露出部分第一半导体层311的侧壁和顶部表面。
[0070] 所述第一半导体层311的材料为锗化硅，具有压应力，可以对所述栅极结构下方的作为沟道区域的第一鳍部110产生压应力作用，从而提高所述PMOS区域上形成的P型鳍式场效应晶体管的空穴载流子的迁移率，从而提高所述P型鳍式场效应晶体管性能。
[0071] 可以采用选择性外延工艺形成所述第一半导体层311。具体的，形成第一半导体层311的选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，锗源气体为GeH4，还包括HCl气体以及H2，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
[0072] 由于所述第一半导体层311采用外延工艺形成，所述第一半导体层311按照第一凹槽310底部的半导体衬底100表面的晶格生长，使得所述第一凹槽310对所述第一半导体层311的生长方向有限制作用，所以随着第一半导体层的不断生长，逐渐填充满所述第一凹槽310；在所述第一半导体层继续生长的过程中，所述第一半导体层311逐渐高于所述第一介质层200的表面，由于第一介质层200上方对第一半导体层311的生长没有限制作用，而不同晶向上的第一半导体层的材料的生长速率不同，所以在第一介质层200上方的第一半导体层311正八面体形状，且所述第一介质层200上方的所述部分第一半导体层311的底部宽度与第一凹槽的宽度相同，中部宽度最大为所述正八面体的对
角线的长度，使得相邻的第一半导体层311与第一介质层200之间形成上窄宽的第二凹槽312。
[0073] 在采用外延工艺形成所述第一半导体层311的过程中，对所述第一半导体层311进行第一原位掺杂，所述第一原位掺杂的掺杂离子为P型离子，可以是B、Ga或In中的一种3 3
或几种离子，所述P型离子的掺杂浓度为1E17atom/cm ～1E20atom/cm，使所述第一半导体层311作为所述PMOS区域上形成的P型鳍式场效应晶体管的源极或漏极区域。采用原位掺杂工艺可以避免在所述第一半导体层311内产生缺陷。
[0074] 在形成所述第一半导体层311之后，还可以对所述第一半导体层311进行退火处理，以消除所述第一半导体层311在外延过程中产生的缺陷，以及激活所述第一原位掺杂的P型掺杂离子。
[0075] 请参考图12，采用流动性化学气相工艺，在所述第一介质层200表面形成第二介质层400。
[0076] 所述可流动性化学气相沉积工艺的反应物包括流动性介质材料。
[0077] 在所述第一介质层200上采用旋涂工艺形成流动性介质材料层，所述流动性的介质材料层的材料至少包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种。
[0078] 由于所述流动性介质材料具有可流动性，可以充分填充满所述第一介质层200与第一半导体层311之间形成的第二凹槽312（请参考图11），避免在所述第二凹槽312内形成空洞；并且，所述流动性介质材料还具有一定的粘性，还可以在所述刻蚀阻挡层201的顶部表面以及第一半导体层311的表面粘附一层较薄的流动性介质材料层。而一般的化学气象沉积工艺在填充所述上窄下宽的凹槽312的过程中，在所述凹槽312内形成空洞，从而会影响相邻晶体管之间的隔离效果。
[0079] 在形成所述流动性介质材料层之后，对所述流动性介质材料层进行退火处理，形成第二介质层400。所述退火在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行，所述气体内至少具有一种含有O的气体。退火温度范围为200℃～1200℃，压力为0.1T～100T。在退火过程中，氧元素与所述流动性介质材料形成Si-O-Si键取代-Si-H-、-Si-N-、-Si-H-N-等化学键，形成第二介质层400。所述退火处理使得原来具有流动性和
粘度的流动性介质材料层
固化形成第二介质层400，所述第二介质层400位于第一介质层200表面，填充满所述第一半导体层311和第一介质层200之间的第二凹槽312，并覆盖所述刻蚀阻挡层201的表面。所述退火处理使得所述第二介质层400内介质材料的结构更紧密，去除材料中的部分N、H等杂质，修复所述第二介质层400内的缺陷，提高隔离效果。
[0080] 在本发明的其他实施例中，也可以先对所述流动性介质材料层进行热氧化或湿法氧化工艺，使得所述流动性介质材料先转
化成氧化硅或氮氧化硅，再进行退火处理，此时的退火工艺的气体可以不具有O
原子，所述退火工艺可以修复第二介质层400内的结构缺陷，提高Si-O-Si键的强度，同时去除剩余的化学键强度较弱的-Si-H-、-Si-N-、-Si-H-N-等化学键，减少第二介质层400内的杂质。
[0081] 所述第一介质层200上的第二介质层400的垂直厚度可以为第一鳍部110a或第二鳍部120a厚度的1/3～3/4，以充分填充所述第二凹槽312。
[0082] 请参考图13，在所述PMOS区域上形成第二掩膜层302，以所述第二掩膜层302为掩膜，去除位于所述第二鳍部120a顶部的部分第二介质层400以及刻蚀阻挡层201，暴露出所述第二鳍部120a的顶部表面。
[0083] 所述第二掩膜层302还覆盖所述PMOS区域上的栅极结构，以保护PMOS区域上的栅极结构表面的刻蚀阻挡层。
[0084] 可以采用湿法刻蚀工艺去除所述第二鳍部120a顶部表面的刻蚀阻挡层201，暴露出位于第一介质层200上方的第二鳍部120a顶部表面。在本实施例中，还暴露出部分第二鳍部120a的部分侧壁。
[0085] 请参考图14，去除所述第二掩膜层302（请参考图13），在所述第二鳍部120a顶部形成第二半导体层312，所述第二半导体层312具有张应力。
[0086] 所述第二半导体层312的材料可以是硅或者碳化硅。
[0087] 本实施例中，所述第二半导体层312的材料为碳化硅，采用碳化硅作为第二半导体层312可以通过其下方的第二鳍部120a对被所述栅极结构覆盖的作为沟道区域的部分第二鳍部产生张应力作用，从而提高在NMOS区域上形成的N型鳍式场效应晶体管的电子载流子迁移率，从而提高所述N型鳍式场效应晶体管的性能。
[0088] 采用选择性外延工艺在所述第二鳍部120a表面形成所述外延碳化硅层作为第二半导体层312。具体的，所述选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，碳源气体为CH4，还包括HCl气体以及H2，其中硅源气体、碳源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
[0089] 由于所述第二半导体312按照第二鳍部120a表面的晶格结构生长，由于所述
外延生长过程中，不同晶向上具有不同的外延速率，所以形成的所述第二半导体层312为正八面体形。
[0090] 由于所述PMOS区域上的第一半导体层311表面具有第二介质层400，所以，所述第二半导体层312只会在所述第二鳍部120a表面形成而不会在所述第一半导体层311表面形成所述第二半导体层。
[0091] 在采用选择性外延工艺形成所述第二半导体层312的过程中，还可以采用第二原位掺杂工艺，在所述第二半导体层312内掺杂N型离子，例如P、Ga或As中的一种或几种3 3
离子，所述N型离子的掺杂浓度为1E17atom/cm ～1E20atom/cm，使所述第二半导体层312及其下方的第二鳍部120a成为所述NMOS区域上形成的N型鳍式场效应晶体管的源极和漏极。采用原位掺杂工艺，可以避免在所述第二半导体层312内产生缺陷。
[0092] 所述第二半导体层312的顶部高度与所述第一半导体层311的高度相同，即所述第一半导体层311和第二半导体层312的顶部距离半导体衬底100表面的距离相同。以便后续可以同时在所述第一半导体层311和第二半导体层312上形成金属插塞，降低在所述第一半导体层311和第二半导体层312表面形成金属插塞的难度。
[0093] 由于所述第二半导体层312和第一半导体层311的顶部高度相同或相近，并且所述第二半导体层312在所述第一鳍部120a顶部形成，而所述第一鳍部120a的顶部高于所述第一介质层200的表面，所以所述第二半导体层312的厚度小于所述第一介质层200上的第一半导体层311的厚度，即所述正八面体的第二半导体层312的边长小于位于第一介质层200上方的正八面体的边长，从而可以避免所述NMOS区域与PMOS区域上相邻的第一半导体层311和第二半导体层311之间能够具有较大的间距，避免所述N型鳍式场效应管和P型场效应的源极和漏极之间产生漏电或穿通现象。而所述第二半导体层311的宽度较大，所以在本发明的其他实施例中，还可以使所述第二半导体层311之间相互连接，进一步提高所述第二半导体层311对栅极结构下方的沟道区域的压应力作用，以进一步提高P型鳍式场效应晶体管的性能。
[0094] 综上所述，本发明的实施例中，去除所述栅极结构两侧的部分第一鳍部，形成第一凹槽之后，在所述第一凹槽内形成第一半导体层；并且在所述栅极结构两侧的第二鳍部表面形成第二半导体层；通过流动性化学气相沉积工艺在第一介质层表面形成第二介质层，填充满相邻第一半导体层之间的空隙。所述流动性化学气相沉积工艺具有较高的沉积质量，可以避免在所述第一半导体层之间的空隙内形成空洞，影响所述相邻第一半导体层之间的隔离效果。
[0095] 所述第一半导体层的材料为锗化硅，所述第二半导体层的材料可以是碳化硅，所述第一半导体层具有压应力，可以对所述PMOS区域上的栅极结构下方的第一鳍部产生压应力，提高P型鳍式场效应晶体管的空穴载流子迁移率，提高P型鳍式场效应晶体管的性能；所述第二半导体层具有张应力，可以对所述NMOS区域上的栅极结构下方的第二鳍部产生压应力，提高N型鳍式场效应晶体管的垫子载流子迁移率，提高N型鳍式场效应晶体管的性能。
[0096] 并且，在形成所述第一半导体层和第二半导体层的过程中，采用原位掺杂工艺对所述第一半导体层和第二半导体层分别进行P型离子和N型离子的掺杂，使所述第一半导体层和第二半导体层分别作为P型鳍式场效应晶体管的源漏极或者N型鳍式场效应晶体管的源漏极，采用原位掺杂工艺可以避免在所述第一半导体层和第二半导体层中形成缺陷，提高所述P型鳍式场效应晶体管或N型鳍式场效应晶体管。
[0097] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与
修改，因此本发明的保护范围应当以
权利要求所限定的范围为准。
