图1为衬底上的多层结构的示意图。B为功能层和松脱层构造的局 部放大图。
图2A图示通过去除牺牲层和掩蔽结构实现的松脱。图2B为概括了 在使用封闭掩模层松脱FMED的过程中所含的各步骤的流程图。图2C 为用于将用于金属半导体场效应晶体管(MESFET)的FMED松脱的衬底 的实例。
图3对比用于将松脱层从多层结构中分离的两个不同方案：A.为同 时去除两个或更多个松脱层；B.为一次一层地去除松脱层。在C-E中 提供了包含各种功能层(例如，功能材料元件或器件(FMED))和松脱 层的多层结构。表2再现了图3E中提供的功能层的复杂的分层配置。
图4为通过“一次多层”过程来松脱用于光电器件的FMED同时可 选地重新使用衬底的流程图。
图5为通过“一次一层”过程来松脱用于光电器件的FMED同时可 选地重新使用衬底的流程图。
图6概括了使用激光烧蚀来分离松脱层。A图示全过程。B提供用 于通过激光烧蚀来松脱用于LED的FMED的结构的实例。C为概括用于 通过激光烧蚀来松脱用于LED的FMED的一个过程的流程图。
图7概括了通过在FMED和母衬底之间的界面处引入裂缝，然后将 FMED拉离母衬底(例如使用橡胶印模(rubber stamp))以扩展裂缝 所实现的松脱。A图示全过程。B为概括通过扩展由化学方式引入的裂 缝而对用于LED的FMED进行松脱的过程的流程图。
图8概括了通过在FMED和母衬底之间的界面处引入裂缝，然后将 FMED拉离母衬底所实现的使用承载膜进行的松脱。A图示全过程。B 提供用于通过扩展裂缝而对FMED进行松脱的结构的实例。C为概括了 使用承载膜并将机械引入的裂缝进行分离而对FMED(SWNT阵列)进行 松脱的一个过程的流程图。
图9图示一个可重复循环，该可重复循环将两个或更多个松脱层的 同时松脱与母衬底的再使用相组合。在该实例中，在母衬底上制备FMED 层和牺牲层，制造FMED，去除牺牲层以松脱FMED，并重复上述过程。 A图示全过程。在图4-5中提供了相应过程的流程图。
图10为衬底的结构图示，该衬底用于通过选择性地去除牺牲层来 松脱多晶/无定形FMED材料，在此所示的为多层几何结构(4个牺牲 层)。
图11为用于通过扩展一被化学引入的裂缝而去除FMED的衬底的结 构图示。
图12为通过去除牺牲层而松脱无定形或多晶FMED结构的过程流程 图。
图13A为作为波长函数的光谱辐照度的图表，其图示了通过Si太 阳能电池的热能化和传递损失。B为作为结点数量的函数的太阳能电 池的理论限制的曲线。另外标绘出了通过单晶型和多晶型太阳能电池 获得的值。来自Dimroth和Kurtz，“High Efficiency Multijunction Solar Cells”MRS Bull.32：230(2007)。
图14示出晶格和电流匹配提供了高质量器件。来自Dimroth和 Kurtz“High Efficiency Multijunction Solar Cells”MRS Bull. 32：230(2007)。
图15概括了In0.5Ga0.5P/GaAs器件的属性(左边)和相关结构(右 边)(来自Takamoto等人“Over 30％efficient InGaP/GaAs tandem solar cell”App.Phys.Letters 70：381(1997))。
图16为用于提供成本低廉且高性能的太阳能电池层的多层结构的 示意图。
图17为由在硅晶片的表面上创建的多层堆叠一次一层地转移印刷 硅微/纳米带的有组织阵列的各步骤的示意图。所述带阵列可以印刷到 多种衬底上，包括在此所示的柔性塑料。左边的虚线方框图示了右边 的被放大的区域。
图18为支撑多个带的多层堆叠(顶部画面)的Si(111)晶片(顶 部画面)的扫描电子显微照片。底部画面为所述带的SEM，其中插入 一张光学照片(比例尺(scale bar)2mm)。
图19为通过一次多个地部分地去除松脱层(牺牲层)(也见图3A) 而部分地松脱功能层的示意图。所述松脱称为“部分地”，因为在松脱 层被部分地去除后器件保持束缚于衬底。器件的完全松脱或分离随着 它们的去除而发生，例如通过束缚结构的断裂并使用弹性印模进行回 收而发生。另外概括示出的是去除锚定结构以制备用于重新沉积多层 堆叠的衬底的各步骤。
图20为通过一次一个地部分地去除松脱层(牺牲层)(也见图3B) 而将功能层部分地松脱的示意图。松脱被称为“部分地”，因为在部分 地去除松脱层后器件保持束缚于衬底。器件在被去除时发生完全松脱 或分离，该去除例如通过束缚结构的断裂并使用弹性印模进行回收而 发生。该图还概括示出如下步骤：去除锚定结构，以制备用于重复“一 次一层松脱过程”(如图3B所示)的衬底以及制备用于重新沉积多层 堆叠的衬底。
图21为使用横向蚀刻阻止部或锚定柱通过一次去除数个(也见图 3A)松脱层(牺牲层)来部分地松脱功能层的示意图。松脱被称为“部 分地”，因为在去除松脱层后，器件通过横向蚀刻阻止部/锚定柱保持 束缚于衬底。器件在被去除时发生完全松脱或分离，该去除例如通过 束缚结构的断裂并使用弹性印模进行回收而发生。该图还概括示出了 如下步骤：去除横向蚀刻阻止部/锚定柱，以制备用于重新沉积多层堆 叠的衬底。
图22为使用横向蚀刻阻止部或锚定柱通过一次去除一个(也见图 3B)松脱层(牺牲层)来部分地松脱功能层的示意图。松脱被称为“部 分地”，因为在去除松脱层后，器件通过横向蚀刻阻止部/锚定柱保持 束缚于衬底。器件在被去除时发生完全松脱或分离，该去除例如通过 束缚结构的断裂并使用弹性印模进行回收而发生。该图还概括示出如 下步骤：去除横向蚀刻阻止部/锚定柱以重复“一次一层松脱过程”(如 图3B所示)并制备用于重新沉积多层堆叠的衬底。
图23为在功能层已经通过类似于图20所示过程被部分地松脱后利 用抗粘滞层或活化层进行的松脱后处理的示意图。抗粘滞层或活化层 经常为自组装单层(SAM)，用于防止已松脱层和下面的层之间的粘附 (抗粘滞)，或促进在已松脱层和第二材料(例如，弹性印模、纳米微 粒、生物体等等)之间的粘接(活化)。
图24图示塑料上印刷的薄膜iLED。在左图中提供了iLED外延层结 构。这些LED被示为能够从晶片上松脱，但并不从堆叠结构中松脱。 然而，这些LED可选地在一多层结构中被松脱，如在此所公开的。
图25为由传统的块状Si(111)晶片制造具有多层堆叠构造的大量 单晶硅微/纳米带的步骤的示意图。所述过程利用了产生带有刻蚀侧壁 的沟槽的专用蚀刻过程、浅角定向物理气相沉积和各向异性湿式化学 蚀刻的组合。左边的虚线框图示了在右边的被放大的区域。BOE代表 缓冲的氧化物蚀刻剂。
图26为在制造多层堆叠的带的不同阶段在有角度的视图(a、c、e、 g)和截面(b、d、f、h)视图下的Si(111)晶片的一系列扫描电子 显微照片：(a和b)在竖直蚀刻(ICPRIE)以形成带有纹波状侧壁的 沟槽之后；(c和d)在浅角物理气相沉积金属掩模层之后；(e到h) 在各向异性湿式化学蚀刻(KOH)达2分钟(e和f)之后和5分钟之 后(g和h)并接着去除金属。
图27为从晶片松脱之后Si(111)带的(a)照片和(b和c)光学 显微照片。不同的放大程度的如(a)所示的带的扫描电子显微照片 (d-f)。
图28为(a)四层堆叠的Si(111)带的大的对准阵列的照片。(a) 中所示样品的俯视图(b和c)以及有角度的视图(d和e)的扫描电 子显微照片。在带的端部处的锚定结构使它们通过保持它们由光刻限 定的位置的方式连接到下方的晶片，即使在它们已经被各向异性蚀刻 剂完全底切之后也是如此。
图29为(a)转移印刷到聚二甲基硅氧烷衬底上的对准的Si(111) 带的光学照片。(b)来自如(a)所示的阵列的四个带的原子力显微镜 图像和线扫描。支撑Si(111)带阵列的四个分离的小块的柔性聚酯 膜的照片，该四个分离的小块使用单次处理的Si芯片的四周期转移印 刷而产生。
图30为(a)使用用于半导体的硅带的晶体管的横截面示意图。(b) 器件的俯视光学显微照片。(c)转移曲线，和(d)来自典型器件的全 电流/电压特性。
图31示出根据不同STS-ICPRIE条件的各种侧壁以及具有不同厚度 的硅纳米带。
图32示出遮蔽掩模程度相对于电子束蒸发的角度。
图33示出EDAX能量色散谱(EDS)研究结果。
图34示出一系列的7层Si带。
图35为使用图案化牺牲结构的锚定松脱的示意图。
图36为图35的过程的一个实例，其中Au从PECVD SiOx上松脱。
图37提供由被待松脱的Al0.9Ga0.1As层(每层100nm厚)隔开的七 个GaAs层(每层200nm厚)形成的多层结构的SEM图像。A为立体图 (比例尺20μm)，B为正视图(比例尺2μm)。
图38为在七个GaAs层同时松脱后在PDMS印模上收回的图37的七 个GaAs层(标注为1-7)的光学显微照片。不带任何层的清洁的供体 芯片被标注为“供体芯片”。标注为“8”的印模显示没有明显的GaAs 结构保留在供体芯片上。
图39显示从多层供体衬底上通过PDMS印模剥离的GaAs层的光学 照片。在A和B中的比例尺分别为1mm和50μm。

参照附图，类似的附图标记指代类似的元件，并且出现在不止一 幅附图中的相同编号指代相同元件。另外，下文中应用如下定义：
“可转移”或“可印刷”可互换地使用，并且涉及能够转移、组 装、图案化、组织和/或集成到衬底之上或之中的材料、结构、器件构 件和/或集成的功能性器件。在一实施方案中，“可转移”表示结构或 元件从一个衬底直接转移到另外一个衬底，例如从多层结构转移到器 件衬底或由器件衬底所支撑的器件或元件。或者，“可转移”表示通过 诸如印模等的中间衬底而被印刷的结构或元件，该中间衬底将所述结 构或元件剥脱，接着将所述结构或元件转移到器件衬底或器件衬底上 的构件上。在一实施方案中，在衬底不暴露于高温(即，温度低于或 等于约400摄氏度)的情况下进行印刷。在本发明一个实施方案中， 可印刷或可转移材料、元件、器件构件和器件能够通过溶液印刷或干 式转移接触印刷而转移、组装、图案化、组织和/或集成到衬底之上或 之中。类似地，“印刷”宽泛地用于指代转移、组装、图案化、组织和 /或集成到衬底之上或之中，所述衬底例如为用作印模的衬底或自身作 为目标(例如器件)衬底的衬底。此类直接转移印刷使多层结构的功 能性顶层可向器件衬底进行成本低廉且可简单重复的转移。这就实现 了例如从晶片到目标衬底的通用(blanket)转移，而不需要单独的印 模衬底。“目标衬底”宽泛地用于指代将支撑被转移结构的期望的最终 衬底。在一实施方案中，目标衬底为器件衬底。在一实施方案中，目 标衬底为自身被衬底所支撑的器件构件或元件。
本发明的“可转移半导体元件”包括能够例如通过干式转移接触 印刷和/或溶液印刷方法等被组装和/或集成到衬底表面上的半导体结 构。在一个实施方案中，本发明的可转移半导体元件为整体单晶、多 晶或微晶的无机半导体结构。在本说明书的上下文中，整体结构为具 有被机械连接的特征部的单块元件。本发明的半导体元件可掺杂或不 掺杂，可具有选定的掺杂剂空间分布，并可被掺杂以多种不同的掺杂 剂材料，包括P型和N型掺杂剂。本发明包括：微结构的可转移半导 体元件，其具有至少一个大于或等于约1微米的横截面尺寸；和纳米 结构的可转移半导体元件，其具有至少一个小于或等于约1微米的横 截面尺寸。可用于多种应用的可转移半导体元件包括通过“自上而下 (top down)”处理高纯度大块材料而获得的元件，所述高纯度大块材 料例如使用传统的高温处理技术而产生的高纯度晶体半导体晶片。在 一个实施方案中，本发明的可转移半导体元件包括复合结构，该复合 结构具有可操作地连接到至少一个另外的器件构件或结构的半导体， 所述另外的器件构件或结构例如为导电层、介电层、电极、另外的半 导体结构或上述的任意组合。在一个实施方案中，本发明的可转移半 导体元件包括可拉伸半导体元件和/或非均质半导体元件。
“功能层”指代能够被引入到器件或器件构件中并且为该器件或 器件构件提供至少部分功能的层。根据特定的器件或器件构件，功能 层具有多种组成。例如，太阳能电池阵列器件可由III-V微太阳能电 池起始功能层制成，包括自身由如本文所提供的多个不同的层构成的 功能层。此类层的松脱和随后的印刷提供了构建光电器件或器件构件 的基础。相比之下，用于引入电子器件(MESFET)、LED或光学系统的 功能层可具有不同的分层构造和/或组成。因此，被引入多层结构的特 定功能层取决于其中引入该功能层的最终器件或器件构件。
“松脱层”(有时称为“牺牲层”)指代至少部分地分离一个或多 个功能层的层。松脱层能够被去除，或者提供其他方法以便将功能层 与该多层结构的其他层分离，例如通过一个响应于例如物理、热、化 学和/或电磁刺激而被物理分离的松脱层来分离。因此，实际的松脱层 组成被选择为能够最佳地匹配进行分离所采用的方法。分离所用的方 法为本领域已知的一种或多种分离方法，例如界面失效或松脱层牺牲。 松脱层自身可以保持连接到功能层，例如保持连接到多层结构的其余 部分的功能层，或者与多层结构的其余部分分离的功能层。松脱层可 选地接着从功能层上分离和/或去除。
“由衬底支撑”指代至少部分地存在于衬底表面上的结构，或者 至少部分地存在于位于所述结构和衬底表面之间的一个或多个中间结 构上的结构。术语“由衬底支撑”也可指代部分地或完全地嵌入于衬 底中的结构。
“溶液印刷”意在指代如下过程，其中，诸如可转移半导体元件 等的一个或多个结构被分散到载体介质中，并以协调的方式输送到衬 底表面的选定区域。在一个示例性溶液印刷方法中，将结构输送到衬 底表面的选定区域通过与进行图案化的衬底表面的形态和/或物理特 性无关的方法来实现。可用于本发明的溶液印刷方法包括但不限于喷 墨印刷、热转移印刷和毛细作用印刷。
用于在当前方法中组装、组织和/或集成可转移半导体元件的可用 的接触印刷方法包括干式转移接触印刷、微接触或纳米接触印刷、微 转移或纳米转移印刷以及自组装辅助印刷。在本发明中使用接触印刷 是有益的，因为它允许多个可转移半导体以选定的相对于彼此的取向 和位置进行组装和集成。本发明的接触印刷还能够对各类材料和结构 进行有效转移、组装和集成，所述各类材料和结构包括半导体(例如 无机半导体、单晶半导体、有机半导体、碳纳米材料等等)、电介质和 导体。本发明的接触印刷方法可选地以预选的相对于一个或多个器件 构件的位置和空间取向提供可转移半导体元件的高精度定位转移和组 装，所述一个或多个器件构件被预构造在器件衬底上。接触印刷也与 多种衬底类型可兼容，包括传统的刚性或半刚性衬底，例如玻璃、陶 瓷和金属，以及具有对于特定应用有吸引力的物理和机械属性的衬底， 例如柔性衬底、可弯曲衬底、可成形衬底、顺应式(conformable)衬底 和/或可拉伸衬底。例如，可传递半导体衬底的接触印刷组装可适于低 温处理(例如，低于或等于298K)。这一属性允许本光学系统使用多 种衬底材料包括在高温下分解或降解的材料来运行，例如聚合物和塑 料衬底。器件元件的接触印刷转移、组装和集成也是有益的，因为它 能够通过低成本高产出的印刷技术和系统来实现，例如通过卷对卷 (roll-to-roll)印刷和柔版印刷方法和系统。“接触印刷”泛指诸如采 用印模等的干式转移接触印刷，该印模帮助将特征部从印模表面转移 到衬底表面。在一实施方案中，印模为弹性体印模。或者，所述转移 可直接到达目标(例如器件)衬底。以下的参考文件涉及自组装技术， 该自组装技术可用于本发明的方法中，以通过接触印刷和/或溶液印刷 技术转移、组装和互连可转移半导体元件，并将以下参考文件通过引 用整体并入本说明书：(1)“Guided molecular self-assembly：a review of recent efforts”，Jiyun C Huie Smart Mater. Strut.(2003)12，264-271；(2)“Large-Scale Hierarchical Organization of Nanowire Array for Integrated Nanosystems”， Whang，D.；Jin，S；Wu，Y；Lieber，C.M.Nano Lett. (2003)3(9)，1255-1259；(3)“Directed Assembly of One-Dimensional Nanostructures into Functional Networks”，Yu Huang，Xiangfeng Duan，Qingqiao Wei，和Charles M.Lieber， Science(2001)291，630-633；和(4)“Electric-field assisted assembly and alignment of metallic nanowires，”Peter A.Smith 等人，Appl.Phys.Lett.(2000)77(9)，1399-1401。
“承载膜”指代帮助将层分离的材料。承载膜可为邻近期望被去 除的层的一层材料，例如金属或含金属的材料。承载膜可为复合材料， 包括被并入或附着在聚合材料或光致抗蚀材料，其中，施加到所述材 料的剥脱力使所述复合材料从下面的层(例如功能层)松脱。
“半导体”指代在较低温度下为绝缘体但在大约300开尔文的温 度下具有明显导电性的材料。在本说明书中，术语“半导体”的使用 拟与该术语在微电子和电子器件领域中的使用一致。可用于本发明的 半导体可包括：单质半导体，例如硅、锗和钻石；以及化合物半导体， 例如诸如SiC和SiGe等的第IV族化合物半导体，诸如AlSb、AlAs、 Aln、AlP、BN、GaSb、GaAs、GaN、GaP、InSb、InAs、InN和InP等 的第III-V族半导体，诸如AlxGa1-xAs等的第III-V族三元化合物半导 体合金，诸如CsSe、CdS、CdTe、ZnO、ZnSe、ZnS和ZnTe等的第II-VI 族半导体，第I-VII族半导体CuCl，诸如PbS、PbTe和SnS等的第IV-VI 族半导体，诸如PbI2、MoS2和GaSe等的层半导体，诸如CuO和Cu2O 等的氧化物半导体。术语“半导体”包括本征半导体和非本征半导体， 所述非本征半导体掺杂有一种或多种选定材料以提供对给定应用或器 件有益的电子特性，该选定材料包括具有p型掺杂材料和n型掺杂材 料的半导体。术语“半导体”包括包含半导体和/或掺杂剂的混合物的 复合材料。在本发明的某些应用中可用的具体半导体材料包括但不限 于，Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、 InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、 CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、 GaInP、AlGaAsSb、AlGaInP、和GaInAsP。多孔硅半导体材料可用于 本发明在传感器和发光材料的领域中的应用，例如发光二极管(LED) 和固态激光器。半导体材料的杂质为除了半导体材料本身或者提供给 半导体材料的任意掺杂剂之外的原子、元素、离子和/或分子。杂质为 半导体材料中存在的不希望的材料，其可对半导体材料的电子性能造 成负面影响，并且包括但不限于氧、碳和包括重金属的金属。重金属 杂质包括但不限于周期表上铜和铅之间的各族元素、钙、钠、以及它 们的所有离子、化合物和/或络合物。
“介电”和“介电材料”意义相同地用于本说明书，并且指代高 度阻抗电流流动的物质。可用的介电材料包括但不限于SiO2、Ta2O5、 TiO2、ZrO2、Y2O3、Si3N4、STO、BST、PLZT、PMN和PZT。
“器件场效应迁移率”指代使用诸如晶体管等的电子器件的输出 电流数据所计算的该电子器件的场效应迁移率。
本发明可进一步通过如下非限制性实施例得到理解。在此引用的 所有参考文献通过引用并入本文，该引用达到不与在此公开的内容相 矛盾的程度。尽管在此的描述涵盖许多特性，但它们不应被理解为限 制本发明范围，而应被理解为仅仅提供本发明的某些当前优选实施方 案的说明。例如，因此本发明的范围应通过所附权利要求书及其等效 内容所确定，而非由给出的实施例确定。
本发明一方面提供可以通过多层处理以一种低成本的方式被并入 器件或器件构件的FMED。图1中提供了具有多个功能层(FMED)20 的多层结构10的一个实施例。功能层20通过松脱层30与相邻的功能 层隔开。所述多个功能层20和松脱层30被支撑在衬底40上，并且功 能层20自身为多个层的复合体。例如，功能层20可包括可用于太阳 能电池中的如图所示的第III-V族的外延层(例如，p型掺杂GaAs顶 层21、低掺杂GaAs中间层22、和n型掺杂GaAs下层23)。最下层被 支撑在可被掺杂或不掺杂的Al0.9Ga0.1As的松脱层30上。松脱层30帮 助获得多层结构10中的一个或多个功能层20。
通过不同种类的刺激进行的松脱的实施例包括：通过一嵌入的牺 牲层或多个牺牲层的蚀刻、溶解、燃烧等等(任意去除方式)进行松 脱(见表1)。例如，松脱层可以比FMED快两倍或更多倍地被选择性 蚀刻/溶解/燃烧/去除，并且/或者可对结构或层进行掩蔽以保护FMED 防止其暴露于用于去除牺牲层的试剂。松脱层一次一个地被去除，或 者两个或更多个牺牲层被同时去除。
图2A图示带有掩模层410的多层结构10，该掩模层410涂覆功能 层20的至少一部分，例如在功能层20和松脱层30之间。掩模层410 可选地包括额外的掩模400，例如围绕不被掩模400所覆盖的其余部 分的掩模400。在图2A中，松脱层30被标注为牺牲层，并且功能层 20被标注为具有两个层的FMED。掩模400和410可用作蚀刻阻止部， 以保护功能层20免受去除牺牲层30的蚀刻方式影响，从而帮助将层 20从衬底40剥脱。图2B为概括了使用封闭的掩模由多层结构产生可 转移FMED的过程的流程图(也见图2B)。
在图2C中提供了可用于MESFET中的结构，其中功能层20包括 120nm厚的GaAs第一层21和150nm厚的AlGaAs半绝缘第二层22。松 脱层30为100nm厚的Al0.96Ga0.04阻挡层，其能够帮助将30从衬底40 分离。
实施例1：用于光电器件、电子器件和LED的可转移结构的松脱。
图3A-B示意性图示了用于同时去除多个松脱层(图3A)以及顺序 地逐层去除松脱层(图3B)的方法和结构。在图3A中，多层结构10 的一部分暴露于蚀刻方式，从而形成蚀刻访问通道35。通道35使得 能够同时访问多个(在本实施例中为三个)松脱层30。由此，多个可 转移结构100可用于以本领域已知的任意方式(例如，液体印刷、接 触印刷等等)印刷到目标表面，例如器件衬底或被衬底支撑的器件构 件。
图3B概括了逐层去除，在此，蚀刻剂访问通道35仅仅穿越最顶 部的功能层20，因此仅有单个功能层20被松脱以由单个功能层20提 供可转移结构100。如果必要，在引入用于去除松脱层30的化学方式 之前，功能层20可被掩模(未示出)保护。该过程被重复用于每个另 外的功能层20。针对图3图示的两种过程，可以重复使用支撑多层结 构10的母衬底40。
图3C-E中提供了用于制造不同器件或器件构件的不同的功能/松 脱层组成和几何形状的多个实施例。图3C提供了具有用于制造光电器 件的FMED的结构的实施例，在此AlGaAs为松脱层。图3D提供了具有 用于制造电子器件(例如MESFET)的FMED的多层结构的实施例。图 3E提供了具有用于制造LED的FMED的多层结构的实施例。为清晰起 见，功能层20的15层结构示于表2中。图4-5概括了在用于松脱多 个功能层(图4)或顺序地逐层松脱功能层(图5)的过程中使用的步 骤。
功能层通过本领域已知的任意方式松脱，例如通过对嵌入的松脱 层或牺牲层进行底切、蚀刻、溶解、燃烧等等(任意去除方式)。存在 多种使用各种刺激的用于松脱功能层的策略，一些策略提供于表1中。 表1还示出功能层和松脱层的组成可根据所采用的松脱策略进行选 择。牺牲层比组成FMED的功能层快大约两倍或更多倍地被选择性蚀刻 /溶解/燃烧/去除。可选地，提供掩模层400以保护FMED 20免于暴露 于用于去除牺牲层的试剂(见图2A)。松脱层可一次一个地被去除， 或者多个松脱层可被同时去除(比较图3A和3B以及图4和图5中的 流程图)。
图3A和4中概括了多个功能层的同时去除。图4概括了通过一次 多层来松脱用于光电器件的FMED，其中可选地重新使用衬底以便接下 来制造另外的可转移FMED。功能层包括外延生长半导体。所述过程还 用于无定形或多晶材料，类似于图12中所述的过程。简言之，获得了 GaAs衬底。例如，通过MOCVD、MBE(类似于图3D和3E分别针对晶体 管、LED的过程)等等在GaAs衬底上生长出图3C中所示的外延层。 根据需要在生长之前预处理衬底(可选地需要CMP)。在沉积或外延生 长功能层和牺牲层之前生长邻近于衬底的约～200nm的GaAs缓冲层。 顶部外延层的表面的一部分可通过等离子体增强化学气相沉积 (PECVD)和用于图案化的光刻形式而用SiO2进行掩蔽。使用Cl/Ar/H 等离子体从表面至达到任意Al0.96Ga0.04As牺牲层内一定距离处(例如， 进入最靠近衬底的牺牲层)对外延层的未掩蔽区域进行蚀刻。所述牺 牲层不应为距离衬底最远的一个(在这种情况下，松脱将为如图3B和 5所概括的“一次一个”过程)。将衬底暴露于浓HF，以至少部分地去 除所暴露的牺牲层，并通过横向底切松脱牺牲层上方的功能外延层。 (HF侵蚀功能层较其侵蚀牺牲层更为缓慢(小于1/10的蚀刻速度))。 通过压印将所松脱的FMED从衬底上分离，或者进行用于流体组装或喷 墨印刷、静电旋压(electrospinning)等等的溶剂交换。使用HF去 除牺牲层的任何残留部分；清洗/擦除掉上方的功能外延层的任何残留 部分(锚定结构等等)。初始时位于此时已经被去除的各层的紧邻的下 方的功能层现在暴露出来，并且位于衬底的表面上。重复在掩蔽和HF 去除之间的步骤，从而松脱多组功能层(每组被牺牲层隔开)，直至没 有牺牲层保留在衬底上。为了可选地重新使用衬底，根据需要重复这 些步骤。
图3B和5概括出单一功能层的松脱。诸如GaAs晶片的衬底为外 延层生长提供支撑，所述外延层生长通过MOCVD、MBE等等进行，所述 外延层例如为图3C中所述的功能层。可在生长之前根据需要(例如 CMP)对衬底进行预处理。同样地，在对松脱层和功能层进行沉积或外 延生长之前需要在衬底附近生长～200nm的GaAs缓冲层。顶部外延层 的表面的一部分通过等离子体增强化学气相沉积(PECVD)和用于图案 化的任意光刻形式用SiO2进行掩蔽。使用Cl/Ar/H等离子体从表面到 进入第一Al0.96Ga0.04As牺牲层的某一距离处对外延层的未掩蔽区域进 行蚀刻。将衬底暴露于浓HF，以至少部分地去除所暴露的牺牲层(一 个)，并且通过横向底切松脱在牺牲层(功能层)上方的外延层。(HF 侵蚀功能外延层比其侵蚀牺牲层更为缓慢(小于1/10蚀刻速度))。
参照图3B、3C和5，使用Cl/Ar等离子体从表面穿过外延层到进 入衬底的某一距离处对外延层的未掩蔽区域进行蚀刻。采用光致抗蚀 剂来对外延层的其余部分进行封闭，覆盖上表面和侧表面。将衬底暴 露于柠檬酸水溶液+H2O2以蚀刻GaAs衬底，并通过横向底切来松脱在 牺牲层(功能层)上方的功能外延层(湿式蚀刻剂对阻挡外延层的侵 蚀比侵蚀GaAs衬底更为缓慢(小于1/10蚀刻速度)，并且功能GaAs 层被封闭其的光致抗蚀剂所保护而免于受到湿式蚀刻剂侵蚀)。在图2 中，AlGaAs外延层对应于“掩模”400，并且光致抗蚀剂封装对应于 “另外的掩模”410。
所松脱的FMED中的任一个可通过压印与衬底分离，或者进行用于 流体组装或喷墨印刷、静电旋压等等的溶剂交换。
也通过用于各向异性蚀刻和/或掩模层保护FMED免受蚀刻的定向 蚀刻(例如Si 111，Si 110)(见提交于2006年9月20日的名为“Bulk Quantities of Single Crystal Silicon Micro-/Nanoribbons Generated from Bulk Wafers”的美国临时专利申请60/826,354，Atty. Ref.no.151-06P，该临时专利申请通过引用并入本文，该引用达到与 本文不矛盾的程度)实现松脱。
实施例2：通过激光烧蚀对可转移结构进行松脱
其他松脱方法包括通过研磨/抛光/蚀刻来去除母衬底从而进行松 脱，或者通过热冲击(例如通过热膨胀系数不匹配)进行松脱。松脱 也可以通过所嵌入的层的烧蚀/分解/化学反应进行，例如通过激光引 起的加热所导致的烧蚀/分解/化学反应。图6A提供了激光烧蚀松脱方 法的示意图。电磁辐射例如通过位于衬底40的与存在多层结构的表面 相反的一侧上的激光器被引入，穿过支撑功能层20的至少部分透明的 衬底40。激光引起的加热通过20和40之间的界面的失效或者通过至 少部分地去除对激光烧蚀敏感的松脱表面30，从而使可转移FMED 100 松脱。松脱表面30可保持部分地连接到结构100或衬底40中的一个 或二者，如烧蚀产品37所示。这些产品37接着根据希望被去除。图 6B为用于通过激光烧蚀松脱用于LED的FMED的合适衬底的实例。衬 底40对应于蓝宝石衬底。图6C概括了通过激光烧蚀或通过在环境条 件下自发的烧蚀/分解/化学反应而进行的用于LED的FMED的松脱。图 10概括了用于通过不同松脱信号(例如电和/或热)选择性去除松脱 层从而使多晶/无定形FMED材料松脱的基本策略。图12概括了通过去 除牺牲层而对无定形FMED结构的松脱。
实施例3：通过扩展所引发的界面裂缝而松脱可转移结构。
另一种松脱机制为，在FMED和母衬底之间的界面处引入裂缝，然 后将FMED拉离母衬底(例如，使用橡胶印模)以扩展该裂缝(见图 7A)。裂缝可以多种方式引入，例如机械地(例如通过切削；见图8B-C 和12)，化学地(例如通过蚀刻)(见图7B和11)，或用热的方法(例 如通过热膨胀系数不匹配而引起的冲击)引入。
可选地，上述任一种用于松脱可转移结构的方式与承载结构组合， 该承载结构例如是承载膜(图8A)，所述承载膜例如作为用于印刷碳 纳米管的承载结构的金膜(见Nature Nanotech.Vol 2，p.230)。这 一过程可有效用于较小的(例如，小于约50nm，例如分子、SWNT等等)、 化学易损、机械易损、机械性能较软、大批的和/或者难以单独制造的 FEMD。图8B和8C分别提供用于机械地在衬底和承载膜之间引入裂缝 以松脱可转移FMED的结构和过程的实施例。
通过在此所述的任一种方法进行的松脱可选地结合在重新使用母 衬底40的过程中，如图9A所示(并且可选地在图4和5中提供)，从 而使制造成本更为节约。
图19为通过一次部分地去除多个松脱层(牺牲层)(见图3A)而 部分地去除功能层的示意图。所述松脱称为“部分地”是因为，在松 脱层被部分去除后器件保持束缚于衬底。器件在它们去除时发生完全 松脱或分离，例如通过束缚结构的断裂以及使用弹性印模来收回而进 行。该图也概括了如下步骤，即，去除锚定结构以制备用于重新沉积 多层堆叠的衬底。在图3C-E中示出可根据图19所概括过程获得可印 刷器件的多层结构的一些实例。图4中概括了所述过程的细节。图4 概括了“一次多层”地松脱用于光电器件的FMED，同时可选地重新 使用衬底以接着生产另外的可转移FMED。功能层包括外延生长半导体。 所述过程还用于无定形或多晶材料，类似于图12所述的过程。简言之， 获得了GaAs衬底。例如通过MOCVD、MBE等等(类似于分别用于晶体 管、LED的图3D和3E的过程)在GaAs衬底上生长出如图3C所示的 外延层。在生长之前根据需要对衬底进行预处理(可选地需要CMP)。 在沉积或外延生长功能层和牺牲层之前在衬底附近生长大约～200nm 的GaAs缓冲层。通过等离子体增强化学气相沉积(PECVD)和用于图 案化的光刻形式，可以用SiO2掩蔽顶部外延层的表面的一部分。使用 Cl/Ar/H等离子体从表面直至任一Al0.96Ga0.04As牺牲层内(例如，进入 最靠近衬底的牺牲层)的某一距离处蚀刻外延层的未掩蔽区域。所述 牺牲层不应为与衬底相距最远的一个(在这种情况下，松脱将为如图 3B和5所概括的“一次一个”过程)。将衬底暴露于浓HF以至少部分 地去除所暴露的牺牲层，并通过横向底切松脱在牺牲层上方的功能外 延层。(HF侵蚀功能外延层比其侵蚀牺牲层更为缓慢(小于1/10蚀刻 速度))。通过压印将所松脱的FMED与衬底分离，或者进行用于流体组 装或喷墨印刷、静电旋压等等的溶剂交换。使用HF去除牺牲层的任何 残留部分；清洗/擦除上方的功能外延层的任何残留部分(锚定结构等 等)。初始时位于此时已经被去除的层的紧邻的下方的功能层现在被暴 露出来，并且位于衬底表面上。重复在掩蔽和HF去除之间的步骤，从 而松脱多组功能层(每组被牺牲层隔开)，直至没有牺牲层保留在衬底 上。为了可选地重新使用衬底，这些步骤根据需要进行重复。
图20为通过一次一松脱层(也见图3B)地部份地去除松脱层(牺 牲层)而将功能层部分地松脱的示意图。所述松脱称为“部分地”，因 为在部分地去除松脱层后器件保持束缚于衬底。器件在它们去除时发 生完全松脱或去除，例如通过束缚结构的断裂以及使用弹性印模来收 回而进行。该图也概括了如下步骤，即，去除锚定结构以制备用于重 复“一次一层松脱过程”的衬底(如图3B所示)以及制备用于重复沉 积多层堆叠的衬底。在图3C-E中示出可根据在此所概括的过程生产可 印刷器件的多层结构的一些实例。图5中概括了所述过程的细节。衬 底诸如GaAs晶片通过MOCVD、MBE等等提供了对外延层生长的支持， 所述外延层例如为图3C中所述的功能层。在生长之前可根据需要对衬 底进行预处理(例如CMP)。类似地，在沉积或外延生长松脱层和功能 层之前，将需要在衬底附近生长～200nm的GaAs缓冲层。通过等离子 体增强化学气相沉积(PECVD)和用于图案化的任意光刻形式，对顶部 外延层的表面的一部分用SiO2进行掩蔽。使用Cl/Ar/H等离子体从表 面到进入第一Al0.96Ga0.04As牺牲层的某一距离处对外延层的未掩蔽区 域进行蚀刻。将衬底暴露于浓HF，以至少部分地去除所暴露的牺牲层 (一个)，并且通过横向底切松脱在牺牲层(功能层)上方的外延层。 (HF侵蚀功能外延层比其侵蚀牺牲层更为缓慢(小于1/10蚀刻速 度))。通过压印将所松脱的FMED从衬底上分离，或者进行用于流体组 装或喷墨印刷、静电旋压等等的溶剂交换。重复在掩蔽和HF去除之间 的步骤，从而松脱功能层，直至没有牺牲层保留在衬底上。为了可选 地重新使用衬底，这些步骤根据需要进行重复。
图21为使用横向蚀刻阻止部或锚定柱的通过一次去除多个松脱层 (牺牲层)(也见图3A)部分地松脱功能层的示意图。所述松脱称为 “部分地”，因为在去除松脱层后通过横向蚀刻阻止部/锚定柱使器件 保持束缚于衬底。器件在它们去除时发生完全松脱或分离，例如通过 束缚结构的断裂以及使用弹性印模来收回而进行。该图也概括了如下 步骤，即，去除横向蚀刻阻止部/锚定柱以制备用于重新沉积多层堆叠 的衬底。在图3C-E中示出可根据在此所概括的过程生产可印刷器件的 多层结构的一些实例。所述过程的细节概括如下：功能层包括外延生 长半导体。所述过程还用于无定形或多晶材料，类似于如图12所述的 过程。简言之，获得了GaAs衬底。例如通过MOCVD、MBE等等(类似 于分别针对晶体管、LED的图3D和3E的过程)在GaAs衬底上生长出 如图3C所示的外延层。在生长之前根据需要(可选地需要CMP)对衬 底进行预处理。在沉积或外延生长功能层和牺牲层之前在衬底附近生 长大约～200nm的GaAs缓冲层。通过等离子体增强化学气相沉积 (PECVD)和用于图案化的光刻形式，顶部外延层的表面的一部分可采 用SiO2进行掩蔽。使用Cl/Ar/H等离子体从表面到进入任一 Al0.96Ga0.04As牺牲层(例如，进入最靠近衬底的牺牲层)的某一距离处 对外延层的未掩蔽区域进行蚀刻。所述牺牲层不应为最远离衬底的一 个(在这种情况下，松脱将为如图3B和5所概括的“一次一个”的过 程)。通过低压化学气相沉积来沉积氮化硅的敷形涂层。通过例如光刻 和使用氟等离子体的蚀刻将所述氮化硅图案化，以限定横向蚀刻阻止 部和/或锚定柱。将衬底暴露于浓HF，以至少部分地去除所暴露的牺 牲层并通过横向底切松脱在牺牲层上方的功能外延层。(HF侵蚀功能 外延层比其侵蚀牺牲层更为缓慢(小于1/10蚀刻速度))。通过压印将 所松脱的FMED与衬底分离，或者进行用于流体组装或喷墨印刷、静电 旋压等等的溶剂交换。使用HF以去除牺牲层的任何保留部分。使用氟 等离子体以去除氮化硅；清洁/擦除上方的功能外延层的任何残留部分 (锚定结构等等)。重复HF、氟等离子体和清洗，直至初始时位于此 时已经去除的层紧邻的下方的功能层被清晰暴露出并且处于衬底表面 上。重复在掩蔽和清洗之间的步骤，从而松脱多组功能层(每组被牺 牲层隔开)，直至没有牺牲层保留在衬底上。为了可选地重新使用衬底， 这些步骤根据需要进行重复。
图22：使用横向蚀刻阻止部或锚定柱的通过一次去除一个松脱层 (牺牲层)(也见图3B)部分地松脱功能层的示意图。所述松脱称为 “部分地”，因为在去除松脱层之后通过横向蚀刻阻止部/锚定柱使器 件保持束缚于衬底。器件在它们去除时发生完全松脱或分离，例如通 过束缚结构的断裂以及使用弹性印模来收回而进行。该图也概括了如 下步骤，即，去除横向蚀刻阻止部/锚定柱以用于重复“一次一层松脱 过程”(如图3B所示)以及制备用于重复沉积多层堆叠的衬底。在图 3C-E中示出可根据如图22所概括的过程生产可印刷器件的多层结构 的一些实例。所述过程的细节如下。诸如GaAs晶片的衬底提供了对外 延层生长的支持，所述生长通过MOCVD、MBE等等进行，所述外延层例 如为图3C中所述的功能层。在生长之前可根据需要对衬底预处理(例 如CMP)。类似地，在沉积或外延生长松脱层和功能层之前，将需要在 衬底附近生长～200nm的GaAs缓冲层。通过等离子体增强化学气相沉 积(PECVD)和用于图案化的任意光刻形式，顶部外延层的表面的一部 分采用SiO2进行掩蔽。使用Cl/Ar/H等离子体从表面到进入第一 Al0.96Ga0.04As牺牲层的某一距离处对外延层的未掩蔽区域进行蚀刻。通 过低压化学气相沉积来沉积氮化硅的敷形涂层。例如通过光刻和使用 氟等离子体进行蚀刻将该氮化硅图案化，以限定横向蚀刻阻止部和/ 或锚定柱。将衬底暴露于浓HF，以至少部分地去除所暴露的牺牲层(一 个)，并且通过横向底切松脱在牺牲层(功能层)上方的外延层。(HF 侵蚀功能外延层比其侵蚀牺牲层更为缓慢(小于1/10蚀刻速度))。通 过压印将所松脱的FMED从衬底上分离，或者进行用于流体组装或喷墨 印刷、静电旋压等等的溶剂交换。使用HF去除牺牲层的任何残留部分。 使用氟等离子体以去除氮化硅；清洁/擦除上方的功能外延层的任何残 留部分(锚定结构等等)。重复HF、氟等离子体和清洗，直至初始时 位于此时已经去除的层的紧邻的下方的功能层被清晰暴露出并且处于 衬底表面上。重复在掩蔽和HF去除之间的步骤，从而松脱功能层，直 至没有牺牲层保留在衬底上。为了可选地重新使用衬底，这些步骤根 据需要进行重复。
图23：在功能层已经通过类似于图20所述的过程被部分地松脱之 后，利用抗粘滞层或活化层对功能层进行松脱后处理的示意图。抗粘 滞层或活化层经常为自组装单层(SAM)，用于防止在已松脱的层和下 方的层之间的粘附(抗粘滞)，或者促进在已松脱的层和其他一些实体 (例如，弹性印模、纳米颗粒、生物体等等)之间的粘附(活化)。在 图3D中描述了可应用图23所概括的过程的系统的实例。在限定器件 (例如通过光刻以及氯等离子体蚀刻)并通过HF部分地去除AlGaAs 松脱层之后，可使用末端为硫醇的有机分子的乙醇溶液处理所暴露的 GaAs表面。对于抗粘滞，该分子可为烷基硫醇，例如十六烷硫醇或者 全氟化的烷基硫醇。对于活化，硫醇可另行端接诸如辛二硫醇的反应 性化学基团。
图35和36提供了锚定策略的另一实例，其进一步改进了在明确 限定的位置处从锚定结构断裂的可转移结构的产生，所述明确限定例 如通过异质锚定策略(例如见图21)。具体而言，异质锚定优于同质 锚定(例如图20)之处包括在设计可断裂束缚点方面的灵活性、增强 的转移控制、以及转移定位性的改进。另外，各种锚定过程提供了晶 片衬底区域的更为有效的使用。图案化的牺牲区域提供确保可转移结 构在明确限定的位置处从锚定结构断裂的能力。另外，图案化的牺牲 层增加了覆盖面积。例如，因为锚定结构并不被去除牺牲层的试剂底 切，因此它们不需要比可转移结构的穿孔更宽。图36图示了图35中 概括的锚定概念，并且是其实践的一个实例：将大部分透明的金网格 从硅晶片印刷到塑料。
在此公开的过程特别适于高产量地将结构从多层器件印刷到衬底 或由衬底支撑的构件，从而降低制造时间和成本。例如，图37为七层 结构的SEM，其中相邻的GaAs层被Al0.9Ga0.1As层隔开。外延结构采用 磷酸和过氧化氢进行蚀刻。通过光刻和湿式蚀刻从在GaAs衬底上的外 延层加工出多层微结构。
图38是在同时松脱七个GaAs层后被收回到PDMS印模上的七个 GaAs层的照片。类似的收回可期望用于在此所公开的单层的逐层松脱。 简言之，松脱过程包括采用S1802光致抗蚀剂来对外延结构进行掩蔽。 被掩蔽的结构采用1∶13∶12的H3PO4∶H2O2∶D1蚀刻达1分钟。光致抗蚀 剂用丙酮去除，接着采用49％HF对松脱层进行化学去除达35秒并采用 N2进行干式漂洗。各层使用PDMS印模依次剥离(在图38中标记为1-8)。 第8个印模用于检查“残留”。图39提供在PDMS印模表面上的从多层 供体衬底剥离的GaAs层的光学图像。这些层准备用于印刷到器件衬底 或器件衬底的构件上。
实施例4：由大块晶片产生的大量单晶硅微/纳米带。
本实施例说明了用于从大块硅(111)晶片制造大量高质量、尺寸 均匀的单晶硅微米带和纳米带的策略。所述过程使用带有限定于侧壁 上的受控的纹波结构的蚀刻沟槽，以及掩模材料的有角度的蒸发和硅 的各向异性湿式蚀刻，来制造带的多层堆叠，该多层堆叠遍及晶片整 个表面，厚度均匀并且长度和宽度被光刻限定。使用这种方式大量制 造了厚度在数十和数百纳米之间、宽度在微米量级且长度最高达数厘 米的带。印刷过程使得能够将此类带的有组织的阵列逐层转移至多种 其他衬底。在形成于塑料衬底上的薄膜型晶体管中，可以采用这些带 实现良好的电气性能(迁移率～190cm2V-1s-1，且导通/截止＞104)，从 而证明了一个潜在的应用领域。
线、带和微粒形式的单晶硅的纳米结构元件在电子、光电、传感 和其他领域的许多应用很有价值。带的几何结构对于某些器件而言是 重要的，因为它提供例如大的平坦表面以用于化学传感和光探测，以 及提供能够有效填充晶体管的通道区域的几何结构。与用于硅纳米线 1的已被充分开发的化学合成方法相关的生长技术已经被改造用于制 造Si纳米带并获得了一定的成功2。然而，对于例如氧化物(ZnO、SnO2、 Ga2O3、Fe2O3、In2O3、CdO、PbO2等等)3、硫化物(CdS、ZnS)4、氮化 物(GaN)5和硒化物(CdSe、ZnSe、Sb2Se3)6等材料，通过这些过程 和类似过程所提供的对带的尺寸控制程度和带的产量是有限的。相反 地，依靠半导体晶片的顶表面的光刻处理的方法能够良好控制厚度、 宽度、长度、结晶度和掺杂水平。这些方法能够形成厚度处于微米到 纳米量级、包括Si、SiGe、双层Si/SiGe、GaAs、GaN及其他等的薄 膜、管和带7-12。此外，各种工艺可以有组织的阵列的形式将这些元件 转移到其他用于器件集成的衬底。相比于生长技术，这种“自上而下” 的方法具有三个主要缺点。首先，宽度小于～100nm的元件由于光刻 中的实际限制而难于制造。其次，可以使用的仅仅是那些能够以薄膜 或大块晶片形式生长的材料。第三，对于许多应用最重要的是，大量 微/纳米结构的制造需要大量晶片，每个晶片均较为昂贵。第一个缺点 与不需要如此之小尺寸的结构的多种应用不相关。第二个缺点当然并 不适用于包括硅的许多重要材料。此实施例提出了解决第三个限制的 结果。具体而言，它引入一种在单个处理顺序中从标准的大块Si晶片 生产大量高质量的Si带的简单方法，所述Si带的厚度低至数十纳米。 简言之，所述方法始于通过蚀刻掩模对硅晶片进行受控的深度反应离 子蚀刻，以制造带有良好限定的纹波侧壁形态的沟槽。以一定角度沉 积到这些带上的金属溅镀(collimated flux)形成分离的金属线，这 些金属线用作沿着平行于晶片表面的平面对硅进行的高度各向异性湿 式蚀刻的掩模。这一单一蚀刻步骤形成呈现多层堆叠几何结构的大量 硅带。这些带可从晶片去除，以及被溶液铸型或者干式转移印刷到希 望的衬底上，以集成到诸如晶体管的器件中，它们的由光刻限定的空 间次序保持或不保持均可。此一方法仅仅依赖于标准的洁净室处理设 备。因此，其对于研究者有价值的是，其可用于硅微米/纳米结构中而 不需要专门的生长室，以及用直接的合成技术大量形成它们的制法中。
图25展现了制造顺序的示意图。在第一步骤中，在1100℃下进 行干式热氧化达2小时，形成在晶片表面上的薄(～150nm)的SiO2 层。在涂布增粘剂——1，1，1，3，3，3-六甲基二硅氮烷(HMDS，Acros Organics)——之后，进行接触模式光刻(Shipley 1805光致抗蚀剂 (PR)和MF-26A显影剂)，接着在110℃下退火达5分钟来提供PR 掩模。在缓冲的氧化物蚀刻剂(BOE，Transene Co.)溶液中进行湿式 蚀刻达1分钟30秒，并在丙酮中清除残留的PR，从而在晶片上产生 SiO2线。这些线提供对硅进行感应耦合等离子体反应离子蚀刻 (STS-ICPRIE，STS Mesc Multiplex Advanced Silicon Etcher)的 掩模。所述线的方向垂直于如图25所示的<110>方向，从而使被蚀刻 的沟槽的侧壁暴露出{110}平面。ICPRIE工具主要用于通过使用对硅 蚀刻和沉积含氟聚合物来保护侧壁不被蚀刻的交替周期，来产生高纵 横比的结构和平坦竖直的侧壁13。但我们改造了过程周期，以通过适 宜地控制气流速度、电极功率、室压力和蚀刻周期持续时间而将被良 好控制的纹波状起伏结构雕刻到这些侧壁中。周期和幅度分别在 80nm-1.5μm和50-450nm的范围内的纹波可在被处理的区域(4英寸 晶片尺寸)可重现地和均匀地获得。举例而言，形成周期为540nm且 幅度为130nm的参数如下：气流，O2/SF6＝13/130sccm(在STP的立方 厘米/分钟)用于蚀刻，并且C4F8＝110sccm用于沉积；气压，94mTorr； 蚀刻功率，600/12W用于感应耦合等离子体(ICP)/压板(P)；沉积 功率，600/0W用于ICP/P；蚀刻持续时间，7秒；沉积持续时间，5 秒。在各沉积周期之间的蚀刻状况确定了这些纹波结构。因为SF6/O2 混合物给出几乎各向同性的蚀刻，所以纹波的幅度和周期是相关联的。 最小纹波结构具有80nm的周期和50nm的幅度；最大纹波结构具有1.5 μm的周期和450nm的幅度。将蚀刻样本在100℃下浸入 NH4OH/H2O2/H2O＝1∶1∶5达10分钟，就去除了侧壁上的含氟聚合物。将 样品浸渍于BOE溶液达2分钟，接着在去离子水中漂洗，去除了残留 的SiO2层。接着，利用溅镀的Cr/Au(3/47nm)的有角度的电子束蒸 发(从晶片的法向轴线偏离15°)，沿着所有纹波的低区域而不是其 高区域形成物理蚀刻掩模，原因在于伸出的凹凸结构导致的遮蔽。蒸 发角控制此遮蔽的程度。采用KOH溶液进行的各向异性湿式化学蚀刻 (PSE-200，Transene Co.110℃)沿着<110>方向，在暴露出Si的所 有区域中沿着侧壁开始去除Si。沿着{110}平面的KOH蚀刻速度比沿 着{111}平面快数百倍之多，因为{110}平面较之{111}平面具有更低的 原子密度和更高的悬空键密度14。因此，这种蚀刻从每个沟槽的一侧 沿着平行于晶片表面的方向完全进展到相邻侧，从而松脱单个带的多 层堆叠，该堆叠的厚度由有角度的蒸发和纹波结构(即，周期和幅度) 确定。采用KI/I2(aq)溶液(重量百分比为2.67/0.67％)去除Cr/Au 并采用HCl/H2O2/H2O＝体积比1∶1∶1以及HF(aq)进一步清洁，完成了 上述制造。超声处理将所述带松脱到溶液(例如CH3OH)中，以准备将 其用于铸型到其他衬底上。
为便于将这些元件集成到器件中，重要的是保持它们的由光刻限 定的对齐和位置。为此，我们在SiO2线中引入中断(宽度＝10-20μm)， 这样，即使在采用KOH完全底切蚀刻之后，每个带的端部也保持锚定 于Si晶片。使用聚二甲基硅氧烷(PDMS)弹性元件的软印刷技术能够 一次一层地从源晶片提起这些被锚定的Si带的有组织阵列7，15，以转 移到目标衬底。图17示意性图示了此一过程，其应用于柔性塑料衬底。 将轻微的压力施加于PDMS上以能够与逐渐往下的Si带层接触并以最 高转移效率(＞～90％直至第三层)快速将其剥离已松脱的带阵列15。 使用小压力使得能够进行保形接触同时避免使带断裂和/或扭曲。在该 方法中，所述带通过范德华相互作用粘附到PDMS上，所述范德华相互 作用沿着所述带的长度累积，在剥离时强度足以使带锚破裂。使得覆 盖有Si带的印模接触一具有薄的、旋涂铸型粘接层(厚度＝135nm， SU-8，Microchem)的衬底(厚度＝0.2mm，PET，-Delta Technologies)， 并在70℃下加热达1分钟，就形成了在带和该衬底之间的强力粘合。 通过剥离PDMS将带从PDMS上去除。将粘接(感光聚合物)层大量暴 露于紫外光(λ＝365nm，13mW/cm2，10s)，并进一步加热(120℃，5 分钟)，增强了在带和衬底之间的粘合。采用单一晶片源的带的转移印 刷的多个周期能够产生在塑料或其他衬底上的大面积覆盖(相比于晶 片)，如图17所示。
图26示出在如图25所示过程的不同阶段的Si(111)晶片(Montco， Inc，n型，1-10Ωcm)的扫描电子显微镜(SEM)照片。在对应于图26 的g和h部分的中间处理状态下的厚度为100±10nm。因为延长暴露 于KOH蚀刻剂的时间，完全松脱的带具有80±15nm的厚度。在给定的 多层堆叠中以及在整个晶片上，厚度均匀性优良，除了最顶部的带比 其他的带稍薄(在这种情况下，薄～10nm)，因为在SiO2掩模下方的 ICPRIE中存在轻微底切。使用传统的接触模式光刻，所述带的长度和 宽度均匀，有±120nm的偏差。针对此范围内的厚度、3-5μm的宽度 以及最高达数厘米的长度，在KOH蚀刻期间所述带并不塌陷导致彼此 接触，直至它们被完全底切。通过改变侧壁纹波的幅度和周期，可以 实现在整个晶片上一致的在80和300nm之间的厚度。各带的厚度的偏 差限定了能够可靠实现的最小厚度。这些偏差具有四个主要来源。前 两个为在SiO2掩模的边缘上和在纹波侧壁上的粗糙度，此二者直接转 换成厚度偏差。第三，在有角度的蒸发金属掩模中的颗粒结构能够导 致类似效应。第四，ICPRIE蚀刻沟槽与Si{110}平面的轻微不对准以 及在KOH蚀刻池中的不均一(即，局部温度和浓度)也能够导致偏差 16。采用在此所述的过程，这些因素使得最小的能够可靠实现的带厚度 被实际限制在～80nm。使用标准接触模式光刻工具，可以实现小到～1 μm的宽度。在光刻(例如使用电子束或压印光刻)、蚀刻(例如温度 控制的ICPRIE)和沉积(例如在金属抗蚀线中的更小的颗粒尺寸)中 的组合改进，能够明显(即，两倍或更多倍)降低这些最小尺寸。其 他与该过程相关的限制在于宽度与厚度的比率；大于～60的比率难于 实现，这是由于与KOH蚀刻相关的一些方面，例如其各向异性的受限 程度以及在完全底切之前所述带的机械塌陷和/或金属掩模线的剥离。
图27示出在通过超声处理将带从晶片松脱之后，收集的从溶液沉 积到载玻片上的这些带。这些带的宽度和长度的均匀性较高(偏差＝ ±120nm)。在此示出的～6×103个带(厚度＝250nm，宽度＝3μm，长度 ＝～1.5cm)从1.5×1.5cm2的面积中进行收集；此一样本代表质量为 0.16mg的90m的带。实验数据表明，易于实现将该过程扩大到10层 之多，同时晶片的直径最长达150mm。在这种情况下，单个处理过程 (图25)将产生32mg的带。在这种情况下，重点要注意的是，大衬 底需要一定程度上小心处理，以便实现针对金属掩模层的均匀沉积角 度。针对典型蒸发系统，诸如在此报告的研究中所使用的，对于8、 15和150mm的衬底直径，沉积角度的改变分别为0.72°、1.36°、和 13.8°。通过增大源和衬底之间的距离，或采用其他易于执行的策略， 能够明显降低这些改变。
如图27所示在带中呈现的高度无序突出了获得适用于器件集成的 良好限定的构造的需要。如图17所示的锚定方法代表一种可能性，其 中，带的由光刻限定的对准和取向在制造和集成全过程中得到保持。 图28示出Si芯片(总图案尺寸：8×8mm2)的图像，其所具有的带的 对准的四层堆叠(宽度＝4μm，长度＝190μm，厚度＝～250nm)在其端 部处锚定到晶片。图28a的光学显微照片示出1.5×105个带。扫描电 子显微照片突出了锚和蚀刻平面(图28b-e)。KOH蚀刻前沿沿着<110> 方向推进，但该前沿终止于{111}平面(即，最慢蚀刻平面)，如图28e 所见，在此处，所述结构渐缩成三角形锚，其位于两个{111}平面相交 的一点处。软印刷过程可使用图17的过程一次一层地将这些带转移到 其他衬底上。图29a示出从顶层转移到PDMS衬底上的Si带阵列(厚 度＝235nm，宽度＝4.8μm，长度＝190μm)的实例。由于前文提到的因 素产生的厚度偏差显示为在图29a的光学图像中的颜色变化、图29b 中的渐变厚度曲线，以及当带非常薄(例如，小于40nm)时的不连续 性。原子力显微镜(AFM)图像揭示了在带表面上的完全分离的台阶(或 阶梯，高度最高达10nm)。不包括这些台阶的区域(1×1μm2)的表面 粗糙度为～0.6nm，与之形成对照的是，包括这些台阶的相近尺寸的区 域中表面粗糙度为～3nm。在由KOH蚀刻的Si(111)晶片的表面上已 经观察到类似结构15。此类结构导致在光学图像中的一些色彩变化。 0.6nm的粗糙度值在一定程度上大于晶片的顶部抛光表面的粗糙度值 (0.12nm)、由负载硅的绝缘体(SOI)衬底产生的结构的表面粗糙度 值(0.18nm)、或由Si晶片的上表面产生的带的表面粗糙度值(0.5nm)。 粗糙度源于确定厚度偏差的相同效应，如前所述。沿着典型的带的厚 度偏差为～±15nm。在给定阵列中带的平均厚度的偏差为～±3nm。图 29c显示使用单个经处理的Si晶片，通过四个印刷周期在涂布有ITO 的PET衬底上形成的带的阵列的四个区域。在已印刷的带上的产率为， 对于第一层为98％，对于第二层为94％，对于第三层为88％，对于第四 层为74％。第四层的低产率主要由于从晶片到PDMS的转移不完全。从 上层的不完全转移在晶片上留下部分分离的带，其可能干扰接下来的 印刷周期。
为了证明在电子器件中已印刷的带阵列的一种可能用途，我们制 造了场效应晶体管(图30a、b)。衬底为聚酰亚胺(PI，厚度＝25μm) 栅电极为Cr/Au(厚度＝3/40nm)，栅极介电材料由一层SiO2(厚度 ＝170nm)以及通过图17的过程涂布的SU-8粘合剂组成。根据AFM所 测量的，被转移的Si带阵列沉入SU-8中约35nm，在Si带的底表面 和SiO2栅极介电材料之间留下剩余的100nm的SU-8。由光刻(100μm 长度×100μm宽度，跨越10个Si带)以及用Ti蚀刻剂(TFTN，Transene Co.)进行湿式蚀刻所限定的厚电极板(Ti，250nm)形成用于源极和 漏极的Schottky势垒接触点。这些底部栅极器件显示了n型增强型模 式栅极调节(图30c、d)，其与使用类似处理条件在SOI晶片上形成 的类似器件一致。该晶体管展现的导通/截止比率为～3×104。线性特 征的、每个带的迁移率(占空因子35％)第一层对应于190cm2V-1s-1， 第二层对应于130cm2V-1s-1。这些数值一定程度上低于我们使用SOI 晶片以及其他类似器件处理步骤所获得的数值7，11。我们推测，在此使 用的带的较大粗糙度是这种差异的部分原因。另外，众所周知的是， 针对Si-SiO2界面，在(111)平面上的界面电荷密度比在(100)平 面上的大几乎十倍；在氢气中进行退火能够明显降低该数值。17
概括而言，该实施例说明了一种用于从大块硅(111)晶片制造大 量单晶硅微/纳米带的简单制造策略。在通过该方法制造的多层堆叠中 的每一层可单独转移印刷到其他衬底上，以便集成到诸如晶体管的器 件中。过程的简化、形成用于器件的有组织的阵列的能力、材料的高 质量，以及用于除了电子电路之外的诸如传感器、光探测器以及可能 的光电元件等其他器件的潜在可能，表明这种类型的方法对于硅带的 潜在价值。
图31-34中提供了：根据不同的STS-ICPRIE条件的各种侧壁和具 有不同厚度的硅纳米带的显微照片，遮蔽掩模的程度相对于电子束蒸 发的角度，以及七层Si带和来自EDAX能量色散谱(EDS)研究的光谱。
参考文献
(1)(a)Wagner，R.S.；Ellis，W.C.Appl.Phys.Lett.1964，4，89.(b)Holmes，J.D.； Johnston，K.P.；Doty，R.C.；Korgel，B.A.Science 2000，287，1471.(c)Yu，J.-Y.； Chung，S.-W.；Heath，J.R.J.Phys.Chem.B 2000，104，11864.(d)Wu，Y.；Yang，P. J.Am.Chem.Soc.2001，123，3165.(e)Wu，Y.；Fan，R.；Yang，P.Nano Lett.2002，2， 83.(f)Shi，W.-S.；Peng，H.-Y.；Zheng，Y.-F.；Wang，N.；Shang，N.-G.；Pan，Z.-W.；Lee， C.-S.；Lee，S.-T.AdV.Mater.2000，12，1343.(g)Wu，Y.；Xiang，J.；Yang，C.；Lu，W.； Lieber，C.M.Nature 2004，430，61.(h)Lu，W.；Xiang，J.；Timko，B.P.；Wu，Y.；Lieber， C.M.Proc.Natl.Acad.Sci.U.S.A.2005，102，10046.(i)Xiang，J.；Lu，W.；Hu，Y.；Wu， Y.；Yah，H.；Lieber，C.M.Nature 2006，441，489.
(2)(a)Shi，W.；Peng H.；Wang，N.；Li，C.P.；Xu，L.；Lee，C.S.；Kalish，R.；Lee，S.-T.J. Am.Chem.Soc.2001，123，11095.(b)Zhang，R.-Q.；Lifshitz，Y.；Lee，S.-T.AdV. Mater.2003，15，635.(c)Shan，Y.；Kalkan，A.K.；Peng，C.-Y.；Fonash，S.J.Nano Lett.2004，4，2085.
(3)(a)Pan，Z.W.；Dai，Z.R.；Wang，Z.L.Science 2001，291，1947.(b)Li，Y.B.； Bando，Y.；Sato，T.；Kurashima，K.Appl.Phys.Lett.2002，81，144.(c)Arnold，M.S.； Avouris，P.；Pan，Z.W.；Wang，Z.L.J Phys.Chem.B 2003，107，659.(d)Dai，Z.R.； Pan，Z.W.；Wang，Z.L.J.Phys.Chem.B 2002，106，902.(e)Wen，X.；Wang，S.； Ding，Y.；Wang，Z.L.；Yang，S.J.Phys.Chem.B 2005，109，215.(f)Kong，X.Y.； Wang，Z.L.Solid State Commun.2003，128，1.
(4)(a)Kar，S.；Satpati，B.；Satyam，P.V.；Chaudhuri，S.J.Phys.Chem.B 2005，109， 19134.(b)Kar，S.；Chaudhuri，S.J Phys.Chem.B 2006，110，4542.(c)Kar，S.； Chaudhuri，S.J.Phys.Chem.B 2005，109，3298.(d)Li，Y.；Zou，K.；Shan，Y.Y.； Zapien，J.A.；Lee，S.-T.J.Phys.Chem.B 2006，110，6759.(e)Zhang，Z.；Wang，J.； Yuan，H.；Gao，Y.；Liu，D.；Song，L.；Xiang，Y.；Zhao，X.；Liu，L.；Luo，S.；Dou，X.；Mou， S.；Zhou，W.；Xie，S.J Phys.Chem.B 2005，109，18352.(f)Wang，Z.Q.；Gong，J.F.； Duan，J.H.；Huang，H.B.；Yang，S.G.；Zhao，X.N.；Zhang，R.；Du，Y.W.Appl.Phys. Lett.2006，89，033102.
(5)Bae，S.Y.；Seo，H.W.；Park，J.；Yang，H.；Park，J.C.；Lee，S.Y.Appl.Phys.Lett. 2002，81，126.
(6)(a)Ma，C.；Ding，Y.；Moore，D.；Wang，X.；Wang，Z.L.J.Am.Chem.Soc.2004， 126，708.(b)Ding，Y.；Ma，C.；Wang，Z.L.AdV.Mater.2004，16，1740.(c)Joo，J.； Son，J.S.；Kwon，S.G.；Yu，J.H.；Hyeon，T.J.Am.Chem.Soc.2006，128，5632.(d) Zhang，X.T.；Ip，K.M.；Liu，Z.；Leung，Y.P.；Li，Q.；Hark，S.K.Appl.Phys.Lett.2004， 84，2641.(e)Xie，Q.；Liu，Z.；Shao，M.；Kong，L.；Yu，W.；Qian，Y.J.Cryst.Growth 2003，252，570.
(7)(a)Menard，E.；Lee，K.J.；Khang，D.-Y.；Nuzzo，R.G.；Rogers，J.A.Appl.Phys. Lett.2004，84，5398.(b)Menard，E.；Nuzzo，R.G.；Rogers，J.A.Appl.Phys.Lett. 2005，86，093507.(c)Zhu，Z.-T.；Menard，E.；Hurley，K.；Nuzzo，R.G.；Rogers，J.A. Appl.Phys.Lett.2005，86，133507.(d)Khang，D.-Y.；Jiang，H.；Huang，Y.；Rogers，J. A.Science 2006，311，208.(e)Sun，Y.；Kumar，V.；Adesida，I.；Rogers，J.A.AdV. Mater.2006，in press.
(8)(a)Zhang，P.；Tevaarwerk，E.；Park，B.-N.；Savage，D.E.；Celler，G.K.；Knezevic， I.；Evans，P.G.；Eriksson，M.A.；Lagally，M.G.Nature 2006，439，703.(b)Roberts，M. M.；Klein，L.J.；Savage，D.E.；Slinker，K.A.；Friesen，M.；Celler，G.；Eriksson，M.A.； Lagally，M.G.Nat.Mater.2006，5，388.
(9)(a)Huang，M.；Boone，C.；Roberts，M.；Savage，D.E.；Lagally，M.G.；Shaji，N.； Qin，H.；Blick，R.；Nairn，J.A.；Liu，F.AdV.Mater.2005，17，2860.(b)Zhang，L.；Ruh， E.；Grützmacher，D.；Dong，L.；Bell，D.J.；Nelson，B.J.；C.Nano Lett. 2006，6，1311.
(10)(a)Desai，T.A.；Hansford，D.J.；Kulinsky，L.；Nashat，A.H.；Rasi，G.；Tu，J.； Wang，Y.；Zhang，M.；Ferrari，M.Biomed.MicrodeVices 1999，2，11.(b)Bhushan，B.； Kasai，T.；Nguyen，C.V.；Meyyappan，M.Microsyst.Technol.2004，10，633.
(11)Mack，S.；Meitl，M.A.；Baca，A.J.；Zhu，Z.-T.；Rogers，J.A.Appl.Phys.Lett. 2006，88，213101.
(12)(a)Létant，S.E.；Hart，B.R.；Van Buuren，A.W.；Terminello，L.J.Nat.Mater. 2003，2，391.(b)Storm，A.J.；Chen，J.H.；Ling，X.S.；Zandbergen，H.W.；Dekker，C. Nat.Mater.2003，2，537.
(13)(a)Gmbh，R.B.U.S.Patent 4855017，U.S.Patent 4784720，German Patent 4241045C1，1994.(b)Ayo′n，A.A.；Braff，R.；Lin，C.C.；Sawin，H.H.；Schmidt，M.A. J.Electrochem.Soc.1999，146，339.(c)Chen，K.-S.；Ayo′n，A.A.J. Microelectromech.Syst.2002，11，264.
(14)(a)Madou，M.Fundamentals of Microfabrication；CRC Press LLC；Boca Raton， FL，1997；pp 177-187.(b)Chou，B.C.S.；Chen C.-N.；Shie，J.-S.Sens.Actuators，A 1999，75，271.(c)Lee，S.；Park，S.；Cho D.J.Microelectromech.Syst.1999，8，409. (d)Ensell，G.J.Micromech.Microeng.1995，5，1.(e)Kandall，D.L.Annu.ReV.Mater. Sci.1979，9，373.
(15)Meitl，M.A.；Zhu，Z.-T.；Kumar，V.；Lee，K.J.；Feng，X.；Huang，Y.Y.；Adesida，I.； Nuzzo，R.G.；Rogers，J.A.Nat.Mater.2006，5，33.
(16)Carcia，S.P.；Bao，H.；Hines，M.A.Phys.ReV.Lett.2004，93，166102.
(17)(a)Streetman，B.G.；Banerjee，S.Solid State Electronic Devices，5th ed.； Prentice Hall；Upper Saddle River，NJ，2000；pp 274-275.(b)Razouk，R.R.；Deal，B. E.J.Electrochem.Soc.1979，126，1573.(c)Kato，Y.；TaKao，H.；Sawada，K.；Ishida， M.Jpn.J.Appl.Phys.2004，43，6848.
美国专利申请No.11/115,954、11/145,574、11/145,542、 60/863,248、11/465,317、11/423,287、11/423,192、和11/421,654 由此通过引用并入本申请，该并入达到与本说明书不矛盾的程度。
在本申请中的所有参考文献，例如包括公布或授权的专利或等价 形式的专利文献；专利申请出版物；未出版的专利申请；以及非专利 文献文件或其他来源的资料；均由此通过引用以其整体并入本文中， 如同单独通过引用并入一样，达到每份参考文献与本申请中的公开内 容至少部分地不矛盾的程度(例如，一个部分地不一致的参考文献通 过将该参考文献的局部不一致的部分排除在外而通过引用并入)。
在此使用了各种时态下的术语“包括”，它们应被理解成具体说明 所阐述的特征、整体、步骤或所涉及构件的存在，但并不排除一个或 多个其他特征、整体、步骤、构件或其组合的存在或添加。本发明的 单独实施方案也意在涵盖，其中，术语“包括”可选地替换成语法上 类似的术语，例如“包含”或“大致包含/基本包含”，从而描述其他 的不一定有相同范围的实施方案。
本发明已经参照各种具体的和优选的实施方案和技术进行描述。 然而，应该理解的是，在保持处于本发明的精神和范围内的同时，可 以进行许多改变和变换。对于本领域普通技术人员明显的是，与在此 具体描述不同的组成、方法、器件、器件元件、材料、过程和技术可 应用于如在此所宽泛公开的本发明的实践中而并不需要依靠过多的实 验。在此所公开的组成、方法、器件、器件元件、材料、过程和技术 的所有本领域已知的功能性等价替换拟被本发明所涵盖。当公开某一 范围时，均意在公开所有子范围和单独数值，就如同其被单独阐述。 本发明并不被所公开的实施方案所限制，这些实施方案包括在附图中 示出或者在说明书中示例的任何内容，其作为示例或图示而给出，而 并非限制性的。本发明的范围应该仅仅被权利要求书所限定。
表1：选择性蚀刻材料系统的实例
  功能性材料   牺牲层   底切试剂   应用   GaAs，InP，AlxGa1-xAs(x   ＜约50％)、具有＜约50％   的AlAs成分的   InGaAlAsP、C、Si、Ge、   SiC、SiGe、Au、Ag、Cu、   Pd、Pt，上述材料分类成   的多个层(晶体或无定   形；关于无定形化合物半   导体并不确定)   其中x大于或等于约   0.7的AlxGa1-xAs、   AlSb、GaSb、SiO2   氢氟酸、氢氟酸蒸   汽、缓冲氧化物蚀刻   LED、光电器件、电子   器件(晶体管、二极管   等等)、光电二极管、   波导等等   同上   有机聚合物   在300-500℃下在   空气/氧气中燃烧   同上   GaAs   GaAs1-xNy(y＜x＜   1)，注入氮气   NaOH水溶液(1N)   同上   InGaAlN   Si   温热强碱水溶液   (TMAH，KOH，等   等)   同上   In1-yGayAsxP1-x(x，y＜约   0.05)   InGaAs   HF∶H2O2∶H2O   同上   AlxGa1-xAs(x＞about 0.9)   GaAs   柠檬酸∶H2O2∶H2O   同上
表2：可用于制造LED的功能层组成(见图3E)
  1   GaAs:C   5nm   1019   P型接触   2   Al0.45Ga0.55As:C   800nm   1018   P型分布器   3   Al0.5In0.5P:Mg   200nm   1018   覆层   4   Al0.25Ga0.25In0.5P   6nm   未掺杂   势垒   5   Ga0.44In0.56P   6nm   未掺杂   Q阱   6   Al0.25Ga0.25In0.5P   6nm   未掺杂   势垒   7   Ga0.44In0.56P   6nm   未掺杂   Q阱   8   Al0.25Ga0.25In0.5P   6nm   未掺杂   势垒   9   Ga0.44In0.56P   6nm   未掺杂   Q阱   10   Al0.25Ga0.25In0.5P   6nm   未掺杂   势垒   11   Ga0.44In0.56P   6nm   未掺杂   Q阱   12   Al0.25Ga0.25In0.5P   6nm   未掺杂   势垒   13   Al0.5In0.5P   200nm   1018   覆层   14   Al0.45Ga0.55As:Te   800nm   1018   N型分布器   15   GaAs:Te   500nm   1019   N型接触
相关申请的交叉引用
本申请要求对在2006年9月20日提交的申请号为60/826,354以 及在2007年6月18日提交的申请号为60/944,653的美国临时专利申 请的权益，上述每个专利申请均通过引用并入本申请，该引用达到上 述申请与本公开内容不矛盾的程度。