专利汇可以提供一种基于时间寄存器的锁相环电路及其控制方法专利检索,专利查询,专利分析的服务。并且本 发明 涉及一种基于时间寄存器的 锁 相环 电路 及其控制方法,包括 鉴频器 、时间寄存器控制电路、 相位 电压 转换器、 采样 保持电路、压控 振荡器 以及 分频器 ;本发明具有可移植性强,可耐受极低工作电压,受工艺影响小,占用更低的功耗、更少的芯片的优点。与传统数字 锁相环 相比,本发明的锁相环电路不存在量化误差导致的杂散问题。,下面是一种基于时间寄存器的锁相环电路及其控制方法专利的具体信息内容。
1.一种基于时间寄存器的锁相环电路,其特征在于,包括鉴频器、时间寄存器控制电路、相位电压转换器、采样保持电路、压控振荡器以及分频器;
所述鉴频器的输入接参考时钟与反馈时钟,输出连接至所述时间寄存器控制电路的输入,所述时间寄存器控制电路的输出连接至所述相位电压转换器的输入,所述相位电压转换器的输出经所述采样保持电路连接至压控振荡器,所述压控振荡器产生输出时钟,所述压控振荡器产生的输出时钟输入至所述分频器并产生反馈时钟,该反馈时钟连接至鉴频器的输入。
2.根据权利要求1所述的一种基于时间寄存器的锁相环电路,其特征在于,所述时间寄存器控制电路包括第一时钟发生器、时间寄存放大器、时间寄存积分器以及时间寄存加法器;第一时钟发生器的输入端作为时间寄存器控制电路的输入,输出端分别连接时间寄存放大器的输入端、时间寄存积分器的输入端以及驱动信号总线,所述驱动信号总线分别与时间寄存放大器、时间寄存积分器以及时间寄存加法器相连,所述时间寄存放大器的输出端、时间寄存积分器的输出端均连接至所述时间寄存加法器的输入端,所述时间寄存加法器的输出端作为所述时间寄存器控制电路的输出。
3.根据权利要求1所述的一种基于时间寄存器的锁相环电路,其特征在于,所述相位电压转换器包括第二时钟发生器、电荷泵以及第一电容;所述第二时钟发生器的输入端作为所述相位电压转换器的输入,输出端分别连接至电荷泵的输入端、采样保持电路的第一输入端;所述电荷泵的输出端分别连接至采样保持电路的第二输入端、第一电容的一端,所述第一电容的另一端接地。
4.根据权利要求1所述的一种基于时间寄存器的锁相环电路,其特征在于,所述采样保持电路包括开关、第二电容,所述开关的一端作为采样保持电路的第二输入端,开关的另一端连接至第二电容的一端并作为采样保持电路的输出端,第二电容的另一端接地;采样保持电路的第一输入端所接信号用于控制开关的状态。
5.一种基于权利要求1-4任一项所述的基于时间寄存器的锁相环电路的控制方法,其特征在于:所述分频器将压控振荡器的输出时钟CKO进行分频后产生反馈时钟CKB;所述鉴频器将反馈时钟CKB与参考时钟CKR进行相位比较,根据相位比较情况产生包括UP、DW和RST在内的3路信号;UP、DW和RST作用于时间寄存器控制电路,从而产生PID_A和PID_B两路信号;PID_A和PID_B信号作用于相位电压转换电路,产生电压VPID和采样时钟SW;采样保持电路在采样时钟SW的驱动下对电压VPID进行电压采样,从而形成控制电压VT;VT输入到压控振荡器,控制其产生输出时钟CKO,并且CKO的频率与VT电压值一一对应。
6.根据权利要求5所述的一种基于时间寄存器的锁相环电路的控制方法,其特征在于:
当参考时钟CKR由无效电平转变为有效电平时,鉴频器将UP设置为有效电平;当反馈时钟CKB由无效电平转变为有效电平时,鉴频器将DW设置为有效电平;当UP和DW都为有效电平时,RST输出一段电平脉冲,一旦RST输出该电平脉冲,则鉴频器将无视CKR和CKB的状态,将UP和DW转变为无效电平。
7.根据权利要求5所述的一种基于时间寄存器的锁相环电路的控制方法,其特征在于:
鉴频器的输出UP、DW、RST作用于时间寄存器控制电路,产生驱动信号、时钟CKM和时钟CKN;
当UP由无效电平转变为有效电平时,第一时钟发生器将CKM立即设置为有效电平,之后在RST连续出现二次电平脉冲时转变为无效电平;当DW由无效电平转变为有效电平时,第一时钟发生器将CKN立即设置为有效电平,之后在RST连续出现二次电平脉冲时转变为无效电平;时间寄存放大器对CKM和CKN之间的相位差ΔΦMN进行检测,并依此产生时钟CKP和CKQ,且CKP和CKQ之间的相位差ΔΦPQ为ΔΦMN放大G倍的结果;时间寄存积分器对CKM和CKN之间的相位差ΔΦMN进行检测,并依此产生时钟CKJ和CKK,且CKJ 和CKK之间的相位差ΔΦKJ为历次ΔΦMN 的累加;时间寄存加法器将时钟CKP、CKQ、CKJ和CKK进行综合而产生输出信号PID_A和PID_B;其中PID_A和PID_B之间的相位差ΔΦPID等于CKP和CKQ之间的相位差ΔΦPQ、CKJ和CKK之间的相位差ΔΦKJ两者之和;
第一时钟发生器产生驱动信号以驱动时间寄存放大器、时间寄存积分器和时间寄存加法器进行工作;
所述时间寄存器控制电路以两个RST上的电平脉冲为一个工作周期,当第一个RST上的电平脉冲到来后,将驱动时间寄存放大器和时间寄存积分器完成一次操作;当第二个RST上的电平脉冲到来后,将驱动时间寄存加法器完成一次操作; 如此反复。
8.根据权利要求5所述的一种基于时间寄存器的锁相环电路的控制方法,其特征在于:
时间寄存器控制电路的输出信号PID_A和PID_B作用于第二时钟发生器,并产生RST_PVC、PW_PVC和SW这3路信号;当时PID_A或PID_B中任一信号由无效电平转变为有效电平时,第二时钟发生器在RST_PVC上输出一电平脉冲;然后,第二时钟发生器在PW_PVC上产生一电平脉冲,其脉冲宽度等于PID_A和PID_B之间的相位差ΔΦPID加上一偏置宽度tPVC ;在PW_PVC上的电平脉冲结束后,将SW设置为有效电平,持续一段时间tSW后将SW恢复为无效电平;
RST_PVC和PW_PVC作用于电荷泵,RST_PVC的电平脉冲将驱动电荷泵对第一电容进行充电,以使第一电容上的电压VPID变为某一高电平;然后PW_PVC上存在的电平脉冲又将促使电荷泵对第一电容进行放电,而放电的时间与该PW_PVC的脉冲宽度一一对应;当放电结束时,第一电容上的电压VPID将与PW_PVC上的该脉冲宽度一一对应;
RST_PVC和PW_PVC作用于电荷泵,RST_PVC的电平脉冲将驱动电荷泵对第一电容进行放电,以使第一电容上的电压VPID变为某一低电平;然后PW_PVC上存在的电平脉冲又将促使电荷泵对第一电容进行充电,而充电的时间与该PW_PVC的脉冲宽度一一对应;当充电结束时,第一电容上的电压VPID将与PW_PVC上的该脉冲宽度一一对应。
9.根据权利要求5所述的一种基于时间寄存器的锁相环电路的控制方法,其特征在于:
将相位电压转换器的VPID和SW作用于采样保持电路;当SW为有效电平时,开关闭合,相位电压转换器中第一电容存储的电荷将与第二电容上存储的电荷进行交换;当SW为无效电平时,开关打开,第二电容上的电压降保持不变;第二电容上的电压即为采样保持电路的输出电压VT。
10.根据权利要求5所述的一种基于时间寄存器的锁相环电路的控制方法,其特征在于:采样保持电容的输出电压VT作用于压控振荡器,以对输出时钟CKO的频率进行控制,确保VT的电压与CKO的振荡频率一一对应;输出时钟CKO作用于分频器,经过分频后产生反馈时钟CKB。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
一种全数字锁相环及其锁相方法 | 2020-05-11 | 401 |
基于FPGA的多路副载波数字鉴频与解调方法 | 2020-05-12 | 599 |
一种亚采样锁相环及其快速锁定方法 | 2020-05-08 | 833 |
一种基于频率比较的锁定指示器 | 2020-05-11 | 457 |
数据时钟恢复电路 | 2020-05-13 | 939 |
一种基于等效扩频跟踪的自适应时频交叠信号分离方法 | 2020-05-14 | 737 |
基于宽谱选通相干探测的瑞利多普勒测风激光雷达 | 2020-05-14 | 681 |
锁频环型全数字频率综合器 | 2020-05-11 | 979 |
用于检测喷射器关闭时间的方法、系统和装置 | 2020-05-14 | 269 |
一种准确评估PCM/FM接收机鉴频器非相干解调性能的方法 | 2020-05-13 | 168 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。