技术领域
[0001] 本
发明涉及电路领域，具体而言，涉及一种数据时钟恢复电路。
背景技术
[0002] 传统的双环路数据时钟恢复系统包括一个数据时钟恢复环路和一个
锁相环。
锁相环为数据时钟恢复环路提供时钟，它需要外接时钟参考源。由于数据时钟恢复环路的
跟踪带宽有限，为了保证压控
振荡器时钟
频率非常接近数据输入频率，锁相环输入参考时钟一般为外接晶振，因此增大了系统开销。
[0003] 并且，对数据时钟恢复环路来说，锁相环可以看作是一个独立的时钟参考源，因此两个环路是完全独立的。数据时钟恢复环路必须独立跟踪频率与
相位变化，从而跟踪输入数据的抖动。此外，数据时钟恢复环路面临的一项挑战是跟踪展频时钟频率，需要数据时钟恢复环路有尽可能大的跟踪带宽，但这必须与抖动传输性能相折中，因而使得环路的设计相当复杂。
[0004] 针对上述问题，目前尚未提出有效的解决方案。
发明内容
[0005] 本发明
实施例提供了一种数据时钟恢复电路，以至少解决相关技术中现有的数据时钟恢复电路由于是有参考源的电路而造成的电路设计复杂、系统开销大的技术问题。
[0006] 根据本发明实施例的一个方面，提供了一种数据时钟恢复电路，包括：数据时钟恢复环路，具有数据输入端和时钟输入端；
鉴频器环路，与上述数据时钟恢复环路连接，用于跟踪上述数据输入端的输入数据和上述时钟输入端的输入时钟之间的频率变化，输出频率跟踪上述数据输入端的输入数据率，以供上述数据时钟恢复环路从中恢复出时钟沿与输入数据的中心点对齐的
采样时钟。
[0007] 进一步地，上述数据时钟恢复环路包括：鉴频器，其输入端用于输入上述输入数据和上述输入时钟；鉴相器，其输入端也用于输入上述输入数据和上述输入时钟，上述鉴频器环路包括：第一环路
滤波器，其输入端与上述鉴频器的输出端以及上述鉴相器的输出端连接，用于处理并输出上述数据时钟恢复环路的输入数据与相位插值器输出的时钟
信号之间的频率和相位的误差信息；数控振荡器，与上述第一
环路滤波器连接，用于根据所述第一环路滤波器的跟踪结果输出频率跟踪所述输入数据的数据率的多相位时钟。
[0008] 进一步地，上述第一环路滤波器包括：鉴频器通道，用于输出上述输入数据和上述输入时钟之间的频率误差信息；鉴相器通道，用于输出上述输入数据和上述输入时钟之间的相位误差信息；第一累加器，与上述鉴频器通道以及上述鉴相器通道连接，用于将频率误差信息和相位误差信息累加，输出相位频率误差信息。
[0009] 进一步地，上述鉴相器通道包括：第一比例通道，用于处理相位误差信息；第一积分通道，用于处理频率误差信息。
[0010] 进一步地，上述第一积分通道可根据应用开启或关闭。
[0011] 进一步地，上述数据时钟恢复环路还包括：第二环路滤波器，其输入端与上述鉴相器的输出端连接，用于处理上述输入数据和上述输入时钟之间的相位误差信息；上述相位插值器，通过积分器与上述第二环路滤波器以及上述数控振荡器连接，用于根据上述第二环路滤波器处理的相位误差信息，从上述数控振荡器输出的上述多相位输出时钟中恢复出时钟沿与输入数据的中心点对齐的采样时钟。
[0012] 进一步地，上述第二环路滤波包括：第二比例通道，用于处理相位误差信息；第二积分通道，用于处理频率误差信息；第二累加器，与上述第二比例通道以及上述第二积分通道连接，用于将频率误差信息和相位误差信息累加，输出相位频率误差信息。
[0013] 进一步地，上述第二积分通道可根据应用开启或关闭。
[0014] 进一步地，上述数据时钟恢复环路包括一套或多套。
[0015] 进一步地，上述数据时钟恢复环路为多套时，上述数据时钟恢复电路用于多信道、低功耗应用场景中的数据时钟恢复。
[0016] 在本发明实施例中，采用无参考源的电路设计方式，通过将数据时钟恢复电路，设计成包括如下部分的电路：数据时钟恢复环路，具有数据输入端和时钟输入端；鉴频器环路，与数据时钟恢复环路连接，用于跟踪数据输入端的输入数据和时钟输入端的输入时钟之间的频率变化，输出频率跟踪数据输入端的输入数据率，以供数据时钟恢复环路从中恢复出时钟沿与输入数据的中心点对齐的采样时钟，使得数据时钟恢复电路无需外接参考源，达到了简化电路的目的，从而实现了降低系统开销的技术效果，进而解决了相关技术中现有的数据时钟恢复电路由于是有参考源的电路而造成的电路设计复杂、系统开销大的技术问题。
附图说明
[0017] 此处所说明的附图用来提供对本发明的进一步理解，构成本
申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0018] 图1是根据本发明实施例的一种可选的数据时钟恢复电路的结构图；
[0019] 图2是根据本发明实施例的一种可选的第一环路滤波器的电路结构图；
[0020] 图3是根据本发明实施例的另一种可选的数据时钟恢复电路的结构图。
具体实施方式
[0021] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0022] 需要说明的是，本发明的
说明书和
权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何
变形，意图在于
覆盖不排他的包含。
[0023] 根据本发明实施例，提供了一种数据时钟恢复电路的实施例。
[0024] 图1是根据本发明实施例的一种可选的数据时钟恢复电路的结构图，如图1所示，该电路包括：数据时钟恢复环路10，具有数据输入端和时钟输入端；鉴频器环路20，与数据时钟恢复环路10连接，用于跟踪数据输入端的输入数据和时钟输入端的输入时钟之间的频率变化，输出频率跟踪数据输入端的输入数据率，以供数据时钟恢复环路从中恢复出时钟沿与输入数据的中心点对齐的采样时钟。
[0025] 也即，在本发明中，数据时钟恢复电路包括两个环路，分别为：一个数据时钟恢复环路和一个鉴频器环路。鉴频器环路跟踪数据时钟恢复环路的输入数据与输入时钟之间的频率变化，使得输出时钟的频率跟踪输入数据的频率(即输入数据率)，并且输出多相位的时钟给数据时钟恢复环路。基于鉴频器环路输出的时钟，数据时钟恢复环路恢复出正确的采样时钟，并确保采样时钟沿的采样
位置正确，即采样时钟沿与输入数据的中心点对齐，然后将高速串行数据流转为低速并行数据流。
[0026] 本申请提供的数据时钟恢复电路，采用了新电路结构，即鉴频器环路，不再需要锁相环，也不需要外接晶振等时钟参考源，克服了传统的双环路数据时钟恢复电路的频率跟踪能
力有限的技术问题，同时，简化了电路复杂程度，大大节省了系统的功耗面积等成本。
[0027] 在本发明实施例中，采用无参考源的电路设计方式，通过将数据时钟恢复电路，设计成包括如下部分的电路：数据时钟恢复环路，具有数据输入端和时钟输入端；鉴频器环路，与数据时钟恢复环路连接，用于跟踪数据输入端的输入数据和时钟输入端的输入时钟之间的频率变化，输出频率跟踪数据输入端的输入数据率，以供数据时钟恢复环路从中恢复出时钟沿与输入数据的中心点对齐的采样时钟，使得数据时钟恢复电路无需外接参考源，达到了简化电路的目的，从而实现了降低系统开销的技术效果，进而解决了相关技术中现有的数据时钟恢复电路由于是有参考源的电路而造成的电路设计复杂、系统开销大的技术问题。
[0028] 可选地，如图1所示，上述数据时钟恢复环路包括：鉴频器102，其输入端用于输入输入数据和输入时钟；鉴相器104，其输入端也用于输入输入数据和输入时钟，鉴频器环路20包括：第一环路滤波器202，其输入端与鉴频器的输出端以及鉴相器104的输出端连接，用于处理并输出数据时钟恢复环路的输入数据与相位插值器输出的
时钟信号之间的频率和相位的误差信息；数控振荡器204，与第一环路滤波器202连接，用于根据第一环路滤波器
202的跟踪结果输出频率跟踪输入数据率的多相位输出时钟。
[0029] 也即，数据和时钟均通过鉴频器和鉴相器输入数据时钟恢复环路。鉴频器用于分别对输入数据和输入时钟进行处理，得到两者的频率误差，并将该频率误差传递给鉴频器环路的环路滤波器(即第一环路滤波器)，该环路滤波器通过对频率误差进行滤波处理，并将处理结果传递给数控振荡器，调节数控振荡器调整时钟的频率，使得待环路稳定后，最终输出时钟的频率跟踪输入数据率，并且为数据时钟恢复环路中的
相位差值器提供多相位时钟。
[0030] 本申请提供的数据时钟恢复电路，采用了新电路结构，由于这种结构的频率跟踪能力允许数控振荡器频率与输入数据率有较大的偏移，使得展频时钟频率变化(以及其它形式的
频率偏移)能够完全被鉴频器环路吸收，而相位的变化由数据时钟恢复环路处理，从而简化了环路的设计。该结构不再需要锁相环，也不需要外接晶振等时钟参考源，克服了传统的双环路数据时钟恢复电路的频率跟踪能力有限的技术问题，同时，简化了电路复杂程度，大大节省了系统的功耗面积等成本。
[0031] 可选地，如图2所示，第一环路滤波器202包括：鉴频器通道2022，用于输出输入数据和输入时钟之间的频率误差信息；鉴相器通道2024，用于输出输入数据和输入时钟之间的相位误差信息；第一累加器2026，与鉴频器通道2022以及鉴相器通道2024连接，用于将频率误差信息和相位误差信息累加，输出相位频率误差信息。可选地，鉴相器通道2024包括：第一比例通道，用于处理相位误差信息；第一积分通道，用于处理频率误差信息。可选地，第一积分通道可根据应用开启或关闭。
[0032] 也即，此处的环路滤波器包括鉴相器通道和鉴频器通道。鉴相器通道采用比例积分结构，其中积分通道根据应用开启或关闭。鉴频器通道采用累加器结构的积分器，两者求和输出代表相位频率的误差信息并传给数控振荡器，数控振荡器根据相位频率误差信息调整时钟的频率，该鉴频器环路稳定后，最终输出时钟的频率跟踪输入数据率，并且为相位差值器提供多相位时钟。
[0033] 可选地，如图1所示，数据时钟恢复环路10还包括：第二环路滤波器106，其输入端与鉴相器104的输出端连接，用于处理输入数据和输入时钟之间的相位误差信息，相位插值器108，通过积分器与第二环路滤波器106以及数控振荡器204连接，用于根据第二环路滤波器106处理的相位误差信息，从数控振荡器204输出的多相位输出时钟中恢复出时钟沿与输入数据的中心点对齐的采样时钟。可选地，第二环路滤波包括：第二比例通道，用于处理相位误差信息；第二积分通道，用于处理频率误差信息；第二累加器，与第二比例通道以及第二积分通道连接，用于将频率误差信息和相位误差信息累加，输出相位频率误差信息。可选地，第二积分通道可根据应用开启或关闭。
[0034] 也即，数据时钟恢复环路包括鉴频器，鉴相器，第二环路滤波器以及相位插值器。鉴相器比较输入数据与恢复的时钟沿的相位误差信息并传递给环路滤波器；此处的环路滤波器采用比例积分结构，比例通道处理相位误差，积分通道提供一定的频率误差处理能力，两者求和后再经积分器积分后传递给相位插值器；相位插值器根据前级的输入调节采样时钟沿的位置，最终使得采样时钟沿与输入数据的中心点对齐。也即，基于相位插值器，时钟数据恢复环路恢复出正确的采样时钟并确保采样时钟沿的采样位置也正确，然后将高速串行数据流转为低速并行数据流。
[0035] 可选地，如图3所示，数据时钟恢复环路包括一套或多套。需要说明的是，在数据时钟恢复环路包括多套时，每个数据时钟恢复环路中的鉴相器和鉴频器分别与鉴频器环路的输入端相连接，每个时钟数据恢复环路中的相位插值器分别与鉴频器环路的输出端相连接。
[0036] 可选地，数据时钟恢复环路为多套时，数据时钟恢复电路用于多信道、低功耗应用场景中的数据时钟恢复。需要说明的是，在本发明实施例中，数据时钟恢复电路还可以包括：求平均值模
块，分别与每个时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取至少一个时钟数据恢复环路的平均频率误差和平均相位误差信息，其中，每个时钟数据恢复环路对应一个频率误差和一个相位误差，并且求平均值模块与鉴频器环路的输入端相连接，用于将平均频率误差和平均相位误差发送至鉴频器环路。
[0037] 该结构可应用于多信道系统的数据时钟恢复，如图3所示，鉴频器环路综合channel1～channelN(即信道1-信道N)的频率误差信息，数控振荡器根据误差信息跟踪多个信道的平均化的频率变化，并输出各信道的相位插值器所需的多相位时钟；各信道的相位变化由各信道的数据时钟恢复环路处理。这样简化了系统的复杂程度，并大大减小了系统成本。
[0038] 上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
[0039] 在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0040] 在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些
接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
[0041] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
