技术领域
[0001] 本
发明涉及
半导体集成
电路装备技术领域，尤其涉及一种对准信号数字化同步解调方法及装置。
背景技术
[0002]
光刻机作为集成电路制造的关键设备，套刻
精度、分辨
力和产率是其三大核心技术指标。对准精度是
硅片进行光刻时的初始
定位精度，直接影响
硅片的套刻精度。
[0003] 随着
光刻机性能及其光刻分辨力的逐步提高，特别是在
极紫外光刻(EUV)设备工艺
节点显著减小的应用场景下，硅片对准系统与非极紫外光刻设备相比，具有光
电信号弱、噪音大、数据量大、实时性要求高等特点，传统的模拟处理方式已不能满足要求。
[0004] 光刻机对准系统的主要功能是在套刻曝光前实现掩膜-硅片的对准，以满足套刻精度的要求。为实现对准标记
位置信息的准确测量，对准系统中配置不同
波长的多个
光源。在对准扫描过程中，对准光源输出多路光束，经光纤传输后照射到硅片光栅标记上，发生衍射。多级衍射光携带对准光栅标记的位置信息。由于高级衍射
光信号较弱，以及
电子噪声、
电磁干扰等问题的存在，为此需要对上述多路光束进行幅度调制(AM)，以获得包含对准位置信息的高频载波信号，然后在
信号处理单元中进行解调处理，解调高频载波信号，提取包含对准标记位置的基频信号，再对此基频信号进行解算，获取对准标记位置信息，并将此位置信息传递到
软件单元进行后续处理。
[0005] 以上对高频载波信号的解调通常采用模拟方式，由此产生了包括解调精度低、缺乏灵活性、电路复杂度高、需要将调制信号作为参考信号以及
相位补偿等一系列问题，已无法满足极紫外光刻(EUV)设备的对准信号解调要求。
[0006] 为修正AM信号解调中产生的相位偏差，现有多种技术手段，可以改善或解决部分问题，但效果均差强人意。可变相位调整方法只能在一定相位偏差范围内进行相位补偿校正，超出该范围后将无法对信号进行补偿校正，参考信号再生方法可在2π范围内对相位进行补偿校正，但无法解决模拟解调固有的缺点。
发明内容
[0007] 本发明的目的在于提供一种对准信号数字化同步解调方法及装置，以解决上述问题。为了实现该目的，本发明拟采用如下技术方案予以实现。
[0008] 在一方面，本发明提供了一种对准信号数字化同步解调方法，包括：
[0009] 对对准调幅信号进行数字化
采样，得到对准调幅
数字信号；
[0010] 在
数字信号处理器中对该对准调幅数字信号和两个
正交化本地参考信号分别进行混频处理，得到两个上、下边带信号，一些
实施例中：
[0011] 上述的两个正交化本地参考信号为一对时序间隔与采样
频率相同的正弦和余弦数字信号，且该正弦和余弦数字信号的频率与对准调幅信号的频率的频偏＜±5％，上述的混频处理是对准调幅数字信号在两个功能相同的数字
混频器分别且同步与正弦和余弦数字信号进行数字化混频；
[0012] 该两个上、下边带信号分别且同步在两个带宽相同的数字低通
滤波器中进行滤波，得到两个下边带信号，一些实施例中，该步骤还包括：
[0013] 对两个上、下边带信号分别且同步进行快速傅里叶变换，将该两个上、下边带信号由时域信号变换为两个上、下边带频域信号，对该两个上、下边带频域信号同步进行低通滤波，滤除上边带高频分量，得到两个下边带频域信号，将该两个下边带频域信号同步进行快速傅里叶反变换，得到两个下边带时域信号；
[0014] 该两个下边带时域信号经数字化解调
算法进行解调计算，得到对准标记位置基频信号。
[0015] 另一方面，本发明还提供了一种对准信号数字化同步解调装置，包括：
[0016] 同步
数据采集器，接收对准调幅
模拟信号并作用得到对准调幅数字信号；
[0017] 数字频率发生器，产生两个正交化本地参考信号；
[0018] 多组数字混频器，每组数字混频器包含两个独立的数字混频器，完成对对准调幅数字信号和两个正交化本地参考信号的乘法运算，得到两个上、下边带信号；
[0019] 多组数字
低通滤波器，每组数字低通滤波器包含两个独立且带宽相同的数字低通滤波器，对所述两个上、下边带信号分别进行数字低通滤波，得到两个下边带信号；以及[0020] 解调算法单元，内置数字化解调算法，基于该数字化解调算法对所述两个下边带信号进行计算得到对准标记位置基频信号；以及
[0021] 多组快速傅里叶变换单元，每组快速傅里叶变换单元包含两个独立的快速傅里叶变换模
块，设置于数字混频器和数字低通滤波器之间，并接收所述两个上、下边带信号且将其由时域数字序列变换为频域数字序列；
[0022] 多组快速傅里叶反变换单元，每组快速傅里叶反变换单元包含两个独立的快速傅里叶反变换模块，设置于数字低通滤波器和解调算法单元之间，并接收所述两个下边带信号且将其由频域数字序列变换为时域数字序列。
[0023] 其中：
[0024] 在一些实施例中，同步数据采集器为多通道同步数据采集器，且每个通道的数据采集速率不低于对准调幅信号的频率的十倍，采样深度不低于14位。
[0025] 在一些实施例中，数字频率发生器产生的两个正交化本地参考信号为一对时序间隔与
采样频率相同的正弦和余弦数字信号，且该正弦和余弦数字信号的频率与对准调幅信号的频率的频偏＜±5％。
[0026] 在一些实施例中，多通道同步数据采集器的通道数不少于对准调幅信号的通道数，快速傅里叶变换单元、数字低通滤波器、快速傅里叶反变换单元、数字混频器以及解调算法单元的组数不少于对准调幅信号的通道数。
[0027] 在一些实施例中，该解调装置采用基于VPX架构的Serial RapidIO总线实现通信。
[0028] 本发明针对先进光刻设备，特别是极紫外光刻(EUV)设备套刻精度高、数字化程度高、实时性强等要求，提出一种对准信号数字化同步解调方法及装置，该装置具有电路结构简单、数字化程度高、计算速度快、无需采用调制信号作为参考信号以及无需进行相位补偿等优点。能够完成对准调制信号的数字化高精度解调。克服了现阶段光刻机对准系统中存在的性能
瓶颈和技术不足。
附图说明
[0029] 图1为本发明实施例对准调制信号的数字化解调方案图；
[0030] 图2为本发明实施例光刻机对准信号同步解调装置架构图；
[0031] 图3为本发明实施例光刻机对准系统四通道数字同步解调系统架构图；
[0032] 图4为本发明实施例对准调幅信号数字解调仿真结果图示(频偏1％)；
[0033] 图5为本发明实施例对准调幅信号数字解调仿真结果图示(频偏6％)。
具体实施方式
[0034] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[0035] 有鉴于在极紫外光刻(EUV)设备工艺节点显著减小及对硅片套刻对准信号处理提出更高要求的背景下，本发明提供了一种对准信号数字化同步解调方法及装置。其中，本发明一实施例提供了一种对准信号数字化同步解调方法，该方法采用相干解调原理来完成解调过程，如图1所示，为基于相干解调原理的对准光源振幅调制信号的数字化解调方案图示，具体地，包括：
[0036] (1)采用数字化技术，直接对对准调幅信号进行数字化采样，得到对准调幅数字信号。
[0037] 本实施例中，对准调幅数字信号的数字化序列S(n)表示为如下公式(1)：
[0038]
[0039] 其中：n＝0，1，2，…N-1，N为采样点数；
[0040] A(n)为对准标记位置基频信号；
[0041] fc为调制频率；
[0042] 为调制信号初相位。
[0043] (2)在数字信号处理器(DSP)中对该对准调幅数字信号和两个正交化本地参考信号分别进行混频处理，得到两个上、下边带信号，一些实施例中：
[0044] 上述的两个正交化本地参考信号为一对时序间隔与采样频率相同的正弦和余弦数字信号，且该正弦和余弦数字信号的频率与对准调幅信号的频率的频偏＜±5％，上述的混频处理是对准调幅数字信号在两个功能相同的数字混频器分别且同步与正弦和余弦数字信号进行数字化混频。
[0045] 本实施例中，本地参考信号余弦序列为
[0046] 本地参考信号正弦序列为
[0047] 其中：fr为本地参考信号频率，要求与fc之间的
频率偏差小于±5％；
[0048] 为本地参考信号初相位，与 无关；
[0049] 在数字混频器1和2中，S(n)分别与本地参考信号余弦序列和正弦序列进行数字混频，产生下边带(差频)信号分量序列和上边带(和频)信号分量序列，如公式(2)和(3)所示：
[0050]
[0051]
[0052] 其中，Δfl＝fc-fr为下边带频率；
[0053] Δfh＝fc+fr为上边带频率；
[0055] 为调制信号与本地参考信号相位和。
[0056] (3)上述的两个上、下边带信号分别且同步在两个带宽相同的数字低通滤波器中进行滤波，得到两个下边带信号，一些实施例中，上述数字低通滤波器采用频域滤波法实现，该步骤进一步包括：
[0057] 对该两个上、下边带信号分别进行快速傅里叶变换(FFT)，将该两个上、下边带信号由时域信号变换为两个上、下边带频域信号，对该两个上、下边带频域信号同步进行低通滤波，滤除上边带高频分量，得到两个下边带频域信号，将该两个下边带频域信号同步进行快速傅里叶反变换(iFFT)，得到两个下边带时域信号。
[0058] 本实施例中，以上两路混频信号(即两个上、下边带信号)经数字低通滤波器1和2滤除上边带分量，得到的一组下边带信号序列如下公式(4)和(5)所示：
[0059]
[0060]
[0061] 由于正弦和余弦函数的正交性，对以上公式(4)和(5)按公式(6)所示的数字化解调算法运算后，消掉公式(4)和(5)中的正弦和余弦项，即可恢复载波信号，从而完成数字解调过程，提取出对准标记位置基频信号A(n)。
[0062]
[0063] 上述经数字低通滤波产生的两个下边带信号经数字化解调算法进行解调计算，得到对准标记位置基频信号。
[0064] 需要指出的是，以上方法仅示例了单路对准调幅信号的解调过程。在光刻机对准系统中包含多路对准调幅信号，多路对准调幅信号并行同步产生，且需要并行同步解调，以下进一步描述装置如何实现上述方法的并行同步解调。
[0065] 本发明另一实施例提供了一种对准信号数字化同步解调装置，结合参照图2和图3，进一步的，其包括：
[0066] (1)同步数据采集器，接收对准调幅模拟信号并作用得到对准调幅数字信号，本实施例中具有一个多通道高速同步数据采集器，具有并行同步数据采集功能，而不是多个采集通道按时间先后顺序轮流进行数据采集，且每通道的数据采集速率不低于调制信号频率的十倍，采样深度不低于14位；
[0067] (2)数字频率发生器，产生两个正交化本地参考信号，本实施例中，具有多组数字频率发生器，由数片高性能FPGA实现此功能。每组数字频率发生器可实时产生与调制频率(即对准调幅信号的频率)相近(频率误差＜±5％)的一对正弦和余弦数字序列，这对数字序列的时序间隔与采样频率相同，存储于FPGA的DDR缓存区，作为本地参考信号。多组数字频率发生器可并行同步工作；
[0068] (3)多组数字混频器，由数片TMS320C6678高性能8核DSP实现此功能。每组数字混频器由两个功能相同的可并行计算数字混频器组成，每个混频器可完成一路对准调幅数字信号与本地参考信号的乘法运算，产生两个上、下边带信号(上边带和下边带对准调幅数字信号)。多组数字混频器可并行同步工作；
[0069] (4)多组快速傅里叶变换单元，每组快速傅里叶变换单元设置于数字混频器和数字低通滤波器之间，并接收所述两个上、下边带信号将其由时域数字序列变换为频域数字序列，本实施例中具有的多组快速傅里叶变换(FFT)单元，由数片高性能FPGA实现此功能。每组FFT单元由两个功能相同的可并行计算FFT模块组成，根据处理的数据量可动态配置FFT模块计算点数。FFT模块将混频后的时域数字序列变换为频域数字序列。多组FFT单元可并行计算；
[0070] (5)多组数字低通滤波器，对所述两个上、下边带信号分别进行数字滤波，得到两个下边带信号，本实施例中具有的多组数字低通滤波器，由数片TMS320C6678高性能8核DSP实现此功能，每组数字低通滤波器由两个功能相同的可并行计算的滤波器单元组成，对上述频域数字序列进行数字滤波，保留下边带频率数据，滤掉上边带频率数据。多组数字低通滤波器可并行同步工作；
[0071] (6)多组快速傅里叶反变换单元，每组快速傅里叶反变换单元设置于数字低通滤波器和解调算法单元之间，并接收所述两个下边带信号且将其由频域数字序列变换为时域数字序列，本实施例中具有的多组快速傅里叶反变换(iFFT)单元，由数片高性能FPGA实现此功能。每组iFFT单元由两个功能相同的可并行计算iFFT模块组成，根据处理的数据量可动态配置iFFT模块计算点数。iFFT模块将滤波后的下边带频域数字序列(即所述两个下边带信号)变换为时域数字序列。多组iFFT单元可并行计算；
[0072] (7)解调算法单元，内置数字化解调算法，基于该数字化解调算法对所述两个下边带信号进行计算得到对准标记位置基频信号，本实施例中，具有多组解调算法单元，由数片TMS320C6678高性能8核DSP实现此功能。每组解调算法单元包含两个输入通道和一个输出通道，输入为上述的两个下边带信号(下边带时域数字序列)，这两个序列由包含对准位置信息的正弦分量和余弦分量组成，经解调算法单元进行计算后，即可提取出对准标记位置的基频信号；
[0073] 一些实施例中，上述的FPGA和DSP之间采用基于VPX架构的Serial RapidIO总线进行高速串行通信；
[0074] 一些实施例中，上述的多通道高速同步数据采集器的通道数不少于对准调幅信号的通道数，多组FFT单元、多组数字低通滤波器、多组iFFT单元、多组数字混频器以及多组解调算法单元的组数也不少于对准调幅信号的通道数。
[0075] 下面对上述技术方案的实现装置进行详细描述。
[0076] 如图2所示为本发明提出的光刻机对准信号同步解调装置架构图。需要说明的是本架构图只对一路对准调幅信号的解调过程进行展示，对于系统中存在的多路对准调幅信号，复制此架构图，外加同步
控制信号对多路信号的数字解调过程进行同步控制即可实现同步并行解调。
[0077] 如图2所示，多通道高速同步数据采集器的一个通道对一路对准调幅模拟信号进行采集，将采集得到的对准调幅数字信号序列同步传输到由DSP实现的数字混频器1和2，与此同时，两数字混频器通过VPX架构的Serial RapidIO高速总线分别接收由FPGA产生的两路本地参考信号数字序列，其中一路为正弦信号序列，另一路为余弦信号序列，且这两路本地参考信号的频率和相位均完全相同，它们与调制信号之间的频率误差＜±5％。以上信号在两数字混频器中进行混频，分别产生一组包含调制频率与本地余弦频率的下边带(差频)分量与上边带(和频)分量和一组包含调制频率与本地正弦频率的下边带(差频)分量与上边带(和频)分量。之后通过Serial RapidIO高速总线分别传输到由FPGA实现的两个独立的FFT变换单元，对以上两组数据同步进行快速傅里叶变换后，将两组变换后的频域数字序列通过Serial RapidIO高速总线传输到由DSP实现的两个独立的数字低通滤波器进行滤波处理，滤除两组频域数据中的上边带(和频)分量，再通过Serial RapidIO高速总线将滤波后的两组下边带(差频)数字序列传输到由FPGA实现的两个独立的FFT反变换单元，进行快速傅里叶反变换，得到两组差频时域分量后，在DSP实现的解调算法中进行如公式(6)所示的数字化解调计算，提取出对准标记位置基频信号数字序列。
[0078] 为了进一步说明对多路对准调幅信号的并行同步解调过程，图3以四路对准调幅信号为例，示出了光刻机对准系统四通道数字同步解调系统架构图。
[0079] 图中，四路对准调幅光信号分别在四个光电转换单元中进行光电转换，产生四路对准调幅模拟信号。四通道高速同步数据采集器对四路对准调幅模拟信号进行数字采样，转换为四组对准调幅数字序列。双通道光纤
接口卡1和2分别接收第1、2组和3、4组对准调幅数字序列，并向由两块DSP数值计算卡和两块FPGA高速计算卡组成的数字信号处理单元外发送
同步信号，并将四组对准调幅数字序列按上述1、2组合与3、4组合，通过Serial RapidIO总线发送到DSP数值计算卡1和2。FPGA高速计算卡1收到外同步信号后，同步产生一对正交化三
角函数序列。之后，利用FPGA高速计算卡对简单算法的超高速计算特点和DSP数值计算卡对复杂算法的单周期指令计算特点，同时，利用基于VPX架构的Serial RapidIO总线的高速通讯能力特点，在FPGA高速计算卡和DSP数值计算卡中分步交替进行数字化解调计算，充分利用各单元性能特点，最优化数字解调运算，将解调结果通过Serial RapidIO总线传输到CPU管理卡进行后续拟合等算法处理，最后将四路对准标记位置结果通过PCIe光纤接口卡上传到上位机。千兆网卡用于上位机对CPU管理卡的管理信号的发送和应答信号的接收。
[0080] 对其中一路对准调幅信号进行数字化同步解调仿真验证，参数配置见下表：
[0081]序号 参数名 参数值 单位
1 波长 632.8 nm
2 对准标记长度 80 um
3 光栅周期 16 um
4 采样频率 500 kHz
5 调制频率 50 kHz
6 调制频偏1 1 ％
7 调制频偏2 6 ％
8 调制信号初相位 0.25π 弧度
9
本振信号初相位 0.3π 弧度
10 对准信号
信噪比 40 dB
[0082] 仿真实验结果如图4和图5所示。
[0083] 由图4可知，在调制频偏为1％，相位差为0.05π条件下，经数字化解调后的的对准信号与原始对准信号完全重合，完全再现了原始对准信号。
[0084] 由图5可知，在调制频偏为6％，相位差为0.05π条件下，经数字化解调后的对准信号与原始对准信号不完全重合，调制频偏超过5％时，将出现解调失真。
[0085] 总结：在光刻机对准领域，与现有常规解调方式相比，本发明所提供的对准信号数字化同步解调方法及装置，无需借助原始调制信号作为参考信号，只需生成本地数字化参考信号，即可完成光刻机对准信号的数字化解调，解调过程所允许的载波信号与本地参考信号频率误差小于5％，且无需对调制信号与参考信号之间的相位差进行考虑。另外，对于四通道对准调幅信号的同步解调，采用基于VPX架构的Serial RapidIO总线实现数据流的高速并行传输，实现四路对准调幅信号的并行同步数字化解调，从而有效解决传统解调方式带来的解调精度低、数字化程度低、电路复杂以及需要相位补偿等一系列问题，极大地增加了解调的灵活性和解调精度，很好地满足紫外光刻(EUV)设备对套刻精度高、数字化程度高、实时性强等要求。
[0086] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
